JPH04111739U - 半導体装置 - Google Patents

Abstract

(57)【要約】 【構成】 半導体素子を設けた半導体基板１１の外周部
に電極１２を設けて、この電極１２と他の装置１５の電
極部１７と接触させて他の装置１５と半導体素子との電
気的接続をする。 【効果】 半導体装置と他の装置と電気的に接続する場
合、半導体装置のボンディング工程と、パッケージ工程
とが省略でき、半導体装置を容易に他の装置に装着し電
気的接続を行うことができる。そのうえパッケージされ
た半導体装置を実装する回路基板が不要になる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は能動素子と受動素子とを設けた半導体基板と、他の装置との電気的接 続を行う半導体装置の構造に関するものである。

【０００２】

【従来の技術】

従来技術における半導体装置と他の装置との電気的接続を、図１２〜図１５を 使用して説明する。

【０００３】 図１２に示すように、トランジスタ等の能動素子と、抵抗素子、容量素子等の 受動素子とからなる半導体素子を設けた半導体装置８１は、この半導体装置８１ の電極パッド８３とリードフレーム８５とを細い金属線８７を用いてワイヤーボ ンディング法で接続する。 その後図１３に示すように、半導体装置８１とリードフレーム８５とを一体で樹 脂封止して、樹脂封止パッケージ８９の形態にする。 次に図１４に示すように、他の装置との電気的接続をするための電極９１を有す る回路基板９３へ、半導体装置の樹脂封止パッケージ８９を半田付け等の接続方 法で実装する。 次に図１５に示すように、回路基板９３の電極９１を、他の装置１５の電極部１ ７に装着することにより電極９１と電極部１７とを接触させて、半導体装置の樹 脂封止パッケージ８９と他の装置１５との電気的接続を行う。

【０００４】

【考案が解決しようとする課題】

しかしながら前述のように、半導体装置の樹脂封止パッケージ８９を他の装置 １５へ装着して電気的な接続を行う場合、半導体装置８１を樹脂封止パッケージ ８９に形成するための工程と、この半導体装置の樹脂封止パッケージ８９を回路 基板９３へ実装する工程とを必要とするという課題がある。

【０００５】 本考案の目的は、上記課題を解決し、容易に半導体装置を他の装置へ装着接続 することの出来る半導体装置を提供することにある。

【０００６】

【課題を解決するための手段】

本考案の半導体装置は、能動素子と受動素子との少なくとも一方からなる半導 体素子を設けた半導体基板と、この半導体基板の外周部に設ける電極とを有し、 この電極を装置の電極部と接触させて、半導体素子と装置との電気的接続を行う ものである。

【０００７】

【実施例】

次に本考案の実施例における半導体装置の構造を、図１を参照して説明する。

【０００８】 Ｐ型ＭＯＳトランジスタ１８やＮ型ＭＯＳトランジスタ１９などからなる半導 体素子を形成した半導体基板１１の外周部に電極１２を設け、必要に応じてこの 電極１２上に金メッキ層１３を設ける。この電極１２、もしくは金メッキ層１３ を介して他の装置１５の電極部１７と接触させて、半導体素子と装置１５との接 続を行う。装置１５に設ける電極部１７には、バネ性をもたせ接続の信頼性を向 上させ、さらに半導体基板１１が脱落しないようにする。

【０００９】 次に図２〜図１１を用いて本考案の半導体装置の構造を形成するための製造方 法を説明する。

【００１０】 まず図２に示すように、Ｎ型の半導体基板１１に熱酸化法により二酸化シリコ ン膜からなる不純物阻止膜２１を５００ｎｍ〜１０００ｎｍの厚さに形成する。 その後、フォトエッチング処理により、Ｎ型ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）トランジスタを形成するための開口部を不純物阻止膜２１に設 け、半導体基板１１のシリコン面を露出し、この露出した領域にイオン注入法と 熱拡散法とで、Ｐ型の拡散領域２２を形成する。

【００１１】 次に図３に示すように、不純物阻止膜２１をすべてエッチング除去する。その 後、窒化膜で覆われた部分は酸化されないという現象を利用した選択酸化法によ り、素子分離領域に５００ｎｍ〜１０００ｎｍの厚さの素子分離酸化膜２３を形 成する。一方、素子分離酸化膜２３が形成されない領域の選択酸化のマスクとし て用いた窒化膜は、選択酸化処理の後、エッチングにより除去して、半導体基板 １１の清浄面２５を露出させる。次に清浄面２５に再び熱酸化法により、シリコ ン酸化膜２７を５０ｎｍの厚さに形成する。

【００１２】 次に図４に示すように、気相成長法により多結晶シリコン膜２９を半導体基板 １１の全面に形成する。

【００１３】 次に図５に示すように、この多結晶シリコン膜２９をフォトエッチングにより 所定の形状にエッチングし、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジス タのゲート電極３１、３３を各々形成する。続いてゲート電極３１、３３の多結 晶シリコン膜をマスクにしてシリコン酸化膜２７をエッチングする。この時ゲー ト電極３１、３３の下に残るシリコン酸化膜２７は、ＭＯＳトランジスタのゲー ト酸化膜として作用する。 不純物注入の阻止膜として作用するフォトレジスト膜の形成と、イオン注入法と を繰り返して、Ｐ型不純物およびＮ型不純物を所定の領域に注入し、さらに熱拡 散して、Ｐ型ＭＯＳトランジスタ１８のソース・ドレインとなる濃いＰ型の拡散 層３７と、拡散領域２２と負の電源（電源電圧ＶＳＳ）との電気コンタクトを取 るための濃いＰ型の拡散層３９、ならびにＮ型ＭＯＳトランジスタ１９のソース ・ドレインとなる濃いＮ型の拡散層４１と半導体基板１１と正の電源（電源電圧 ＶＤＤ）との電気コンタクトを取るための濃いＮ型の拡散層４３とを各々形成す る。

【００１４】 次に図６に示すように、リンガラス膜からなる層間絶縁膜４５を気相成長法に より全面に形成する。その後、フォトエッチングによりＰ型ＭＯＳトランジスタ １８のソース・ドレインのコンタクトホール４７と、Ｐ型の拡散層３９のコンタ クトホール４９と、Ｎ型ＭＯＳトランジスタ１９のソース・ドレインのコンタク トホール５１と、半導体基板１１のコンタクトホール５３とを、層間絶縁膜４５ に形成する。

【００１５】 次にそれぞれのコンタクトホールを形成した層間絶縁膜４５上の全面に、アル ミニウム膜等の導電性の金属膜５５を形成する。その後、導電性の金属膜５５の 不要な部分をフォトエッチングによりエッチング除去して、ＭＯＳトランジスタ のソース電極配線、ドレイン電極配線、ゲート電極配線、電源配線となる金属配 線５７を形成する。この金属配線５７の形成と同時に、金属膜５５からなる半導 体基板１１に設けたＰ型ＭＯＳトランジスタ１８、Ｎ型ＭＯＳトランジスタ１９ 等の半導体素子が、図１に示す、他の装置１５との間で電気的信号の授受をした り、あるいは他の装置１５からの電源の供給を受けるための電極１２を半導体基 板１１の外周部に形成する。

【００１６】 次に図７に示すように、絶縁性の保護膜６１を半導体基板１１上の全面に形成 し、フォトエッチングにより電極１２上の保護膜６１に開口部６３を設けて、電 極１２を露出させる。

【００１７】 次に図８に示すように、メッキを施すときの共通電極となり、且つ電極１２を 形成する金属膜と密着性の良い蒸着膜６５を半導体基板１１の全面に形成する。 この蒸着膜６５としては、クロムと銅との二層膜を用いる。

【００１８】 次に図９に示すように、蒸着膜６５の電極１２に対応する部分を除いてフォト レジスト（図示せず）で覆い、蒸着膜６５を共通電極にしてメッキ処理を行い、 その後不要な蒸着膜６５をエッチング除去して、電極１２の上に金メッキ層１３ を形成する。

【００１９】 本考案を半導体ウェハーに適用し、半導体ウェハー７５のファセット７１に沿 って他の装置と電気的接続させるための電極７３を配置した実施例を図１０の平 面図に示す。 さらに、図１１に示すように、半導体ウェハーの半導体素子を形成していない外 周部を切断し、角型に切り出した基板７７の任意の辺に沿って他の装置１５と電 気的接続を行うための電極７９を配置しても良い。

【００２０】 以上の説明では、半導体基板１１の外周部に設ける電極１２上には、金メッキ 層１３を設ける実施例で説明したが、半導体基板１１を頻繁に装置１５に着脱し ないときは、金メッキ層１３の形成は省略できる。

【００２１】

【考案の効果】

以上のように本考案においては、従来必要であった半導体装置の樹脂封止パッ ケージ工程と、樹脂封止パッケージの回路基板への実装工程とを省略できる。 したがって、半導体装置を容易に他の装置へ装着して、電気的に接続することが 出来るので、工程が短縮されだけでなく構造も簡単になり低価格、高性能な半導 体装置を提供することができる。さらに樹脂封止パッケージを実装する回路基板 が不要となる効果も有する。 なお、上述の実施例では半導体素子がＭＯＳトランジスタである場合を例にとっ たが、バイポーラ素子、接合型電界効果トランジスタ等、半導体基板上に形成で きる能動素子であれば同様な効果が得られる。 また、本考案の実施例での半導体基板が抵抗素子、容量素子等の受動素子を含ん でいても一向に差し支えない。

【図面の簡単な説明】

【図１】本考案の半導体装置の構成を示す断面図であ
る。

【図２】本考案の半導体装置の構成を形成するための製
造方法を示す断面図である。

【図３】本考案の半導体装置の構成を形成するための製
造方法を示す断面図である。

【図４】本考案の半導体装置の構成を形成するための製
造方法を示す断面図である。

【図５】本考案の半導体装置の構成を形成するための製
造方法を示す断面図である。

【図６】本考案の半導体装置の構成を形成するための製
造方法を示す断面図である。

【図７】本考案の半導体装置の構成を形成するための製
造方法を示す断面図である。

【図８】本考案の半導体装置の構成を形成するための製
造方法を示す断面図である。

【図９】本考案の半導体装置の構成を形成するための製
造方法を示す断面図である。

【図１０】本考案の半導体装置の構成を示す平面図であ
る。

【図１１】本考案の半導体装置の構成を示す平面図であ
る。

【図１２】従来の半導体装置の構成を示す平面図であ
る。

【図１３】従来の半導体装置の構成を示す平面図であ
る。

【図１４】従来の半導体装置の構成を示す平面図であ
る。

【図１５】従来の半導体装置を他の装置へ接続した状態
を示す断面図である。

【符号の説明】

１１ 半導体基板 １２ 電極 １３ 金メッキ層 １５ 装置 １７ 電極部

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 能動素子と受動素子との少なくとも一方
   からなる半導体素子を設けた半導体基板と、該半導体基
   板の外周部に設ける電極とを有し、該電極を装置の電極
   部と接触させて、前記半導体素子と該装置との電気的接
   続を行うことを特徴とする半導体装置。