JPH04111424A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04111424A JPH04111424A JP23151390A JP23151390A JPH04111424A JP H04111424 A JPH04111424 A JP H04111424A JP 23151390 A JP23151390 A JP 23151390A JP 23151390 A JP23151390 A JP 23151390A JP H04111424 A JPH04111424 A JP H04111424A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring layer
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 230000007062 hydrolysis Effects 0.000 claims abstract description 9
- 238000006460 hydrolysis reaction Methods 0.000 claims abstract description 9
- 238000009833 condensation Methods 0.000 claims abstract description 8
- 230000005494 condensation Effects 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- -1 silicon alkoxide Chemical class 0.000 claims abstract description 7
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 claims abstract description 5
- 230000003301 hydrolyzing effect Effects 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 abstract description 100
- 239000010409 thin film Substances 0.000 abstract description 12
- 238000000151 deposition Methods 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- 239000011521 glass Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 238000001723 curing Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000001816 cooling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000035508 accumulation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- QGZKDVFQNNGYKY-NJFSPNSNSA-N nitrogen-16 Chemical compound [16NH3] QGZKDVFQNNGYKY-NJFSPNSNSA-N 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置製造工程における層間絶縁膜形成
工程に関する。
工程に関する。
近年、半導体集積回路の高集積化に伴い、集積回路は多
くの層からなる構造になってきている。
くの層からなる構造になってきている。
この多層構造においては、下層に凹凸があると、この凹
凸により、より一層上層配線等の形成を困難にしている
。そのため、下層表面の凹凸平坦化の一つの方法として
、塗布ガラスによる平坦化法があり注目されている。
凸により、より一層上層配線等の形成を困難にしている
。そのため、下層表面の凹凸平坦化の一つの方法として
、塗布ガラスによる平坦化法があり注目されている。
第４図（ａ）〜（ｃ）は従来の半導体装置の製造方法を
説明する図であり、第４図において、３１はＳｉ等から
なる基板、３２はＰＳＧ等からなる絶縁膜、３３はＡＩ
等からなる配線層、３４はＳｉＯ□等からなる絶縁膜、
３５はスピンオングラス膜、３６はＳｉＯ□等からなる
絶縁膜、３７は絶縁膜３４．３６及びスピンオングラス
膜３５に形成されたコンタクトホール、３８はＡ１等か
らなる配線層である。
説明する図であり、第４図において、３１はＳｉ等から
なる基板、３２はＰＳＧ等からなる絶縁膜、３３はＡＩ
等からなる配線層、３４はＳｉＯ□等からなる絶縁膜、
３５はスピンオングラス膜、３６はＳｉＯ□等からなる
絶縁膜、３７は絶縁膜３４．３６及びスピンオングラス
膜３５に形成されたコンタクトホール、３８はＡ１等か
らなる配線層である。
次に、その製造方法について説明する。
まず、第４図（ａ）に示すように、例えばＣＶＤ法によ
り基板３１上にＰＳＧを堆積して絶縁膜３２を形成し、
例えばスパッタ法により絶縁膜３２上にＡ１を堆積して
Ａ１膜を形成した後、例えばＲＩＥによりＡＩ膜を選択
的にエツチングして配線層３３を形成した後、例えばＣ
ＶＤ法により配線層３３を覆うように５ｉｎ２を堆積し
て絶縁膜３４を形成する。この時、下地の配線層３３に
より絶縁膜３４表面に段差が生じる。
り基板３１上にＰＳＧを堆積して絶縁膜３２を形成し、
例えばスパッタ法により絶縁膜３２上にＡ１を堆積して
Ａ１膜を形成した後、例えばＲＩＥによりＡＩ膜を選択
的にエツチングして配線層３３を形成した後、例えばＣ
ＶＤ法により配線層３３を覆うように５ｉｎ２を堆積し
て絶縁膜３４を形成する。この時、下地の配線層３３に
より絶縁膜３４表面に段差が生じる。
次に、第４図（ｂ）に示すように、絶縁膜３４表面の段
差を平坦化するようにスピンオングラスをスピナー法で
塗布してスピンオングラス膜３５を形成した後、スピン
オングラス膜３５を加熱縮合させて硬化させるためにス
ピンオングラス膜３５を例えば４５０℃でキュア処理す
る。
差を平坦化するようにスピンオングラスをスピナー法で
塗布してスピンオングラス膜３５を形成した後、スピン
オングラス膜３５を加熱縮合させて硬化させるためにス
ピンオングラス膜３５を例えば４５０℃でキュア処理す
る。
そして、例えばＣＶＤ法によりスピンオングラス膜３５
上にＳｉＯ□を堆積して絶縁膜３６を形成し、例えばＲ
ＩＥにより絶縁膜３６、スピンオングラス膜３６及び絶
縁膜３４を選択的にエツチングしてコンタクトホール３
７を形成し、例えばスパッタ法によりコンタクトホール
３７内の配線層３３とコンタクトを取るようにＡＩから
なる配線Ｊｉｉ３８を形成することにより、第４図（Ｃ
）に示すような配線構造をを得ることができる。
上にＳｉＯ□を堆積して絶縁膜３６を形成し、例えばＲ
ＩＥにより絶縁膜３６、スピンオングラス膜３６及び絶
縁膜３４を選択的にエツチングしてコンタクトホール３
７を形成し、例えばスパッタ法によりコンタクトホール
３７内の配線層３３とコンタクトを取るようにＡＩから
なる配線Ｊｉｉ３８を形成することにより、第４図（Ｃ
）に示すような配線構造をを得ることができる。
しかしながら、上記した従来の半導体装置の製造方法で
は、スピンオングラス膜３５をキュア処理する際、スピ
ンオングラス膜３５表面部分が内部よりキュアされ易（
、内部のスピンオングラスが十分キュアされずに残り易
かった。このため、コンタクトホール３７内の配線層３
３とコンタクトするように配線層３８を形成する際、熱
処理が入るためスピンオングラス膜３５中のキュアの不
十分な部分からＨ，Ｏガス等が発生し、配線層３８成膜
の際、このＨｚＯガス等が配線層３８中に取り込まれて
配線層３８の膜質を著しく劣化させてしまったり、配線
層３３と配線層３８間にＨｚＯガス等が混入して配線層
３３と配線層３８とのコンタクト抵抗が増大するといっ
た問題が生じていた。
は、スピンオングラス膜３５をキュア処理する際、スピ
ンオングラス膜３５表面部分が内部よりキュアされ易（
、内部のスピンオングラスが十分キュアされずに残り易
かった。このため、コンタクトホール３７内の配線層３
３とコンタクトするように配線層３８を形成する際、熱
処理が入るためスピンオングラス膜３５中のキュアの不
十分な部分からＨ，Ｏガス等が発生し、配線層３８成膜
の際、このＨｚＯガス等が配線層３８中に取り込まれて
配線層３８の膜質を著しく劣化させてしまったり、配線
層３３と配線層３８間にＨｚＯガス等が混入して配線層
３３と配線層３８とのコンタクト抵抗が増大するといっ
た問題が生じていた。
そこで本発明は、眉間絶縁膜を十分キュア処理すること
ができ、キュア処理後熱処理が入っても膜中からＨ，Ｏ
ガスを発生させないようにすることができ、上層配線層
の膜質劣化及び上層配線層と下層配線層とのコンタクト
抵抗の増加を生じないようにすることができる半導体装
置の製造方法を提供することを目的としている。
ができ、キュア処理後熱処理が入っても膜中からＨ，Ｏ
ガスを発生させないようにすることができ、上層配線層
の膜質劣化及び上層配線層と下層配線層とのコンタクト
抵抗の増加を生じないようにすることができる半導体装
置の製造方法を提供することを目的としている。
本発明による半導体装置の製造方法は上記目的達成のた
め、シリコンアルコキシドを気相中または下地の膜表面
で加水分解して該下地の膜上にシラノールを含有する膜
を形成し、次いで該シラノールを含有する膜を加熱し縮
合させる工程を含むものである。
め、シリコンアルコキシドを気相中または下地の膜表面
で加水分解して該下地の膜上にシラノールを含有する膜
を形成し、次いで該シラノールを含有する膜を加熱し縮
合させる工程を含むものである。
本発明においては、前記加水分解と前記加熱縮合を１サ
イクルとして繰り返し行うことにより厚膜な絶縁膜を形
成する場合であってもよい。
イクルとして繰り返し行うことにより厚膜な絶縁膜を形
成する場合であってもよい。
本発明に係るシリコンアルコキシドにはＴＥ０１：
（Ｓｔ （ＯＣ２Ｈ５）４ ） 、ＴＭ０１： （
Ｓｔ（ＯＣＨｉ）４）等が挙げられる。
（Ｓｔ （ＯＣ２Ｈ５）４ ） 、ＴＭ０１： （
Ｓｔ（ＯＣＨｉ）４）等が挙げられる。
また、下地の膜にはＡ１等からなる導電性膜、Ｓｉ等か
らなる半導体膜、ＳｉＯ□等なる絶縁膜等が挙げられる
。
らなる半導体膜、ＳｉＯ□等なる絶縁膜等が挙げられる
。
本発明では、第１図（ａ）〜（Ｃ）に示すように、シリ
コンアルコキシドとしてＴＥ０１を加水分解して薄膜５
ａを形成し、次いで、この薄膜５ａを加熱キュアして縮
合させている。このように、加水分解により形成した薄
膜５ａを加熱キュアしているため、スピンオングラス膜
の様なたまりもなく十分キュア処理することができる。
コンアルコキシドとしてＴＥ０１を加水分解して薄膜５
ａを形成し、次いで、この薄膜５ａを加熱キュアして縮
合させている。このように、加水分解により形成した薄
膜５ａを加熱キュアしているため、スピンオングラス膜
の様なたまりもなく十分キュア処理することができる。
そして、このように十分キュア処理した薄膜５ａを連続
的に繰り返し形成して所定の膜厚の絶縁膜５（ここでは
１０層からなっている）を形成しているため、十分キュ
ア処理した厚膜な膜５を形成することができるようにな
る。
的に繰り返し形成して所定の膜厚の絶縁膜５（ここでは
１０層からなっている）を形成しているため、十分キュ
ア処理した厚膜な膜５を形成することができるようにな
る。
〔実施例〕
以下、本発明を図面に基づいて説明する。
第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の製造装置を示
す概略図である。これらの図において、１はＳｉ等から
なる基板、２はＰＳＧ等からなる絶縁膜、３はＡ１等か
らなる配線層、４はＳｉｎｇ等からなる絶縁膜、５は本
方法により形成した薄膜５ａの１０層からなる絶縁膜、
６はＳ ｉ ０２等からなる絶縁膜、７は絶縁膜４．６
及び本方法により形成した絶縁膜５に形成されたコンタ
クトホール、８はＡＩ等からなる配線層、９はチャンバ
ー、１０はウェハ、１１はシャワー、１２はＴＥ０１の
バブラー、１３は水のバブラー、１４はランプ、１５は
ポンプ、１６は圧力調整用Ｎｔである。
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の製造装置を示
す概略図である。これらの図において、１はＳｉ等から
なる基板、２はＰＳＧ等からなる絶縁膜、３はＡ１等か
らなる配線層、４はＳｉｎｇ等からなる絶縁膜、５は本
方法により形成した薄膜５ａの１０層からなる絶縁膜、
６はＳ ｉ ０２等からなる絶縁膜、７は絶縁膜４．６
及び本方法により形成した絶縁膜５に形成されたコンタ
クトホール、８はＡＩ等からなる配線層、９はチャンバ
ー、１０はウェハ、１１はシャワー、１２はＴＥ０１の
バブラー、１３は水のバブラー、１４はランプ、１５は
ポンプ、１６は圧力調整用Ｎｔである。
次に、その製造方法について説明する。
まず、第１図＜ａ＞に示すように、例えばＣＶＤ法によ
り基板１上にＰＳＧを堆積して膜厚が例えば６０００人
の絶縁膜２を形成し、例えばスパッタ法により絶縁膜２
上にＡＩを堆積して膜厚が例えば４０００人のＡｌｌ膜
を形成した後、例えばＲＩＥによりＡ１膜を選択的にエ
ツチングして配線層３を形成した後、例えばＣＶＤ法に
より配線Ｎ３を覆うようにｓｔｏｗを堆積して膜厚が例
えば１０００人の絶縁膜４を形成する。この時、下地の
配線層３により絶縁膜４表面に段差が生じる。
り基板１上にＰＳＧを堆積して膜厚が例えば６０００人
の絶縁膜２を形成し、例えばスパッタ法により絶縁膜２
上にＡＩを堆積して膜厚が例えば４０００人のＡｌｌ膜
を形成した後、例えばＲＩＥによりＡ１膜を選択的にエ
ツチングして配線層３を形成した後、例えばＣＶＤ法に
より配線Ｎ３を覆うようにｓｔｏｗを堆積して膜厚が例
えば１０００人の絶縁膜４を形成する。この時、下地の
配線層３により絶縁膜４表面に段差が生じる。
次に、第２図に示す製造装置を用い、第１図（ｂ）に示
すように、シリコンアルコキシドとしてＴＥ０１ （Ｓ
ｉ （ＱＣ！ Ｈ５）４）を加水分解し膜厚が例え
ば５００人という薄膜の絶縁膜５ａを形成し、この膜５
ａをランプ１４で４５０℃、２分間加熱キュアして縮合
させる。そして、加水分解・加熱キュアを繰り返し行っ
て１０層の薄膜の膜５ａからなる膜厚が例えば５０００
人の絶縁膜５を形成する。
すように、シリコンアルコキシドとしてＴＥ０１ （Ｓ
ｉ （ＱＣ！ Ｈ５）４）を加水分解し膜厚が例え
ば５００人という薄膜の絶縁膜５ａを形成し、この膜５
ａをランプ１４で４５０℃、２分間加熱キュアして縮合
させる。そして、加水分解・加熱キュアを繰り返し行っ
て１０層の薄膜の膜５ａからなる膜厚が例えば５０００
人の絶縁膜５を形成する。
具体的には、ここでのＴＥ０１と水は各々のバブラー１
２．１３に窒素をバブリングしてシャワー１１で混合さ
れてチャンバー９内に供給される。ウェハ１０はランプ
１４によって加熱され、チャンバー９の真空度はポンプ
１５で排気され、圧力調整用窒素１６によってコントロ
ールされる。成長条件は、成長温度２５℃、ＴＥ０１及
び水の温度６０℃で、ＴＥ０１のキャリア窒素２ ＳＣ
ＣＭ、水のキャリア窒素５０ＳＣＣＭ 、成長圧力は常
圧で行った。また、反応促進剤として０．（オゾン）を
２０ＳＣＣＭ供給した。
２．１３に窒素をバブリングしてシャワー１１で混合さ
れてチャンバー９内に供給される。ウェハ１０はランプ
１４によって加熱され、チャンバー９の真空度はポンプ
１５で排気され、圧力調整用窒素１６によってコントロ
ールされる。成長条件は、成長温度２５℃、ＴＥ０１及
び水の温度６０℃で、ＴＥ０１のキャリア窒素２ ＳＣ
ＣＭ、水のキャリア窒素５０ＳＣＣＭ 、成長圧力は常
圧で行った。また、反応促進剤として０．（オゾン）を
２０ＳＣＣＭ供給した。
そして、反応ガスＳｉＨ４ガス＋０□ガスによるＣＶＤ
法により絶縁膜５上にＳ ｉ Ｏ！を堆積して膜厚が例
えば１０００人の絶縁膜６を形成し、例えばＲＩＥによ
り絶縁膜６、本方法により形成した絶縁膜５及び絶縁膜
４を選択的にエツチングしてコンタクトホール７を形成
し、例えばスパッタ法によりコンタクトホール７内の配
線層３とコンタクトを取るようにＡＩからなる膜厚が例
えば６０００人の配線層８を形成することにより、第１
図（ｃ）に示すような配線構造を得ることができる。
法により絶縁膜５上にＳ ｉ Ｏ！を堆積して膜厚が例
えば１０００人の絶縁膜６を形成し、例えばＲＩＥによ
り絶縁膜６、本方法により形成した絶縁膜５及び絶縁膜
４を選択的にエツチングしてコンタクトホール７を形成
し、例えばスパッタ法によりコンタクトホール７内の配
線層３とコンタクトを取るようにＡＩからなる膜厚が例
えば６０００人の配線層８を形成することにより、第１
図（ｃ）に示すような配線構造を得ることができる。
すなわち、上記実施例では、シリコンアルコキシドとし
てＴＥ０１を加水分解して薄膜の絶縁膜５ａを形成し、
次いで、この薄膜５ａを加熱キュアして縮合させている
。このように、加水分解により形成した薄膜５ａを加熱
キュアしているため、スピンオングラスの様なたまりの
部分ができず十分キュア処理することができる。そして
、このように十分キュア処理した薄膜を連続的に繰り返
し形成して所定の膜厚の絶縁膜５ （ここでは１０層の
絶縁膜５ａからなっている）を形成しているため、十分
キュア処理した厚膜な絶縁膜５を形成することができる
。したがって、キュア処理後熱処理が入っても絶縁膜５
中からＨ，Ｏガスを発生させないようにすることができ
、上層配線Ｎ８の膜質劣化及び上層配線層８と下層配線
層３とのコンタクト抵抗の増加を生じないようにするこ
とができる。
てＴＥ０１を加水分解して薄膜の絶縁膜５ａを形成し、
次いで、この薄膜５ａを加熱キュアして縮合させている
。このように、加水分解により形成した薄膜５ａを加熱
キュアしているため、スピンオングラスの様なたまりの
部分ができず十分キュア処理することができる。そして
、このように十分キュア処理した薄膜を連続的に繰り返
し形成して所定の膜厚の絶縁膜５ （ここでは１０層の
絶縁膜５ａからなっている）を形成しているため、十分
キュア処理した厚膜な絶縁膜５を形成することができる
。したがって、キュア処理後熱処理が入っても絶縁膜５
中からＨ，Ｏガスを発生させないようにすることができ
、上層配線Ｎ８の膜質劣化及び上層配線層８と下層配線
層３とのコンタクト抵抗の増加を生じないようにするこ
とができる。
なお、上記実施例では、ＴＥＯ３加水分解を常圧で行っ
て成膜速度を速くする好ましい態様の場合について説明
したが、本発明はこれに限定されるものではなく、ＴＥ
ＯＳの加水分解を減圧下で行ってさらに薄い膜を形成す
るのに好ましい態様の場合であってもよい。具体的には
、例えばＴＥＯＳと水の温度、キャリア流量を上記実施
例と同一にし、圧力をＩ Ｔｏｒｒ （／、成長を促進
させるために１３．５６ ＭＨｚ、 ＲＦｌｏｏ Ｗ加
えて成長した場合は、成長速度を１５０人／分と上記実
施例よりも更に薄い膜を形成することができた。脱ガス
等に対する条件が厳しくなった場合には、このように膜
をより薄くつけてキュアする工程を繰り返す事が有効に
なるので、常圧成長より減圧成長を行うのが好ましい。
て成膜速度を速くする好ましい態様の場合について説明
したが、本発明はこれに限定されるものではなく、ＴＥ
ＯＳの加水分解を減圧下で行ってさらに薄い膜を形成す
るのに好ましい態様の場合であってもよい。具体的には
、例えばＴＥＯＳと水の温度、キャリア流量を上記実施
例と同一にし、圧力をＩ Ｔｏｒｒ （／、成長を促進
させるために１３．５６ ＭＨｚ、 ＲＦｌｏｏ Ｗ加
えて成長した場合は、成長速度を１５０人／分と上記実
施例よりも更に薄い膜を形成することができた。脱ガス
等に対する条件が厳しくなった場合には、このように膜
をより薄くつけてキュアする工程を繰り返す事が有効に
なるので、常圧成長より減圧成長を行うのが好ましい。
また、減圧下で成長する場合は成長を促進させるための
ＲＦ以外にマイクロ波を用いることもできる。
ＲＦ以外にマイクロ波を用いることもできる。
本発明においては、絶縁膜５を量産で形成する場合には
、膜付けとキュアの連続繰り返しが自動的に行われる必
要があり、その際の製造装置には第３図に示すようなロ
ードロック式の製造装置が挙げられる。第３図において
、２１はロードロック室、２２は成膜チャンバー、２３
は冷却チャンバー２４はランプアニール、２５．２６は
カセット、２７はウェハを搬送するロボットである。こ
の装置では、成膜チャンバー２２、冷却チャンバー２３
及びランプアニール２４がロードロツタ室２１を介して
配置されており、コントロールされた雰囲気中で成膜−
加熱−冷却という工程が連続処理でスムーズに行うこと
ができるという利点がある。
、膜付けとキュアの連続繰り返しが自動的に行われる必
要があり、その際の製造装置には第３図に示すようなロ
ードロック式の製造装置が挙げられる。第３図において
、２１はロードロック室、２２は成膜チャンバー、２３
は冷却チャンバー２４はランプアニール、２５．２６は
カセット、２７はウェハを搬送するロボットである。こ
の装置では、成膜チャンバー２２、冷却チャンバー２３
及びランプアニール２４がロードロツタ室２１を介して
配置されており、コントロールされた雰囲気中で成膜−
加熱−冷却という工程が連続処理でスムーズに行うこと
ができるという利点がある。
本発明によれば、スピンオングラスの平坦化特性を維持
しつつ絶縁膜を十分キュア処理することができ、キュア
処理後熱処理が入っても膜中からＨ２０ガスを発生させ
ないようにすることができ、上層配線層の膜質劣化及び
上層配線層と下層配線層とのコンタクト抵抗の増加を生
じないようにすることができるという効果がある。
しつつ絶縁膜を十分キュア処理することができ、キュア
処理後熱処理が入っても膜中からＨ２０ガスを発生させ
ないようにすることができ、上層配線層の膜質劣化及び
上層配線層と下層配線層とのコンタクト抵抗の増加を生
じないようにすることができるという効果がある。
４・・・・・・絶縁膜、
５・・・・・・絶縁膜、
６・・・・・・絶縁膜、
７・・・・・・コンタクトホール、
８・・・・・・配線層。
第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の製造装置を示
す概略図、第３図は他の実施例の製造装置を示す概略図
、第４図は従来例の製造方法を説明する図である。 １・・・・・・基板、 ２・・・・・・絶縁膜、 ３・・・・・・配線層、 −へり寸の＠ト■ 従来例の製造方法を説明する図
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の製造装置を示
す概略図、第３図は他の実施例の製造装置を示す概略図
、第４図は従来例の製造方法を説明する図である。 １・・・・・・基板、 ２・・・・・・絶縁膜、 ３・・・・・・配線層、 −へり寸の＠ト■ 従来例の製造方法を説明する図
Claims (2)
- （１）シリコンアルコキシドを気相中または下地の膜（
４）表面で加水分解して該下地の膜（４）上にシラノー
ルを含有する膜（５ａ）を形成し、次いで該シラノール
を含有する膜（５ａ）を加熱し縮合させる工程を含むこ
とを特徴とする半導体装置の製造方法。 - （２）前記加水分解と前記加熱縮合を１サイクルとして
繰り返し行うことにより厚膜な絶縁膜（５）を形成する
ことを特徴とする請求項１記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23151390A JPH04111424A (ja) | 1990-08-31 | 1990-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23151390A JPH04111424A (ja) | 1990-08-31 | 1990-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04111424A true JPH04111424A (ja) | 1992-04-13 |
Family
ID=16924667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23151390A Pending JPH04111424A (ja) | 1990-08-31 | 1990-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04111424A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013062402A (ja) * | 2011-09-14 | 2013-04-04 | Toshiba Corp | 膜形成方法および膜形成装置 |
-
1990
- 1990-08-31 JP JP23151390A patent/JPH04111424A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013062402A (ja) * | 2011-09-14 | 2013-04-04 | Toshiba Corp | 膜形成方法および膜形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04239750A (ja) | フッ素含有シリコン酸化膜の形成方法 | |
| JPH08203887A (ja) | 半導体装置の製造方法 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JPH04111424A (ja) | 半導体装置の製造方法 | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| JPH06163523A (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JP2636715B2 (ja) | 半導体装置の製造方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JPH04343456A (ja) | 半導体装置の製造方法 | |
| JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JPH05206110A (ja) | 半導体装置およびその製造方法 | |
| JPH021124A (ja) | 誘電体膜の製造方法 | |
| JPH0669200A (ja) | 半導体装置の製造方法 | |
| JPH05152280A (ja) | 半導体装置の製造方法 | |
| TW424115B (en) | Method of producing silicon oxide layer | |
| JPS62221120A (ja) | 半導体装置の製造方法 | |
| JPH09148321A (ja) | 半導体装置およびその製造方法 | |
| CN117542830A (zh) | 一种半导体结构及其制备方法 | |
| JPH02254741A (ja) | 多層配線の製法 | |
| CN117790402A (zh) | 一种双埋氧绝缘体上硅晶圆及其制备方法 | |
| JPH0494127A (ja) | 半導体装置の製造方法 | |
| JPH05109720A (ja) | 半導体装置の製造方法 |