JPH0411134B2 - - Google Patents

Description

【発明の詳細な説明】 (a) 技術分野 この発明はPUTを使用したリングカウンタに
関し、特に電源オンの初期時に特定のPUTを確
実にオン状態に設定するリセツト回路の改良に関
する。

(b) 従来技術とその欠点 PUTを使用した一般のリングカウンタを第２
図に示す。同図においてＱ１，Ｑ２，Ｑ３は電源
Ｅに並列に接続されたPUTである。このPUTの
それぞれのカソード間にはコンデンサＣ１，Ｃ
２，Ｃ３がそれぞれ接続されている。このコンデ
ンサＣ１〜Ｃ３によつて各PUTは環状接続状態
となる。また各PUTのゲートに抵抗Ｒ１，Ｒ２，
Ｒ３、コンデンサＣ４，Ｃ５，Ｃ６およびダイオ
ードＤ１，Ｄ２，Ｄ３から構成されるゲート回路
が接続されている。これらのゲート回路は負のパ
ルスを受けたときに前段のPUTのカソードから
流入する電流に基づいてゲート電流を供給する。
例えば仮にPUTQ３がオン状態にあるとき、入
力端子Inに負のパルスが入力すると、PUTQ３
のカソード端子は“Ｈ”レベルにあるから
PUTQ３のカソード→抵抗Ｒ２→ダイオードＤ
２と電流が流れコンデンサＣ５を介してPUTQ
２のゲート端子を順方向バイアス電圧に設定す
る。これによつてPUTQ２にゲート電流が流れ
PUTQ２がオンする。PUTQ２がオンするとそ
のカソード電圧が“Ｈ”になるため、コンデンサ
Ｃ２を介してその変化分が前段のPUTQ３のカ
ソードに伝わる。この結果PUTQ３のアノード、
カソード間が逆バイアス状態となつてPUTQ３
がオフする。このような動作を繰り返すことによ
つて入力端子Inに負のパルスが入力する度にオン
状態となるPUTが順次切り替わつていく。

ところで、上記リングカウンタにおいて、電源
をオンしたときに特定のPUTがオンされるよう
にしたい場合がある。このようにするための回路
をリセツト回路という。従来のリセツト回路は、
特定のPUTのゲート端子が電源オン時に“Ｌ”
に設定される回路をそのPUTのゲート端子に接
続していた。第２図において今、リセツト時に
PUTQ１をオンするものとすれば、ゲート端子
に接続された抵抗Ｒ４とコンデンサＣ７の時定数
回路がリセツト回路を構成する。このように構成
すると、電源をオンしたリセツト時には一定の時
間PUTQ１のゲート端子Ｇが“Ｌ”に設定され
てPUTQ１がオン設定されることになる。

しかしながら、上記のリセツト回路では、
PUTQ１のゲート端子Ｇが抵抗Ｒ４とコンデン
サＣ７とによつて決る時定数によつて一定時間
“Ｌ”レベルに設定されるため、その“Ｌ”レベ
ルに設定されている間に入力端子Inに負のパルス
が入力すると、リングカウンタ全体が不安定な状
態になつてしまう不都合があつた。すなわち、
PUTQ１とともに他のPUTもオン状態になる可
能性があつた。

(c) 発明の目的 この発明の目的は、電源オン後一定時間経過し
たときにオンするリセツト用のPUTを設け、さ
らにこのPUTがオンした瞬間だけ電源オンの初
期時にオンされるべきPUTのゲートに対して順
方向にバイアス電圧を印加する手段を設けること
によつて、電源オン後、一定時間後に確実に特定
のPUTのみがオンされるリセツト回路を提供す
ることにある。

(d) 発明の構成 この発明は、直流電源に並列的に接続された複
数のPUTのそれぞれのカソード間にコンデンサ
を接続して各PUTを環状接続状態にし、各PUT
のゲートに、負の入力パルスを受けたとき前段の
PUTのカソードから流入する電流に基づいてゲ
ート電流を流すゲート回路を接続したリングカウ
ンタにおいて、 電源オン後一定時間経過したときにオンするリ
セツト用PUTと、電源オンの初期時にオンされ
るべきPUTのゲートに対して前記リセツト用
PUTのオフ時には逆バイアス電圧を印加し、且
つオンした瞬間にはそのリセツト用PUTのアノ
ード、カソード間の電圧変化を捉えて一瞬の間順
方向バイアス電圧を印加するリセツトパルス発生
回路、とからなることを特徴とする。

(e) 実施例 第１図はこの発明の実施例であるリセツト回路
を使用したリングカウンタの回路図を示してい
る。

本実施例のリセツト回路は、直流電源Ｅに直列
接続された抵抗Ｒ６，Ｒ７と、抵抗Ｒ７にカソー
ドアノード間が接続されたリセツト用PUTQ０
と、リセツト用PUTQ０のゲートカソード間に
接続された抵抗Ｒ５と、このリセツト用PUTQ
０のゲートとPUTQ１のゲートとの間に接続さ
れた抵抗Ｒ４、コンデンサＣ７，Ｃ８からなる
CR回路とで構成されている。このリセツト回路
において、抵抗Ｒ４，Ｒ５およびコンデンサＣ
７，Ｃ８は本発明のリセツトパルス発生回路Ｐを
構成している。リングカウンタ回路自体について
は第２図に示す回路構成と全く同一である。

次に動作を説明する。

直流電源Ｅがオンされると抵抗Ｒ１０→Ｒ４→
コンデンサＣ８→抵抗Ｒ５の直列回路によつてコ
ンデンサＣ８への充電が開始される。この電源オ
ンの初期時においてはPUTQ１のゲート端子Ｇ
１およびPUTQ０のゲート端子Ｇ４がともに
“Ｈ”にあつて、これらのPUTQ０，Ｑ１はオフ
状態を保つている。コンデンサＣ８に対する充電
が進行していくに従い、PUTQ０のゲート端子
Ｇ４の電圧が低下していく。ゲート端子Ｇ４の電
圧がPUTQ０のアノード電圧よりも低下すると
PUTQ０がオンする。すると、ゲート端子Ｇ４
の電圧が急激に低下し、その変化がコンデンサＣ
８を介してPUTQ１のゲート端子Ｇ１に伝わる。
すなわちゲート端子Ｇ１も瞬間に“Ｌ”レベルに
変化する。その瞬間にPUTQ１がオンする。
PUTQ１がオンした後はそのゲート端子Ｇ１は
再び“Ｈ”レベルとなる。以上のようにしてリセ
ツト動作が行われる。

すなわち電源オン後、一定時間が経過したとき
にリセツト用PUTQ０がオンし、そのPUTがオ
ンするまでにはリセツトパルス発生回路が
PUTQ１のゲート端子Ｇ１を“Ｈ”レベルに設
定し、リセツト用PUTQ０がオンした瞬間にそ
のゲート端子Ｇ１を一瞬の間、“Ｌ”に設定する。
これによつて電源オン後、一定の時間は全ての
PUTQ１〜Ｑ３がオンすることなくオフ状態を
保ち（例え入力端子Inにパルスが入力しても）、
一定の時間経過したときにリセツト回路から与え
られるパルスによつて電源オン初期時にオンされ
るべきPUTQ１がオンする。PUTQ１がオンし
た後は通常のリングカウンタの動作を行う。例え
ばPUTQ１がオンしている状態において、入力
端子Inに一発パルスが入るとPUTQ１のカソー
ド→抵抗Ｒ３→ダイオードＤ３と電流が流れる。
これによつてコンデンサＣ６を介してPUTQ３
のゲート端子Ｇ３に負のパルスが現れる。すなわ
ちPUTQ３に対してこの瞬間にゲート電流が流
れ、PUTQ３がオンする。さらにこのPUTQ３
がオンするとそのカソードが“Ｈ”に変化するた
め、その変化がコンデンサＣ３を介してPUTQ
１に伝わる。するとPUTQ１のアノード、カソ
ード間が逆バイアスとなつて今までオン状態にあ
つたPUTQ１がオフする。以上の動作の繰り返
しによつて入力端子Inに負のパルスが入力する度
にオン状態となるPUTが順次切り替わつていく。

(f) 発明の効果 以上のようにこの発明によれば、電源オン後一
定の時間リングカウンタの全てのPUTがオフ状
態を保持し、その一定時間が経過したときに特定
のPUTが確実にオフされる。このため従来のよ
うに電源オン直後に入力端子にパルスが入力して
も誤動作を起こすことがなく、確実なリセツト動
作を行わせることができる。

【図面の簡単な説明】

第１図はこの発明の実施例であるリセツト回路
を使用したリングカウンタの回路図、第２図は従
来のリセツト回路を使用したリングカウンタの回
路図を示している。 Ｑ１〜Ｑ３……リングカウンタに使用する
PUT、Ｑ０……リセツト用PUT、Ｐ……リセツ
トパルス発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 直流電源に並列的に接続された複数のPUT
   のそれぞれのカソード間にコンデンサを接続して
   各PUTを環状接続状態にし、各PUTのゲート
   に、負の入力パルスを受けたとき前段のPUTの
   カソードから流入する電流に基づいてゲート電流
   を流すゲート回路を接続したリングカウンタにお
   いて、 電源オンの初期時にオンされるべきPUTのゲ
   ートと、該PUTのカソード側が接続される共通
   電源端子間に、第１の抵抗とコンデンサと第２の
   抵抗との直列回路を接続し、前記コンデンサと前
   記第２の抵抗の接続点を、アノード、カソード間
   に所定の電圧が印加されているリセツト用PUT
   に接続したことを特徴とするリングカウンタのリ
   セツト回路。