JPH0410809A - パルス増倍回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 本発明は、例えば工作機械の駆動軸等に適用されるロー
タリーエンコーダ等、パルスによって速度や位置を検出
する検出器のパルス信号を処理する回路に用いられるパ
ルス増化回路に関する。

［従来の技術］ 速度や位置の制御を行なう場合、従来より、ロータリー
エンコーダのような検出器を用い、この検出器のシャフ
トの一定角度回転毎に、互いに９０″′の位相差を持つ
２つのパルス１ｇ号を発生する機能を１、′ｆつ機器を
使用している。

６通、この２つのパルス（５号から回転方向を判別する
とともに、２つの信号の９０′″の位相毎にパルスを発
生させる回路を付加することによって検出器自身の１相
分のパルス信号から４倍の７＜ルス信号を発生すること
が行なわれている。

［発明が解決しようとする３題］ 従来の４倍までの増倍値を得る方法によれば、装置の必
要とする制御単位まで検出Ｚ’ｈの分解能（検出器の変
位当りの出力パルス数）を増大させる必要がある。しか
しながらｖｃ置によっては検出器の変位に対して正確な
位置関係を保ったノくルス信号は低分解能でもよく、パ
ルスと／＜ルスの間をほぼ均等に補間すれば目的を達す
るような応用もある。例えば速度の検出器として用いる
ときの周波数−電圧変換に於いて、変換における電圧の
脈動を防ぐ場合や検出器からのパルス信号を他の位置制
御を行なう装置の位置指令信号として用いる場合、でき
るだけ滑らかな位置の移動を得たい場合である。

従来の方式では、前述のような場合でも、必ｆとされる
パルス数まで検出器の分解能を高めなければならず、検
出器が高銀になるとともに、検出器からの信号伝送の周
波数が高くなるために伝送の材料、回路構成等に、特別
の配慮を施さなければならないという不具合があった。

［課題を解決するための手段］ 上述したように従来の方式では、検出器の変位に対して
正確な位置関係を保ったパルス信号は低分解能でよく、
パルス間をほぼ均等に補間すれば目的を達するような応
用の場合であっても、必要とされるパルス数まで検出器
の分解能を高めなければならず、検出器が高価になると
ともに、検出器からの信号伝送の周波数が高くなるため
に伝送材料、回路構成等に、特別の配慮を施さなければ
ならないという不具合があった。

本発明は上記不具合を解消するために、検出器からのパ
ルス信号を受信した後の処理回路部分は高周波でも比較
的簡単に回路の構成ができることを利用して、検出器よ
りのパルス信号周波数よりもはるかに高い周波数を持つ
発振器を用い、検出器からのパルス信号の周期を上記発
振器よりのクロック数の形で計測しておき、この計測値
を次の検出器パルスの補間信号として用いた。

即ち、クロック数の形で１測された周期信号を発振器ク
ロックでゼロになるまで減算し、その間の発振器クロッ
クを増倍値ｎ毎に１個取り出すように構成するこによっ
て、検出器クロックの間をほぼ均等に補間することがで
きる。つまり周期Ｔを増倍値ｎで割った商Ｔ　／　ｎ毎
に１個ずつクロックを出力することに相当する。

ここで、検出器の移動は、通常、モータのようなイナー
シャを持つ負荷に取り（−Ｊけられるので、検出器のパ
ルス周期は加速、減速時にも極端な変化を示さないので
、ある周期と次の周期との間にはあまり差かなく、従っ
て、ある周期の計測値を次の周期の補間に用いても十分
に均等な信号が得られる。

［作用〕 上記した本発明の構成に於いては、検出器から発生する
パルス信号周波数のｎ（＠（ｎ：増倍値）をさらに数倍
した周波数を持つ基準クロック発生器によって検出器か
ら発生するパルスの周期を加算カウンタで計数し、その
計数値をレジスタに蓄える。レジスタに蓄えられた計数
Ｍ（これをＴと記す）は次の周期計測によって更新され
るまで保持される。

こうして得られた周期Ｔは増倍値ｎにより除算して、そ
の商Ｔ／ｎなる周期を持つクロックを発生すれば検出器
パルスのｎ倍のクロックを等間隔で得ることかできる。

検出器が１回転当り数百乃至数千のパルス数を持ってい
る場合、検出器のつながる駆動軸の慣性のため、パルス
周期Ｔの使動は非常に緩やかになるので、１つ前の周期
を使って増化値を生成しても実質的に検出器の分解能を
上げたのと等価になる。

Ｔ／ｎの値は、レジスタに蓄えられた周期を初期値とし
た減算カウンタが、周期をｉｔ　ｎ＋するのに使用する
のと同じ周波数のクロックにより減算されて零になるま
での間、即ち、レジスタ周期Ｔに等しいクロックを；１
数するまての間に、法ｎのカウンタより発生するキャリ
ークロックの数に等しくなり、これが増倍パルスそのも
のである。

以上のようにして検圧器パルスのｎ　（Ｑのクロックが
得られる。

［実施例］ 以下図面を参照して本発明の一実施例を説明する。

第１図は本発明の一実施例によるパルス増１８匹路の構
成を示すブロック図である。

第１図に於いて、１は互いに９０″の位相差を持つ２相
パルスを発生する検出器である。

２は上記検出器１より発生される２相パルスより方向を
判別して回転方向に対応した出力線にパルス信号を発生
する方向判別器であり、回路構成によって１倍、２倍、
４倍にすることが可能である。

３は基準クロック発生器６と方向判別器２の信号から制
御上必要な（増倍に関するもの以外の）タイミングクロ
ックを発生するタイミングクロック発生器である。

４は方向判別器２より得られる検出器ｌのパルス信号の
周期を計測する加算カウンタである。

５は加算カウンタ４の計数値（周期）を−時記憶するレ
ジスタである。

６は方向判別器２及びタイミングクロック発生器３に必
要なりロックと周期測定及び増倍パルスを生成するのに
必要なりロックを発生する基準クロック発生器６である
。

７はレジスタ５に記憶された周期の間の基準クロック発
生器６から出力される増倍用の払準クロック（Ｂ−ＣＬ
Ｋ　）を計数するための減算カウンタである。

８は上記減算カウンタ７がゼロ（０）になっていない（
計数が終了していない）ことを検知する非ゼロ検出器で
ある。

９は増倍用の基準クロック（Ｂ−ＣＬＫ　”）から増倍
クロックを発生させるための法ｎの動作を行うｎ進カウ
ンタである。

１０は増倍パルス数を決定するための設定値ｎである。

ここで上記第１図に示す回路の動作を説明する。

第１図では方向判別後の特定方向に関わる増倍回路を示
している。

検出器１より発生される２相位号は方向判別器２を通し
て回転方向に対応した出力線よりタイミングクロック発
生器３に伝えられる。

タイミングクロック発生器３は以下の２ｆ！！類の信号
が発生するように構成されている。即ち、方向判別器２
からの信号を受けた後、基準クロック発生器６からの増
倍用クロックが発生するまでの間に、周期７１Ｐ＋定結
果をレジスタ５に蓄えるためのセット信号（Ｓｔ’）と
、この信号に０７７間的に引き続いて、次の周期測定及
び新たな増倍値演算の開始を行なうためのクリア信号（
ＣＰ）とを発生する。

このうち、セット信号（ＳＰ）はレジスタ５のＣＫ端子
（クロック入力端）に入力され、それまでに計測された
周期を示す加算カウンタ４の値をレジスタ５に記憶する
。

次いで発生されるクリア信号（ＣＰ）によって、加算カ
ウンタ４はＣＬＫ端子（クリア信号入力端）への上記信
号入力によりリセットされて、次の周期測定のｆ＄偏に
入り、減算カウンタ７はＬＤ端子（ロード端子）への上
記信号入力によりレジスタ５の値、つまり直前の周期が
初期値としてプリセットされるとともに、ｎ進カウンタ
９はＣＬＲ端子への上記信号入力によりリセットされて
、増倍パルスの発生準備に入る。

一方、減算カウンタ７に初期値がプリセットされたとき
、減算カランタフの値はゼロでない数値となるから、非
ゼロ検出器８の出力はｎ進カウンタ９のＥＮ端子によっ
てｎ進カウンタ９を動作可能の状態に置く。

しかる後、基準クロック発生器６より発生する増倍用の
基準クロック（Ｆｌ−ＣＩＪ　）は加算カウンタ４のＣ
Ｋ端子に入力され、次の検出器パルスがくるまでの周期
＝１数を始める。

一方、基準クロック発生器６より発生される増倍用の基
準クロック（Ｂ−ＣＩＪ　）はｎ進カウンタ９のＣＫ大
入力なり、増化値ｎｌＯ毎にＣ＾ＨＹ端子（キャリー信
号出力線）より１個ずつクロ・ツクを発生し、減算カウ
ンタ７がゼロになるまでこの動作を続けることによって
、ｎ（８の増倍）々ルスを発生する。

そして、次の検出器パルスが来ると再び以上の動作を繰
返す。

上記したような実施例の構成によるパルス増倍回路によ
れば、高い分解能の検出器を使用せずとも、実質的に分
解能の向上したのと同等の動きが得られる。このため検
出器自身のコストダウンが図れ、かつ検出器仁号の伝送
が低周波で済むため信頼性を向上できる。

尚、ｎ進カウンタ９は外部からの増倍値ｎｌＯで可変で
あっても無くても良い。

また、停止状態からのスタートや電源投入時のレジスタ
５の最初の仮の値やｎ進カウンタ９による除算に伴う、
端数処理のための増倍パルスへの検出器よりの信号の重
畳など、本発明の応用に際しては装置に特有の処理を施
す必要があるが、本発明の要点とは直接に関係ないので
、ここでは図示していない。

〔発明の効果］ 上記したように、本発明のパルス増倍回路によれば、検
出器よりのパルス信号周波数よりもはるかに高い周波数
を持つ発振器を用い、検出器からのパルス信号の周期を
上記発振器よりのクロック数の形で：ｔ　ＣＩ　してお
き、この計測値を次の検出器パルスの補間信号として用
いる構成としたことにより、パルスを発生するロータリ
ーエンコーダを使った速度帰還を持つサーボモータシス
テムや、位置制御システムにおいて、高い分解能の検出
器を使用せずとも、実質的に分解能の向上したのと同等
の動きが得られる。

ユ。タメ検出器自身のコストダウンや検出器信号ノ伝送
が低周波で済むため信頼性の向上書こ効果を発揮する。

【図面の簡単な説明】

第１図は本発明の一実施例に係る。＜ルス増倍回路の構
成を示すブロック図である。 １・・・検出器、２・・・方向判別器、３・・・タイミ
ングクロック発生器、４・・・加算カウンタ、５・・・
レジスタ、６・・・基準クロック発生器、７・・・減算
カウンタ、８・・・非ゼロ検出器、９・・・ｎ進カウン
タ、１０・・・増倍値ｎ０ 出願人代理人　弁理士　鈴江武彦

Claims (1)

【特許請求の範囲】
1. 速度検出、位置検出等の検出器に用いられる回転位相発
   生器の検出パルスを処理する回路に於いて、基準クロッ
   ク発生器と、上記回転位相発生器の検出パルス１周期中
   の上記発生クロック数を計測する第１のカウンタと、こ
   のカウンタのカウント値を一時保持するレジスタと、こ
   のレジスタに貯えられたカウント値を初期値として上記
   発生クロック数を減算する第２のカウンタと、このカウ
   ンタの値が零でない間、設定増倍値を単位に上記発生ク
   ロック数を計数し、その設定増倍値の計数毎にパルスを
   発生する第３のカウンタとを具備してなることを特徴と
   するパルス増倍回路。