JPH0410655A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0410655A JPH0410655A JP2114494A JP11449490A JPH0410655A JP H0410655 A JPH0410655 A JP H0410655A JP 2114494 A JP2114494 A JP 2114494A JP 11449490 A JP11449490 A JP 11449490A JP H0410655 A JPH0410655 A JP H0410655A
- Authority
- JP
- Japan
- Prior art keywords
- gate region
- semiconductor
- band
- semiconductor regions
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 150000001875 compounds Chemical class 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 6
- -1 InAs compound Chemical class 0.000 description 4
- 229910000673 Indium arsenide Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特にオン・オフスイッチング動作
をなす化合物半導体スイッチ装置に係わる。
をなす化合物半導体スイッチ装置に係わる。
本発明は、半導体装置に係わり、第１の化合物半導体よ
り成る第１及び第２の半導体領域と、これら第１及び第
２の半導体領域間に介在される第２の化合物半導体より
成るゲート領域とを有し、ゲート領域と上記第１及び第
２の半導体領域との間にそれぞれタイプ２のヘテロ接合
を形成し、ゲート領域の不純物濃度及び厚さの選定によ
り、このゲート領域のエネルギーバンドの価電子帯の少
なくとも一部が第１及び第２の半導体領域のエネルギー
バンドの伝導帯より低くあってこれら伝導帯間に入り込
むようになされ、ゲート領域への印加電圧によってこの
ゲート領域のエネルギーバンドの価電子帯が第１及び第
２の半導体領域のエネルギーハンドの伝導帯より高くな
るようにして、ゲート領域への印加電圧によって第１及
び第２の半導体ｊｌＪ間をオン・オフするようにして小
さい電圧をもってオン・オフ制御することができるよう
にして低消費電力化をはかるものである。
り成る第１及び第２の半導体領域と、これら第１及び第
２の半導体領域間に介在される第２の化合物半導体より
成るゲート領域とを有し、ゲート領域と上記第１及び第
２の半導体領域との間にそれぞれタイプ２のヘテロ接合
を形成し、ゲート領域の不純物濃度及び厚さの選定によ
り、このゲート領域のエネルギーバンドの価電子帯の少
なくとも一部が第１及び第２の半導体領域のエネルギー
バンドの伝導帯より低くあってこれら伝導帯間に入り込
むようになされ、ゲート領域への印加電圧によってこの
ゲート領域のエネルギーバンドの価電子帯が第１及び第
２の半導体領域のエネルギーハンドの伝導帯より高くな
るようにして、ゲート領域への印加電圧によって第１及
び第２の半導体ｊｌＪ間をオン・オフするようにして小
さい電圧をもってオン・オフ制御することができるよう
にして低消費電力化をはかるものである。
オン・オフ動作をなす半導体装置としては、種々のもの
が提案されている。
が提案されている。
例えば、通常のバイポーラトランジスタにおいては、第
４図にそのエネルギーバンドモデル図を示すように、例
えば、無バイアス状態では第３図Ａに斜線を付してその
電子が詰められている状態を示すように、ベース領域に
よってエミッターコレクタ間がオフ状態になっていて、
エミッターベース間に所要の順バイアスが与えられるこ
とによって、同図Ｂに示すように、エミッターコレクタ
間がオン状態とされる。
４図にそのエネルギーバンドモデル図を示すように、例
えば、無バイアス状態では第３図Ａに斜線を付してその
電子が詰められている状態を示すように、ベース領域に
よってエミッターコレクタ間がオフ状態になっていて、
エミッターベース間に所要の順バイアスが与えられるこ
とによって、同図Ｂに示すように、エミッターコレクタ
間がオン状態とされる。
ところがこの半導体装置の構造では比較的大きな制御電
圧例えばＧａＡｓ系で１．４Ｖを必要とし、低消費電力
を必要とする場合には問題となる。
圧例えばＧａＡｓ系で１．４Ｖを必要とし、低消費電力
を必要とする場合には問題となる。
本発明は、小さい制御電圧をもってオン・オフ制御がで
きるようにした半導体装置を提供するものである。
きるようにした半導体装置を提供するものである。
本発明は、その−例の路線的拡大断面図を第１図に示す
ように、第１の化合物半導体より成る第１及び第２の半
導体領域（１）及び（２）と、これら第１及び第２の半
導体領域間（１）及び（２）間に介在される第２の化合
物半導体より成るゲート領域（３）とを有し、ゲー）８
Ｎ域（３）と第１及び第２の半導体領域（１）及び（２
）との間にそれぞれタイプ２のヘテロ接合Ｊ１及びＪ２
が形成されるようにする。すなわち第１及び第２の半導
体領域（１）及び（２）とゲート領域（３）とを構成す
る第１及び第２の化合物半導体として、各半導体間に不
連続なヘテロ接合が形成されるような材料よりの組合せ
選定がなされる。
ように、第１の化合物半導体より成る第１及び第２の半
導体領域（１）及び（２）と、これら第１及び第２の半
導体領域間（１）及び（２）間に介在される第２の化合
物半導体より成るゲート領域（３）とを有し、ゲー）８
Ｎ域（３）と第１及び第２の半導体領域（１）及び（２
）との間にそれぞれタイプ２のヘテロ接合Ｊ１及びＪ２
が形成されるようにする。すなわち第１及び第２の半導
体領域（１）及び（２）とゲート領域（３）とを構成す
る第１及び第２の化合物半導体として、各半導体間に不
連続なヘテロ接合が形成されるような材料よりの組合せ
選定がなされる。
そしてゲート領域（３）の不純物濃度及び厚さの選定に
より、このゲート領域（３）のエネルギーバンドの価電
子帯の少なくとも一部が第１及び第２の半導体領域（１
）及び（２）のエネルギーバンドの伝導帯より低くあっ
てこれら伝導帯間に入り込むようになされ、ゲート領域
（３）への印加電圧によってこのゲート領域（３）のエ
ネルギーバンドの価電子帯が第１及び第２の半導体領域
（１）及び（２）のエネルギーバンドの伝導帯より高く
なるようにして、ゲート領域（３）への印加電圧によっ
て第１及び第２の半導体領域（１）及び（２）間をオン
・オフする。
より、このゲート領域（３）のエネルギーバンドの価電
子帯の少なくとも一部が第１及び第２の半導体領域（１
）及び（２）のエネルギーバンドの伝導帯より低くあっ
てこれら伝導帯間に入り込むようになされ、ゲート領域
（３）への印加電圧によってこのゲート領域（３）のエ
ネルギーバンドの価電子帯が第１及び第２の半導体領域
（１）及び（２）のエネルギーバンドの伝導帯より高く
なるようにして、ゲート領域（３）への印加電圧によっ
て第１及び第２の半導体領域（１）及び（２）間をオン
・オフする。
上述の本発明に構成において、ゲート領域（３）がｎ型
である場合についてその作用を説明すると、本発明にお
いては、ゲー）６１域（３）の不純物濃度及び厚さの選
定によって、ゲート領域（３）にバイアス電圧を与えな
いか殆ど与えない状態では、第２図Ａにそのバンドモデ
ル図を示すように、ゲート領域（３）と第１の半導体領
域（１）及び第２の半導体領域（２）とのハンドライア
ツブによってゲート領域（３）の、両接合Ｊ、及びＪ２
の近傍が空乏化され、中央部において、斜線を付して示
すように、中性化された電子が存在し、第１及び第２の
半導体領域（１）及び（２）の伝導帯より下方にゲート
領域（３）の価電子帯が入り込むようにする。このとき
は、第１及び第２の半導体領域（１）及び（２）間がゲ
ーＨＩ域（３）によって遮断されることそこよって、第
１及び第２の半導体領域（１）及び（２）間がオフ状態
となるようにする。
である場合についてその作用を説明すると、本発明にお
いては、ゲー）６１域（３）の不純物濃度及び厚さの選
定によって、ゲート領域（３）にバイアス電圧を与えな
いか殆ど与えない状態では、第２図Ａにそのバンドモデ
ル図を示すように、ゲート領域（３）と第１の半導体領
域（１）及び第２の半導体領域（２）とのハンドライア
ツブによってゲート領域（３）の、両接合Ｊ、及びＪ２
の近傍が空乏化され、中央部において、斜線を付して示
すように、中性化された電子が存在し、第１及び第２の
半導体領域（１）及び（２）の伝導帯より下方にゲート
領域（３）の価電子帯が入り込むようにする。このとき
は、第１及び第２の半導体領域（１）及び（２）間がゲ
ーＨＩ域（３）によって遮断されることそこよって、第
１及び第２の半導体領域（１）及び（２）間がオフ状態
となるようにする。
そして、ゲート領域（３）に第１及び第２の半導体領域
（１）及び（２）に対して負の電圧を印加することによ
って、そのバンドモデル図を第２図Ｂに示すように、第
１及び第２の半導体領域（１）及び（２）の伝導帯より
上方にゲート領域（３）の価電子帯が存在するようにす
る。このとき、同図に斜線を付して示すように、フェル
ミレベルＥＦ下に電子が詰まっていることから、第１及
び第２の半導体領域（１）及び（２）間に所要の電圧を
印加することによっていわばオーシックに電流が流れる
。すなわち、第１及び第２の半導体領域（１）及び（２
）間はオン状態となる。
（１）及び（２）に対して負の電圧を印加することによ
って、そのバンドモデル図を第２図Ｂに示すように、第
１及び第２の半導体領域（１）及び（２）の伝導帯より
上方にゲート領域（３）の価電子帯が存在するようにす
る。このとき、同図に斜線を付して示すように、フェル
ミレベルＥＦ下に電子が詰まっていることから、第１及
び第２の半導体領域（１）及び（２）間に所要の電圧を
印加することによっていわばオーシックに電流が流れる
。すなわち、第１及び第２の半導体領域（１）及び（２
）間はオン状態となる。
このようにして、オン・オフ動作を行なうようにする。
第１図を参照して、本発明装置の１例を詳細に説明する
。
。
本発明においては、例えば、ノンドープのＩｎＡｓ基体
上に、順次、例えばＭＯＣＶＤ （有機金属化合物に
よる化学的気相成長法）によって第２の半導体領域（２
）を構成する例えばｎ型の第１の化合物半導体例えばＩ
ｎＡｓ化合物半導体層と、所要の不純物濃度と厚さに選
定されたゲート領域（３）を構成する第２の化合物半導
体例えばＧａＳｂ化合物半導体層と、第１の半導体領域
（１）を構成する例えばｎ型の第１の化合物半導体例え
ばＩｎＡｓ化合物半導体層とをエピタキシャル成長する
。そして、例えば、第１の半導体領域（１）を構成する
ＩｎＡｓ化合物半導体層と、ゲート領域（３）を構成す
る化合物半導体層とを横切ってその一部をエツチングし
て第２の半導体領域（２）すなわち下層のＩｎＡｓ化合
物半導体層の一部を外るＩｎＡｓ化合物半導体層を横切
ってその一部をエツチングしてゲート領域（３）の一部
を外部に露呈させ、これら第１及び第２の半導体領域（
１）及び（２）とゲート領域（３）の各露出部上にそれ
ぞれオーミックに電極（４１） （４２） （４３）を
被着し、端子Ｌｌ＋ Ｌ２＋ ｔ３を導出する。
上に、順次、例えばＭＯＣＶＤ （有機金属化合物に
よる化学的気相成長法）によって第２の半導体領域（２
）を構成する例えばｎ型の第１の化合物半導体例えばＩ
ｎＡｓ化合物半導体層と、所要の不純物濃度と厚さに選
定されたゲート領域（３）を構成する第２の化合物半導
体例えばＧａＳｂ化合物半導体層と、第１の半導体領域
（１）を構成する例えばｎ型の第１の化合物半導体例え
ばＩｎＡｓ化合物半導体層とをエピタキシャル成長する
。そして、例えば、第１の半導体領域（１）を構成する
ＩｎＡｓ化合物半導体層と、ゲート領域（３）を構成す
る化合物半導体層とを横切ってその一部をエツチングし
て第２の半導体領域（２）すなわち下層のＩｎＡｓ化合
物半導体層の一部を外るＩｎＡｓ化合物半導体層を横切
ってその一部をエツチングしてゲート領域（３）の一部
を外部に露呈させ、これら第１及び第２の半導体領域（
１）及び（２）とゲート領域（３）の各露出部上にそれ
ぞれオーミックに電極（４１） （４２） （４３）を
被着し、端子Ｌｌ＋ Ｌ２＋ ｔ３を導出する。
このような構成において、ゲーＨ１域（３）の不純物濃
度及び厚さの選定によって、第１及び第２の半導体領域
（１）及び（２）とゲート領域（３）間、すなわち端子
ｔ１及びＬ２と端子ｔ３との間にバイアス電圧が印加さ
れないか、殆ど印加されていない状態では、そのバンド
モデル図を第２図Ａに示すように、第１及び第２の半導
体領域（１）及び（２）の伝導帯より下方にゲート領域
（３）の価電子帯の中央部が下に凸に湾曲して入り込む
ようにする。したがって、この状態では、第１及び第２
の半導体領域（１）及び（２）間が、ゲート領域（３）
のバンドギャップによって遮断することになって、第１
及び第２の半導体領域（１）及び（２）間したがって端
子ｔ、及び１２間がオフとなる。
度及び厚さの選定によって、第１及び第２の半導体領域
（１）及び（２）とゲート領域（３）間、すなわち端子
ｔ１及びＬ２と端子ｔ３との間にバイアス電圧が印加さ
れないか、殆ど印加されていない状態では、そのバンド
モデル図を第２図Ａに示すように、第１及び第２の半導
体領域（１）及び（２）の伝導帯より下方にゲート領域
（３）の価電子帯の中央部が下に凸に湾曲して入り込む
ようにする。したがって、この状態では、第１及び第２
の半導体領域（１）及び（２）間が、ゲート領域（３）
のバンドギャップによって遮断することになって、第１
及び第２の半導体領域（１）及び（２）間したがって端
子ｔ、及び１２間がオフとなる。
そして、例えば第１及び第２の半導体領域（１）及び（
２）に対してｎ型ゲート領域（３）に負の所要のバイア
ス電圧を印加することによって、第２図Ｂに示すように
、第１及び第２の半導体領域（１）及び（２）の伝導帯
より上方にゲート領域（３）の価電子帯を持上げる。こ
のとき、同図に斜線を付して示すように、フェルミレベ
ルＥＦ下に電子が詰まっていることから、第１及び第２
の半導体領域（１）及び（２）間、丁なわち端子１ｔＩ
及び端子ｔ２間に所要の電圧を印加することによってい
わばオーミックに電流が流れる。すなわち、第１及び第
２の半導体領域（１）及び（２）間はオン状態となる。
２）に対してｎ型ゲート領域（３）に負の所要のバイア
ス電圧を印加することによって、第２図Ｂに示すように
、第１及び第２の半導体領域（１）及び（２）の伝導帯
より上方にゲート領域（３）の価電子帯を持上げる。こ
のとき、同図に斜線を付して示すように、フェルミレベ
ルＥＦ下に電子が詰まっていることから、第１及び第２
の半導体領域（１）及び（２）間、丁なわち端子１ｔＩ
及び端子ｔ２間に所要の電圧を印加することによってい
わばオーミックに電流が流れる。すなわち、第１及び第
２の半導体領域（１）及び（２）間はオン状態となる。
そして、このオン状態にするための端子ｔ３への印加電
圧は、予め、ゲート領域（３）の不純物濃度及び厚さを
適当に選定しておくことによって、第２図Ａに示したゲ
ート領域（３）の価電子帯の、下方への突出量を制御し
ておくことによって、充分小にすることができる。
圧は、予め、ゲート領域（３）の不純物濃度及び厚さを
適当に選定しておくことによって、第２図Ａに示したゲ
ート領域（３）の価電子帯の、下方への突出量を制御し
ておくことによって、充分小にすることができる。
すなわち、第２図Ａに示すゲーＨ１域（３）の価電子帯
の湾曲の曲率はゲート領域（３）の不純物濃度に依存す
る。例えば、この価電子帯の下に凸の突出量（電圧）■
とし、この電圧Ｖが得られる距離をＸとすると、Ｖ＝１
ボルトで、不純物濃度が１×１０＋６／ｃＩＩｌのとき
、Ｘ〜４０００人となる。つまり、電圧Ｖを１ボルト以
下にするには、上述の濃度において、ゲート領域（３）
の厚さは、８０００Å以下にする必要があることになる
。因みに、 Ｘ＝４．２ ｘｌｏｌｌ−Ｊ０■で与えられるものであ
り、電圧■をパラメータとして、不純物濃度Ｎと距離Ｘ
の関係を第３図に示す。同図において各曲線ａ及びｂは
、それぞれ電圧Ｖを１ボルト、及び０．５ボルトとした
場合である。
の湾曲の曲率はゲート領域（３）の不純物濃度に依存す
る。例えば、この価電子帯の下に凸の突出量（電圧）■
とし、この電圧Ｖが得られる距離をＸとすると、Ｖ＝１
ボルトで、不純物濃度が１×１０＋６／ｃＩＩｌのとき
、Ｘ〜４０００人となる。つまり、電圧Ｖを１ボルト以
下にするには、上述の濃度において、ゲート領域（３）
の厚さは、８０００Å以下にする必要があることになる
。因みに、 Ｘ＝４．２ ｘｌｏｌｌ−Ｊ０■で与えられるものであ
り、電圧■をパラメータとして、不純物濃度Ｎと距離Ｘ
の関係を第３図に示す。同図において各曲線ａ及びｂは
、それぞれ電圧Ｖを１ボルト、及び０．５ボルトとした
場合である。
以上で述べたこと、更に製造上の点等から鑑み、ゲート
領域（３）の不純物濃度及び厚さは、 １×１０１
６／ｃ＋ａ〜Ｉ ＸＩＯ”／ｃＪ、０．０３μｍ 〜０
．１ ｐｍに選定することが望ましい。
領域（３）の不純物濃度及び厚さは、 １×１０１
６／ｃ＋ａ〜Ｉ ＸＩＯ”／ｃＪ、０．０３μｍ 〜０
．１ ｐｍに選定することが望ましい。
尚、上述した例においては、各領域（１）〜（３）がｎ
型である場合について説明したが、ｐ型である場合に適
用することもできるなど、上述した例に限らず種々の変
形変更を行なうことができる。
型である場合について説明したが、ｐ型である場合に適
用することもできるなど、上述した例に限らず種々の変
形変更を行なうことができる。
上述したように本発明によれば、ゲート領域、すなわち
ゲート端子Ｌ３に対する小なる制御電圧によって第１及
び第２の半導体領域（１）及び（２）間すなわち端子ｔ
、及びｔ２間のオン・オフ動作を行なうことができ、特
に低消費電力化が望まれるスイッチとして用いて好適な
ものである。
ゲート端子Ｌ３に対する小なる制御電圧によって第１及
び第２の半導体領域（１）及び（２）間すなわち端子ｔ
、及びｔ２間のオン・オフ動作を行なうことができ、特
に低消費電力化が望まれるスイッチとして用いて好適な
ものである。
第１図は本発明による半導体装置の一例の路線的断面図
、第２図Ａ及びＢはそのエネルギーバンドモデル図、第
３はゲーＨｌ域のバンドの曲りをパラメータとした不純
物濃度と曲りの距離の関係を示す図、第４図は従来のト
ランジスタのエネルギーバンドモデル図である。 （１）及び（２）は第１及び第２の半導体領域、（３）
はゲート領域である。
、第２図Ａ及びＢはそのエネルギーバンドモデル図、第
３はゲーＨｌ域のバンドの曲りをパラメータとした不純
物濃度と曲りの距離の関係を示す図、第４図は従来のト
ランジスタのエネルギーバンドモデル図である。 （１）及び（２）は第１及び第２の半導体領域、（３）
はゲート領域である。
Claims (1)
- 【特許請求の範囲】 第１の化合物半導体より成る第１及び第２の半導体領
域と、これら第１及び第２の半導体領域間に介在される
第２の化合物半導体より成るゲート領域とを有し、上記
ゲート領域と上記第１及び第２の半導体領域との間にそ
れぞれタイプ２のヘテロ接合を形成し、 上記ゲート領域の不純物濃度及び厚さの選定により、こ
のゲート領域のエネルギーバンドの価電子帯の少なくと
も一部が第１及び第２の半導体領域のエネルギーバンド
の伝導帯より低くあってこれら伝導帯間に入り込むよう
になされ、上記ゲート領域への印加電圧によってこのゲ
ート領域のエネルギーバンドの価電子帯が第１及び第２
の半導体領域のエネルギーバンドの伝導帯より高くなる
ようにして、上記ゲート領域への印加電圧によって上記
第１及び第２の半導体領域間をオン・オフするようにし
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2114494A JPH0410655A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2114494A JPH0410655A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410655A true JPH0410655A (ja) | 1992-01-14 |
Family
ID=14639166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2114494A Pending JPH0410655A (ja) | 1990-04-27 | 1990-04-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410655A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54119580U (ja) * | 1978-02-07 | 1979-08-21 | ||
| JPS60172638A (ja) * | 1984-01-31 | 1985-09-06 | 東罐興業株式会社 | 合成樹脂製容器 |
| JPS61103304U (ja) * | 1984-12-12 | 1986-07-01 | ||
| JPS61193006U (ja) * | 1985-05-21 | 1986-12-01 |
-
1990
- 1990-04-27 JP JP2114494A patent/JPH0410655A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54119580U (ja) * | 1978-02-07 | 1979-08-21 | ||
| JPS60172638A (ja) * | 1984-01-31 | 1985-09-06 | 東罐興業株式会社 | 合成樹脂製容器 |
| JPS61103304U (ja) * | 1984-12-12 | 1986-07-01 | ||
| JPS61193006U (ja) * | 1985-05-21 | 1986-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773487B2 (ja) | トンネルトランジスタ | |
| JP3827346B2 (ja) | 負差分抵抗素子を有する論理回路およびその製造方法 | |
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| JP2604349B2 (ja) | 半導体装置 | |
| US5552330A (en) | Resonant tunneling fet and methods of fabrication | |
| Chen et al. | Monostable-bistable transition logic elements (MOBILEs) based on monolithic integration of resonant tunneling diodes and FETs | |
| JPS6359272B2 (ja) | ||
| JPH0410655A (ja) | 半導体装置 | |
| JPS61121358A (ja) | 高速半導体装置 | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH03109740A (ja) | 半導体装置 | |
| JP2643890B2 (ja) | トンネルトランジスタ | |
| JP2808145B2 (ja) | 半導体装置 | |
| JPH0227739A (ja) | 半導体装置 | |
| US5895931A (en) | Semiconductor device | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JP2778447B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH03250739A (ja) | 半導体装置とその製造方法 | |
| JPH05347406A (ja) | アノードヘテロ接合構造型半導体装置 | |
| JPS59149063A (ja) | 半導体装置 | |
| JP3410909B2 (ja) | 半導体装置 | |
| JPH05175514A (ja) | トンネルトランジスタ | |
| JPH04321235A (ja) | 半導体装置 |