JP3410909B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同一ヘテロ界面上
に高品質の二次元（あるいは一次元）電子ガス（今後簡
単のために電子ガスと記す）ならびに二次元（あるいは
一次元）正孔ガス（今後簡単のために正孔ガスと記す）
を任意の形状で形成でき、しかもこれらの電子ガス、正
孔ガス間の結合が可能な、主に化合物半導体を用いた半
導体装置に関する。

【０００２】

【従来の技術】例えばＨＥＭＴに代表されるようなＡｌ
ＧａＡｓ／ＧａＡｓ系を中心にしたヘテロ構造に於い
て、そのヘテロ界面に電子ガスが実現されているが、こ
れらはＡｌＧａＡｓ層にｎ型ドーパントであるＳｉを結
晶成長中にドープすることにより実現されているため、
ウェハの全面が電子ガスに覆われている。この構造に表
面からｐ型のドーパントを例えばイオン注入等により導
入して局所的に正孔ガスを形成することは可能である
が、ｎ型をｐ型で補償するため高品質の正孔ガスは期待
できない。また、周囲がすべて電子ガスに覆われており
ｐｎ接合によるリークの可能性が大きいほか、様々な形
状の電子ガスならびに正孔ガスを形成することは不可能
である。

【０００３】片方のキャリアを補償することなく電子ガ
ス、正孔ガスの両方を得るためには、ノンドープのヘテ
ロ構造から出発することが不可欠である。ノンドープの
ヘテロ界面に電子ガスならびに正孔ガスを形成するには
ｎおよびｐ型の領域を設けておき、ヘテロ界面に外から
電圧を加えて各オーミック領域から電子ならびに正孔を
界面に沿って引っ張ることが考えられる。最近、ノンド
ープＡｌＧａＡｓ／ＧａＡｓ構造上にヘテロ界面に電界
をかけるゲートを堆積した構造を作製し、これをメサエ
ッチして、エッチパターンに合わせて自己整合的にｎ型
またはｐ型のオーミック構造を作製することにより同じ
ヘテロ界面に電子ガスまたは正孔ガスを形成することが
報告されている。この従来の構造の作製プロセスを図１
（ａ）〜（ｆ）に示す。まず、ノンドープのＧａＡｓ層
１とＡｌＧａＡｓ層２よりなるヘテロ構造にゲート材料
３が積層してある構造〔（ａ）図〕からスタートする。
レジスト４で適当なパターンを形成〔（ｂ）図〕後、レ
ジストをマスクにしてゲート材料３には触れずに、か
つ、ＧａＡｓ／ＡｌＧａＡｓの界面の側面には触れるよ
うに自己整合的にｐまたはｎに対するオーミック電極５
を蒸着する〔（ｃ），（ｄ）図〕。最後にボンディング
用に厚い絶縁膜６を形成し〔（ｅ）図〕、引き出しゲー
ト電極７を付けることにより基本構造が完成する
〔（ｆ）図〕。ゲートに電圧を加えることにより電子ガ
スあるいは正孔ガスがＧａＡｓ層１とＡｌＧａＡｓ層２
との界面に引き出される。

【０００４】従来のダイオードはｐｎ接合ダイオードに
代表されるようにｐ型の不純物をドープした領域とｎ型
の不純物をドープした領域を接続することにより作成さ
れており、順方向では電子、正孔の再結合電流が生じ整
流性のある特性が得られている。ｐ、ｎ領域を平面方向
に配置した構造においても同様のダイオード特性が得ら
れる。この構造にゲートを蒸着し、表面からキャリアを
空乏化すればダイオード特性をゲートにより制御するこ
ともできる。しかしながら、これらはすべてドーピング
した領域からスタートしているため場所的にどこに電子
ガスが形成され、どこに正孔ガスが形成されるかが確定
しており、これを入れ替えることは不可能であった。も
ちろん、適当な条件で両者が共存するということも不可
能であった。また、ダイオードのゲート制御といっても
キャリアの空乏化によりダイオード特性と絶縁特性をス
イッチするにとどまっていた。また、従来の電界効果型
トランジスタ（ＦＥＴ）はｎ型およびｐ型変調ドープ構
造からスタートしているものが多く同じヘテロ界面に電
子、正孔ガスの両方を導くことは不可能である。また、
ノンドープヘテロ構造に電子、正孔ガスを外部からの電
界により導いた従来の実施例についても、ひとつのゲー
トにはｎ型かｐ型のどちらかのオーミック領域がオーバ
ーラップしているのみでひとつゲートにｎ型、ｐ型両方
のオーミック領域をオーバーラップさせ同じヘテロ界面
に電子、正孔ガスの両方を導いた例はなかった。従って
相補型ＦＥＴを作製する場合にも電子がチャネルになる
ｎ型ＦＥＴと正孔がチャネルになるｐ型ＦＥＴを個別に
作製し、それを直列接続して実現していた（図１０(b)
）。従って本実施例のようにひとつのゲートのみを用
い同一ゲート下に形成される電子、正孔ガスを相補的Ｆ
ＥＴのチャネルに適用した例はなかった。

【０００５】

【発明が解決しようとする課題】図１に示した従来の構
造ではセルファラインでオーミック電極を形成する必要
があるため、ゲートとノンドープヘテロ構造を一緒にエ
ッチングする必要があった。従って、例えば異なるゲー
トにより誘起された電子ガスおよび正孔ガスを近接させ
た構造を一度に作製しようとすると、必ず間に深いエッ
チング溝が形成されることになり、電子ガスおよび正孔
ガスを半導体でつながったまま近接させることが困難で
あった。また、例えば電子ビーム露光等を用いて微細な
構造を作製することを考えた場合、レジストを細線状に
残し、周囲をすべて取り去ることは電子ビームの後方散
乱効果のために困難であり、レジストに線状の穴を形成
する、より一般的なプロセスを用いる場合には一度別の
メタル等に転写して、これからゲート材料をエッチング
する必要があり、プロセスが複雑になる欠点もあった。
さらに、オーミック電極のリフトオフやオーミック電極
のシンターの際にオーミック電極材料が一部でも上のゲ
ートに触れればゲートリークが生じデバイスが動かなく
なるため、プロセスの制御が難しく、再現性が悪いこと
や、メサエッチの形状は面指数により異なるため特定の
面に沿ってしかオーミックコンタクトが形成できないこ
と等の欠点もあった。

【０００６】本発明は上記の問題を解決した、任意の方
向、形状の電子ガスならびに正孔ガスを、微細構造に適
した、プロセスが厳しくなく、再現性の上がる方法で実
現でき、しかも、電子ガスおよび正孔ガスを半導体でつ
ながったまま近接させることも可能な半導体装置を提供
するものである。また、本発明は同じゲート下のヘテロ
界面に電子ガス、正孔ガスを実現できる特徴を生かし、
上記の問題を解決し、ひとつのゲートで相補型動作の実
現できるＦＥＴや新しいゲート制御ダイオード機能を持
つ半導体装置ならびに電子と正孔が共存する新しい半導
体構造を提供するものである。

【０００７】

【課題を解決するための手段】上記の課題を解決した半
導体装置を実現する手段として本発明では、イオン注入
等により作製したｐ型およびｎ型のオーミック領域と、
この構造上にｐ型、ｎ型のオーミック領域に一部オーバ
ーラップするように任意の形状で形成したゲートによ
り、任意の形状の電子ガスならびに正孔ガスを同一のヘ
テロ界面に形成する構造を提案している。オーミック層
を形成するイオン注入の条件、ノンドープヘテロ構造の
層構造を適当に選択すれば実施例に述べるようにゲート
リークなしに電子ガスおよび正孔ガスをヘテロ界面に任
意の形状で形成することができる。

【０００８】従来の方法は電子ガスおよび正孔ガスを半
導体でつながったまま近接させることが困難であり、プ
ロセスの制御が難しく、再現性良く構造を作製すること
が困難な欠点があった。一方、本発明の装置はノンドー
プヘテロ構造をエッチングすることなしに任意の場所に
任意の形状の電子ガスならびに正孔ガスが形成できる特
徴があるため、半導体でつながったままの、例えば通常
のｐｎ接合と同じ状態を、横方向に任意の形状で形成で
きる利点がある。また、イオン注入等により作製したオ
ーミック領域にオーバーラップしてゲートを形成する際
に、オーバーラップが小さい方がゲートリークは小さく
なるものの、本発明の装置では数十ミクロンのオーバー
ラップがあってもゲートリークは小さく十分に動作する
ため、自己整合的なプロセスは不必要で、プロセスの余
裕が大きく再現性に優れる。さらに、ゲートの重要な部
分はすべて完全に平坦なヘテロ構造上に形成できるた
め、電子ビーム等の微細プロセスにも非常に適しており
微細な電子ガス、正孔ガスをヘテロ界面に実現できる。

【０００９】さらに上記の課題を解決した半導体装置を
実現する手段として本発明では、ノンドープヘテロ構造
からスタートし、その一部にｐ型、ｎ型のオーミック領
域を形成し、ｐ型、ｎ型の両方のオーミック領域に一部
オーバーラップするようにゲートを形成した構造を提案
する。ｐ型、ｎ型のオーミック電極の電圧とゲートの電
圧の関係によりノンドープヘテロ界面には電子ガスなら
びに正孔ガスを実現することができる。特にｎ型、ｐ型
のオーミック領域を各２カ所以上もうけて、ｎ型オーミ
ック領域間およびｐ型オーミック領域間を直列に接続す
ればひとつのゲート下の同じ界面に形成される電子、正
孔ガスをそれぞれ相補型ＦＥＴのｎ型およびｐ型チャネ
ルとして利用することができる。従って、ひとつのゲー
ト下のヘテロ界面をｎ型およびｐ型チャネルの両方とし
て用いる相補型ＦＥＴが得られる。さらにｐ型、ｎ型オ
ーミック領域間に加える電圧を増加していった場合に
は、特に、ゲート下のキャリアが電子ガスから正孔ガス
へ遷移する領域において電子と正孔が自己整合的に共存
する状態をゲート電圧等の選択により実現することがで
きる。この時、電子ガスあるいは正孔ガスとｐ型、ｎ型
のオーミック領域がダイオードの順方向条件を満たして
いれば電流が流れることとなり新しいゲート制御ダイオ
ード特性が得られる。

【００１０】従来のダイオードは作りつけのｐｎ接合を
用いており、ゲート制御といってもｐｎ接合の片方をピ
ンチオフしてダイオード電流のｏｎ−ｏｆｆをおこなう
までが限界であった。一方、本発明の装置はノンドープ
ヘテロ構造に電界で誘起する電子ガス、正孔ガス、およ
びその共存状態をダイオードの片方として用いるため、
ゲート下のキャリアの性質（電子ガス、正孔ガス、およ
びその共存状態）に対応してそれぞれ異なるタイプのダ
イオード動作が実現でき、ゲート電圧の変化に伴い複雑
な電流の変化が得られる。また、電子、正孔ガスが共存
する領域ではこれらがラテラルに細線構造を作っている
ことが期待され、ｎ−ｉ−ｐ−ｉ半導体構造と同等な特
性を期待することができる。

【００１１】

【発明の実施の形態】本発明はエネルギーギャップの小
さいノンドープの第１の半導体層上に、伝導帯および価
電子帯が共に前記第１の半導体層より大きいノンドープ
の第２の半導体層が堆積されたノンドープヘテロ構造
に、局所的にｎ型、あるいはｐ型のオーミック領域が形
成され、前記オーミック領域に一部がオーバーラップす
るように表面ゲートが形成された半導体装置を特徴とす
る。

【００１２】

【実施例】以下にこの発明の実施例を図を用いながら説
明する。 〔実施例１〕図２（ａ）〜（ｅ）は本発明の装置を作製
するプロセスの概略図である。従来の装置の作製の概略
図（図１）と比較することにより本装置の特徴を理解す
ることができる。ＧａＡｓ１の上によりバントギャップ
の大きいＡｌ_X Ｇａ_1-X ＡｓまたはＡｌ_X Ｇａ_1-X Ａｓ
／Ａｌ_y Ｇａ_1-y Ａｓ超格子２を成長したヘテロ構造が
基本となり〔（ａ）図〕、これにイオン注入等によりオ
ーミック領域９を形成する〔（ｂ）図〕。イオン注入の
場合には例えばｎ型オーミックにはＳｉ、ｐ型オーミッ
クにはＢｅを注入し、摂氏８００度程度の適当な温度で
熱処理することにより注入イオンを活性化する。本実施
例の場合、イオンがＡｌ_X Ｇａ_1-X ＡｓまたはＡｌ_X Ｇ
ａ_1-X Ａｓ／Ａｌ_y Ｇａ_1-y Ａｓ超格子２層を抜けてＧ
ａＡｓ１層に到達するようにＳｉ⁺⁺ならびにＢｅ⁺ は１
００ｋＶで注入されている。

【００１３】オーミック領域の形成後、オーミック領域
内の適当な所にオーミック用の電極５を形成する
〔（ｃ）図〕。さらに、ゲート電極のボンディング等を
とるために絶縁層６を適当な位置に形成する〔（ｄ）
図〕。この絶縁層６は後から半導体以外のものを堆積し
ても良いが、例えば１，２の結晶成長後に例えば２に対
し選択エッチングが可能な組成の結晶を成長しエッチン
グするのでも良い。この場合には６が最初に形成され選
択エッチングで２の表面を出した後、オーミックの形成
は進むことになる。

【００１４】最後にゲート３をオーミック領域に一部が
オーバーラップするように形成する〔（ｅ）図〕。ゲー
ト３に電圧を加えることにより１の半導体の２側の界面
に電子ガスならびに正孔ガスを形成することができる。
９がｎ型オーミック領域であれば、３に正の電圧を加え
ることにより界面に電子ガスが形成され、９がｐ型のオ
ーミック領域であれば、３に負の電圧を加えることによ
り正孔ガスを誘起することができる。大切なことは１，
２，３，６は全く同じ構造で５，９をｎにするかｐにす
るかだけで８を電子にも正孔にもできる点である。な
お、９と３の間のゲートリークはバンドギャップの大き
い半導体層２に対するゲート材料のショットキー特性に
支配され、さらに、イオンの大部分はＧａＡｓ１に到達
しているため、後で述べるようにオーミック領域９とゲ
ート３のリークが増大する閾値ゲート電圧に達する前に
十分に大きなキャリア密度の電子ガス、ならびに正孔ガ
スを形成できる。

【００１５】〔実施例２〕図３は本発明の構造で得られ
る特性の基本となる電界効果トランジスタ（ＦＥＴ）特
性を測定するための構造の一例である。（ａ）は平面
図、（ｂ）は（ａ）図においてａ−ｂに沿う断面図であ
る。得られた特性をｎ型について図４（ａ）に、ｐ型に
ついては図４（ｂ）に示す。ゲート電圧（Ｖｇ）１．２
Ｖ以上で電子ガスが−１．１Ｖ以下で正孔ガスがそれぞ
れ形成されることが明確である。また、チャンネル電流
１００μＡ以上がゲートリーク１０ｎＡ以下で実現され
ている。ホールバー構造で測定したキャリア密度は電
子、正孔ともにゲートリークの生じない範囲で８×１０
¹¹ｃｍ^-2に達し、移動度は電子ガスが９×１０⁵ ｃｍ²
／Ｖｓ、正孔ガスが２×１０⁵ ｃｍ² ／Ｖｓであった。
この結果はこの構造で十分に大きなキャリア密度を持
ち、しかも、かなり高い移動度を持つ高品質の二次元電
子ガスならびに正孔ガスが形成できることを明確に示し
ている。なお、移動度は最初に成長するヘテロ構造〔図
２（ａ）〕の質を向上させることによりさらに増大する
ことが期待される。上記の実施例から、同じヘテロ界面
上に電子ガス、正孔ガスが３のゲートの形状に合わせて
任意の形状に形成できることが明らかである。

【００１６】〔実施例３〕図５はひとつのゲート３を
ｐ，ｎ両型のオーミック領域にオーバーラップさせて形
成させたもので、まさに同じゲート下にゲート電圧の正
負により電子ガスか正孔ガスを形成させたものである。
この構造の特性の一例を図６に示す。ゲートは正の電圧
を加えると電子ガスが誘起され、ｎ型オーミック電極間
に電流が流れるが、ｐ型オーミック電極間には流れな
い。逆に、ゲートに負の電圧を加えるとｐ型オーミック
電極間のみに電流が流れる。すなわち、ｎ型間に電流を
流すか、ｐ型間に電流を流すかをゲート電圧の正負によ
りスイッチすることができ、しかも電子、正孔ガスとも
に同じ平面を丁度信号で整理された車のようにゲート電
圧に合わせて通過することが特徴である。

【００１７】〔実施例４〕図７には様々な近接構造の実
施例を示す。この実施例ではボンディング用の６および
その上にかかるゲートは省略されている。ｎ型オーミッ
ク領域から引き出した電子ガスとｐ型オーミック領域か
ら引き出した正孔ガスを任意の形状で近接できることが
わかる。本発明の構造の特徴として近接したゲートの間
には１，２のヘテロ構造が全くエッチングされずに残っ
ているため電子ガスならびに正孔ガスはノンドープの同
じヘテロ構造を中間にはさんで近接されている。従っ
て、電子波のしみ出しを利用したような結合型の素子
や、電子と正孔が通常のｐｎ接合のように発光再結合す
る構造を容易に形成することができる。

【００１８】〔実施例５〕図８はｐ、ｎの両オーミック
領域にオーバーラップしたゲートを近接させた実施例で
ある。この図でも６に対応する領域は省略している。こ
の実施例で得られた特性を図９に示す。ｐ、ｎのオーミ
ック電極を結んでそれぞれ左右のオーミック電極とす
る。右側のゲートに右側のオーミック電極に対し正の電
圧を加えると右側のｎ型オーミックから電子が引き出さ
れ、右側のゲートの下に電子ガスがたまる。一方、左側
のゲートに左側のオーミック電極に対し負の電圧を加え
ると、こちらは正孔が左側のｐ型のオーミック領域から
引き出され、ゲート下に正孔ガスが蓄積する。この電子
ガス、正孔ガスは近接して配置されているので、上記の
ゲートとオーミック電極の電位関係を保ったまま、左右
のオーミック電極間に電圧を加えていくとｐｎ接合と同
様の特性が得られる。すなわち、右側に対し左側に正の
電圧を加えると順方向電流が流れ始める。これに対し、
負の電圧を加えた場合には逆方向となり、測定した電圧
範囲内では電流は流れない。この実施例の特徴は左右の
オーミック電極に対するゲート電圧の正負を逆転してや
ると、今度は左側に電子ガス、右側に正孔ガスが蓄積し
左右のオーミック電極間に電圧を加えた時の順方向と逆
方向が反転することである。すなわち、ゲート下のへテ
ロ構造は本質的にノンドーブであるためにゲートの正負
だけで電子ガスが蓄積するか、正孔ガスが蓄積するかを
選択でき本実施例のように、ｐｎ接合の向きをゲート電
圧のみで反転するような装置が可能となる。

【００１９】〔実施例６〕図１０にゲートがひとつしか
ない相補型ＦＥＴの概略図を示す。図１０（ａ）は相補
型ＦＥＴインバータの回路図であり、ｎチャネルＦＥＴ
とｐチャネルＦＥＴが直列に接続されている。この図で
は後の実施例に併せてＶｄに負の電圧を印加しＶｉｎに
負の電圧を印加するかＯＶを印加するかを１．０に対応
させる回路を示している。Ｖｉｎ，Ｖｄに印加する負の
電圧、ｎチャネルＦＥＴとｐチャネルＦＥＴの閾値を適
当に設計すると、Ｖｉｎに負の電圧を印加したときｐチ
ャネルＦＥＴがｏｎになりＶｏｕｔはゼロになる。一
方、ＶｉｎをＯＶにするとｎチャネルＦＥＴがｏｎにな
りＶｏｕｔには負の電圧が出力される。すなわちインバ
ータとして働くわけである。この回路は、出力信号がｏ
ｎの時もｏｆｆの時もｎチャネルＦＥＴかｐチャネルＦ
ＥＴのどちらかはｏｆｆ状態でありＶｄからの電流が流
れないため低消費電力となることが特徴である。この回
路を構成するために従来の集積回路では図１０（ｂ）の
ように閾値を適当にデザインしたｎチャネルＦＥＴとｐ
チャネルＦＥＴをそれぞれ個別に形成し、それを直列接
続していた。これに対し本実施例では図１０（ｃ）に示
したように、この相補型ＦＥＴインバータが一つのゲー
ト下にあるｎ型およびｐ型オーミック領域を接続するこ
とだけで実現されている。これは実施例３に述べたよう
にゲートへの入力電圧に対応してゲート下には電子（あ
るいは正孔）のチャネルが形成され、この時、正孔（あ
るいは電子）に対してはオーミック電極間が絶縁になる
ことを利用したものである。ノンドープヘテロ構造へゲ
ート電圧により電子、正孔を形成する構造ではｎチャネ
ル、ｐチャネルＦＥＴに要求される閾値の条件が自動的
にうまく満たされている上に、閾値の値が結晶成長によ
り一義的に決定さればらつかない特徴もある。

【００２０】図１１は図１０（ｃ）の相補型ＦＥＴイン
バータの測定結果である。原理を確認するために図５と
同じ素子を使用しｐ，ｎオーミック電極を図１０（ｃ）
に対応するように接続している。測定温度は１．６Ｋ
で、Ｖｄ＝−１．３５Ｖに設定している。図１１にはＶ
ｉｎを０から−１．３５Ｖへスキャンした時のＶｏｕｔ
が示されているが、Ｖｉｎに−１．３５Ｖ（１に相当）
を加えるとＶｏｕｔの出力はＯＶ（ゼロに相当）であ
り、ＶｉｎがＯＶの時にはＶｏｕｔは−１．３５Ｖ（１
に相当）になっておりインバータが形成されていること
が確認される。常にｐチャネルかｎチャネルのどちらか
がｏｆｆであることに対応してドレイン電流は常に５ｎ
Ａ以下である。Ｖｉｎが−０．１Ｖから−１．１Ｖの間
はヘテロ界面に電子ガスも正孔ガスも形成されないため
Ｖｏｕｔの値はＶｉｎのスキャン方向等に依存するが、
電子ガス、正孔ガスがきちんと形成されるＶｉｎ＝ＯＶ
およびＶｉｎ＝−１．３５Ｖ付近ではＶｏｕｔはきちん
と−１．３５ＶおよびＯＶとなっている。この相補型イ
ンバータ動作は−１．５Ｖ＜Ｖｄ＜−１．２Ｖで可能で
ある。これは、実施例２の電子ガス、正孔ガスの閾値か
ら予想されるようにＶｄ＞−１．２ＶではＶｉｎがＯか
らＶｄの範囲で電子ガス、正孔ガスを形成することがで
きないためである。また、Ｖｄ＜−１．５Ｖでは後の実
施例７に示すようにｐｎ接合間にダイオードの順方向電
流が流れＩｄが急激に増大するからである。なお、本実
施例はＶｄ，Ｖｉｎに負の電圧を用いたがｐチャネル側
をドレイン側、ｎチャネル側をグラウンド側に入れ替え
てＶｄ，Ｖｉｎに正の電圧を用いても全く同様に機能す
る。

【００２１】〔実施例７〕図１２は本発明の装置の概略
図である。ａは平面図、ｂは断面図を示す。本装置の作
製手順は下記の通りである。まず、ＧａＡｓ１１の上に
よりバンドギャップの大きいＡｌ_x Ｇａ_1-x Ａｓまたは
Ａｌ_x Ｇａ_1-x Ａｓ／Ａｌ_y Ｇａ_1-y Ａｓ超格子１２を
成長したヘテロ構造を結晶成長し、これにイオン注入等
によりオーミック領域を形成する。この実施例ではｎ型
オーミック１３、ｐ型オーミック１４はそれぞれＳｉ、
Ｂｉを注入し、適当な温度で熱処理し注入イオンを活性
化することにより作成している。オーミック領域の形成
後、オーミック領域内の適当な所にオーミック用の電極
１５，１６を形成する。最後にゲート１７をオーミック
領域に一部がオーバーラップするように形成する。本実
施例では素子の基本動作を確認するためにゲート寸法は
幅５０μｍ、長さ８０μｍ、オーミック領域とのオーバ
ーラップは５−１０μｍ、と大きいがより小さい構造で
も全く同様に動作する。１７のゲートに電圧を加えるこ
とより１１の半導体の１２側の界面に電子ガスならび正
孔ガスを形成することができる。ｎ型オーミック領域１
３に対し十分に正の電圧（約１．１Ｖ以上）をゲート１
７に加えることにより界面に電子ガスを形成することが
でき、ｐ型のオーミック領域１４に対し十分に負の電圧
（約−０．８Ｖ以下）をゲート１７に加えることにより
同じ界面に今度は正孔ガスを誘起することができる。な
お、図１０には示さなかったが、実際の素子では広いゲ
ートボンディングパッドからのゲートリークを防ぐため
に厚い層をゲートパッド下に形成している。

【００２２】図１３は本発明の素子で得られる特性の一
例である。この素子は基本的にはｐ型オーミック領域と
ｎ型オーミック領域がダイオードの順方向になるように
接続し、ゲートで特性を制御できるダイオードとして動
作させる。すでに述べたようにｎ型オーミック領域１３
に対し十分に正の電圧（約１．１Ｖ以上）をゲート１７
に加えることにより界面に電子ガスを、ｐ型のオーミッ
ク領域１４に対し十分に負の電圧（約−０．８Ｖ以下）
をゲート１７に加えることにより同じ界面に今度は正孔
ガスを誘起することができる。本実施例では１４のｐ型
オーミック領域をグランドに取り、１３のｎ型オーミッ
ク領域に負の電圧を加えている。例えばｎ型オーミック
領域に−１．６Ｖを加えることを考える。ゲート電圧
（ここでは便宜上Ｖｇと表記する）が−０．８Ｖ以下で
はゲート電圧が０Ｖに設定されているｐ型オーミック領
域に対しゲートは十分に負になり界面に二次元正孔ガス
が形成される。この時ｎオーミック領域とｐオーミック
領域の間にはダイオードの順方向に対応する電圧がかか
っているので二次元正孔ガスとｎ型オーミック領域間が
ダイオードの順方向になり電流が流れる。これが、図１
１の動作領域Ｉに相当する。逆にＶｇ＞−０．５Ｖでは
ｎ型オーミック領域に対しゲートが十分に正になりゲー
ト下の界面に二次元電子ガスが誘起される。この場合は
二次元電子ガスとｐ型オーミック領域がダイオードの順
方向になり電流が流れる。これが動作領域IIである。動
作領域Ｉ，IIともにｐ型オーミック領域に加える電圧
（ここでは便宜上Ｖｄと表記する）が十分に負であれば
電流がながれることになるが、ゲート下のキャリアは正
孔から電子にスイッチされており、この間に電流の流れ
られない領域が存在する。Ｖｄ＜１．６Ｖではこの領域
は確かに電流０であり、この領域でこのダイオードはゲ
ート電圧入力に対してｏｎ−ｏｆｆ−ｏｎとして働く制
御ダイオードとなる。

【００２３】Ｖｄを増大させていくとＶｄ＞１．６Ｖで
図１３に示したように動作領域Ｉ，IIの間で急激に電流
が増加する。この領域を動作領域III とする。上述した
ようにこの領域ではゲート下全面に電子ガスあるいは正
孔ガスが広がることはできない。しかし、図１４のよう
に電子と正孔が細線状に並んでいる構造を考えると電子
と正孔間に働く電界がゲートから来る電界を助け電子ガ
ス、正孔ガスの共存状態が維持できることになる。本実
施例の場合約４００ｎｍ幅の電子ガスと正孔ガスが約４
００ｎｍの間隔をあけて配置されていれば領域III のゲ
ート電圧領域に電子と正孔の共存状態を実現することが
できる。現実の系でも、きちんと等しい寸法ではない
が、電子ガス、正孔ガスが自己整合的に配置される構造
が領域IIIで実現されていると考えられる。なお、Ｖｄ
が小さいときには領域Ｉ，IIの間隔が広がり、電子・正
孔が共存するためには電子ガスと正孔ガスの線幅、およ
び電子・正孔ガス間の間隔が狭くなる必要がある。間隔
が狭くなると電子と正孔の再結合により構造の維持が難
しくなり、ノンドープヘテロ界面は電子も正孔も存在し
ない状態になる。

【００２４】電子と正孔の共存状態はＡｌＧａＡｓ／Ｇ
ａＡｓヘテロ構造を用いた本実施例ではダイオードの順
方向に対応するＶｄで実現されているので、図１３に示
したように領域III に電流が流れる。正孔ガス、電子・
正孔共存状態、電子ガスの遷移が相転移的にジャンプす
る場合には、その遷移領域の間に電流の少ない領域が存
在する。この領域が明確に観測されるかどうかは構造の
一様性、ヘテロ界面の不純物あるいはゲートの形状によ
り異なるが、図１１の実施例では低温でこの遷移が明確
に観測されている。この場合にはデバイスはゲート電圧
をスキャンした時にｏｎ−ｏｆｆ−ｏｎ−ｏｆｆ−ｏｎ
の三つのｏｎ領域を持つゲート制御ダイオードとして働
くことになる。従って、図１５の実施例のようにゲート
に加えた正弦波の４倍高調波を得ることができる。な
お、Ｖｄを動作領域III が存在しない値に設定すれば、
ｏｎ−ｏｆｆ−ｏｎで２倍高調波を得ることができるこ
とはいうまでもなく、Ｖｄのわずかな変化により２倍高
調波と４倍高調波をスイッチすることができる。また、
正孔ガス、電子・正孔共存状態、電子ガスの遷移の間の
ｏｆｆ領域に見られるシャープな電流の減少はわずかな
ゲート電圧の変化で電流が大きく変化することを意味し
ており、通常の電界効果トランジスタとは全く異なる原
理に基づく高いトランスコンダクタンスを有するスイッ
チングが可能である。なお、Ｖｄをさらに増加させてい
くとダイオードの順方向特性が強くなり全体の電流が増
大すると共にｏｆｆ領域が消滅する。この特性からわか
るように領域III 及び領域III と領域Ｉ，IIの境界に対
応するＶｇではＶｄに対する電流の増大が領域Ｉ，II等
の通常のダイオード順方向と異なり急激になる性質があ
る。この特性を大きな非線形特性素子や、僅かな光等の
外部入力に対し非常に敏感に反応する素子として応用す
ることも可能である。

【００２５】なお、ここであげた実施例では、電子ガ
ス、正孔ガスの品質を見極めるのに大切な低温での移動
度を測定したり、特性をより明確に示す観点から測定は
すべて１．５Ｋで行われている。しかし、原理から明ら
かなように、この実施例で得られた特性はより高温まで
観測されるものであり、本発明の構造は広い温度範囲に
わたり、電子ガス、正孔ガスおよびその共存状態を同じ
界面に任意の形で誘起する半導体装置に有効なものであ
る。

【００２６】最後にこれらの構造を集束イオンビーム
（ＦＩＢ）を用いて作製する方法について述べる。この
場合にはレジストプロセス等全くなしにＦＩＢ装置に
１，２のノンドープヘテロ構造を入れる。Ａｕ−Ｓｉ−
Ｂｅの液体金属イオン源からＥｘＢマスフィルタを用
い、ｎ型オーミック領域を形成したいところにＳｉを、
ｐ型オーミック領域を形成したいところにはＢｅをそれ
ぞれ注入する。注入後、全体を熱処理することにより、
注入されたイオンが活性化してｎ型およびｐ型オーミッ
ク領域が一度に形成される。あとは、電子ガス、正孔ガ
スを形成したいパターンに合わせてゲートを堆積すれば
重要な部分の構造がすべて完成することになり、プロセ
スが極めて簡便なものとなる。

【００２７】

【発明の効果】以上説明したように、本発明の装置は従
来の方法の欠点である、電子ガス同士、正孔ガス同士、
あるいは電子、正孔ガスを半導体でつながったまま近接
させることが困難である点、プロセスの制御が難しく再
現性に欠ける点を改善したものであり、任意の場所に任
意の形状の電子ガスならびに正孔ガスが、ノンドープへ
テロ半導体構造をエッチングすることなしに形成でき、
かつ、プロセスの余裕が大きく再現性に優れる効果があ
る。また、本発明の装置では同一ゲート下のヘテロ界面
が電子か正孔の一方に対してチャネルとして働き、その
時同時に一方にたいしては絶縁として働くこと、および
この振る舞いがゲート電圧により反転することを利用し
ているので一つのゲートだけで相補型ＦＥＴが実現さ
れ、従来の構造に比較して素子面積を小さくできる特徴
がある。さらに、本発明の装置はｐ、ｎオーミック領域
間に順方向電圧を印加すると電流が流れる点では従来の
ダイオードと同じであるがｐ、ｎオーミック領域間にノ
ンドープのヘテロ構造が入っており、ゲート電圧とｐ、
ｎオーミック領域の関係によりヘテロ界面のキャリアの
状態を電子ガス、電子・正孔共存状態、正孔ガスと変化
させることができる特徴がある。従って、ゲート電圧に
よりｏｎ−ｏｆｆを繰り返す特徴的な特性が得られ、キ
ャリアの状態変化に対応した急峻なスイッチが可能とな
る効果がある。また、電子・正孔の共存状態はノンドー
プヘテロ中に自己整合的に形成されるため、ゲート電
圧、Ｖｄ等のパラメータにより電子・正孔細線の周期な
どの構造が変化でき、電子と正孔の両方を含む全く新し
い半導体を実現する効果がある。また、電子ガス、正孔
ガス共にノンドープヘテロ構造中に形成されるため移動
度等の品質が高い効果も合わせて有している。

【図面の簡単な説明】

【図１】ノンドープヘテロ構造のヘテロ界面に電子ガ
ス、および正孔ガスを誘起する従来の装置の概略的な作
製プロセスで、（ａ）〜（ｆ）は各工程を示す。

【図２】ノンドープヘテロ構造のヘテロ界面に電子ガ
ス、および正孔ガスを誘起する本発明の装置の概略的な
作製プロセスで、（ａ）〜（ｅ）は各工程を示す。

【図３】本発明の構造で誘起される電子ガスおよび正孔
ガスの基本特性を測定するためのＦＥＴ構造の一例を示
す。

【図４】ａは図３の構造の電子ガスに対するＦＥＴ特
性。ｂは図３の構造の正孔ガスに対するＦＥＴ特性を示
す。

【図５】同じゲートの下にゲート電圧の正負により電子
ガス及び正孔ガスを誘起する構造の実施例を示す。

【図６】図５の構造で観測された電子ガス、正孔ガスの
スイッチング特性を示す。

【図７】（ａ）〜（ｃ）は電子ガスおよび正孔ガスをノ
ンドープヘテロ領域をはさんで近接させた様々な実施例
を示す。

【図８】ゲート電圧により電子ガスあるいは正孔ガスを
誘起できる二つのゲートを近接させた構造の実施例を示
す。

【図９】図８の構造で二つのゲート電圧をオーミック電
極の電圧に対し様々な値に設定したときの、オーミック
電極間の電流−電圧特性。同一ゲート下のｎ型ならびに
ｐ型のオーミック電極は外部回路で短絡され、等しい電
位に設定されている。

【図１０】（ａ）相補型ＦＥＴシンバータの回路図、
（ｂ）回路図を実現する従来のＦＥＴ構造の概略図、
（ｃ）同一のゲートをｎチャネルとｐチャネルの両方に
用いる本発明で提案するＦＥＴ構造の概略図を示す。

【図１１】図５の素子を用いて図７（ｃ）の構造を実現
したときの相補型インバータ動作の実施例を示す。

【図１２】本発明で提案する構造の概略図。

【図１３】本発明の構造で得られる典型的なゲート制御
ダイオード特性（実験温度１．６Ｋ）。

【図１４】第２図の領域III を説明する電子・正孔の共
存状態の原理図。

【図１５】本発明で得られるゲート制御ダイオードの特
性を用いた４倍高調波の発生（実験温度１．６Ｋ）。

【符号の説明】

１ ノンドープＧａＡｓ ２ ノンドープＡｌ_x Ｇａ_1-x ＡｓまたはＡｌ_x Ｇａ
_1-x Ａｓ／Ａｌ_y Ｇａ_1-y Ａｓ超格子 ３ ゲート（通常は金属） ３（ｎ） ｎ型オーミック領域にオーバーラップして電
子ガスをその下に誘起しているゲート ３（ｐ） ｐ型オーミック領域にオーバーラップして正
孔ガスをその下に誘起しているゲート ４ レジスト ５ ｎまたはｐ型オーミック電極 ５（ｎ） ｎ型のオーミック電極 ５（ｐ） ｐ型のオーミック電極 ６ 厚い絶縁層 ７ ゲート引き出し電極 ８ ゲート電圧により誘起された電子ガスあるいは正
孔ガス ９ ｎまたはｐ型の不純物をイオン注入したオーミッ
ク領域 ９（ｎ） ｎ型の不純物をイオン注入したオーミック領
域 ９（ｐ） ｐ型の不純物をイオン注入したオーミック領
域 １１ ノンドープＧａＡｓ １２ ノンドープＡｌ_x Ｇａ_1-x ＡｓまたはＡｌ_x Ｇ
ａ_1-x Ａｓ／Ａｌ_y Ｇａ_1-y Ａｓ超格子バリア １３ ｎ型のオーミック領域（本実施例ではＳｉ注入
領域） １４ ｐ型のオーミック領域（本実施例ではＢｅ注入
領域） １５ ｎ型のオーミック電極（本実施例ではＡｕ／Ｇ
ｅ／Ｎｉ） １６ ｐ型のオーミック電極（本実施例ではＡｕ−Ａ
ｕ／Ｚｎ） １７ ゲート（本実施例ではＴｉ−Ａｕ） １８ ゲートパッドステージ １９ ゲート電圧により誘起された電子ガス、正孔ガ
スあるいはその共存状態 ２０ 電子・正孔共存状態での細線状態の電子ガス ２１ 電子・正孔共存状態での細線状態の正孔ガス ２２ ゲートからの電界 ２３ 電子・正孔間に働く電界、この電界がゲートか
らの電界を強め電子、正孔の共存状態を実現する

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/338 H01L 29/778 H01L 29/812

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 エネルギーギャップの小さいノンドープ
   の第１の半導体層上に、伝導帯および価電子帯が共に前
   記第１の半導体層より大きいノンドープの第２の半導体
   層が堆積されたノンドープヘテロ構造に、局所的にｎ型
   およびｐ型のオーミック領域が形成され、それぞれのオ
   ーミック領域について、一部がオーバーラップするよう
   に、少なくても１つの表面ゲートが形成されたことを特
   徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、２
   つ以上の異なる表面ゲートにより誘起された、二次元
   （あるいは一次元）電子ガス、二次元（あるいは一次
   元）正孔ガス、あるいは両者がノンドープのヘテロ構造
   を挟んで近接していることを特徴とする半導体装置。
3. 【請求項３】 エネルギーギャップの小さいノンドープ
   の第１の半導体層上に、伝導帯および価電子帯が共に前
   記第１の半導体層より大きいノンドープの第２の半導体
   層が堆積されたノンドープヘテロ構造に、局所的にｎ型
   およびｐ型のオーミック領域が形成され、１つの表面ゲ
   ートが、前記ｎ型およびｐ型の両方のオーミック領域に
   一部がオーバーラップしており、ゲート電圧の正負によ
   りゲート下のヘテロ界面における同一領域に、二次元
   （あるいは一次元）電子ガス、および二次元（あるいは
   一次元）正孔ガスの両方を形成することを特徴とする半
   導体装置。
4. 【請求項４】 請求項３においてひとつのゲートが少な
   くとも２つのｎ型およびｐ型オーミック領域にオーバー
   ラップし、ｎ型オーミック領域間およびｐ型オーミック
   領域間を直列に接続することにより、ひとつのゲート下
   に形成される電子ガスおよび正孔ガスをｎチャネルおよ
   びｐチャネルとして利用することを特徴とする相補型電
   界効果トランジスタとしての機能を有する半導体装置。
5. 【請求項５】 請求項３記載の半導体装置において、前
   記ｎ型およびｐ型のオーミック領域が、それぞれ１つず
   つ形成されるとき、該ｎ型およびｐ型のオーミック領域
   上に前記表面ゲートとは接しないように、ソースおよび
   ドレイン電極を配置したことを特徴とするゲート制御ダ
   イオード機能を有する半導体装置。
6. 【請求項６】 請求項５記載の半導体装置において、所
   定のゲート電圧が印加された際に、前記１つの表面ゲー
   ト下には、電界により誘起された電子ガスと正孔ガスが
   共存することを特徴とする半導体装置。
7. 【請求項７】 前記共存する電子ガスと正孔ガスが、自
   己整合的に細線状に形成されることを特徴とする請求項
   ５記載の半導体装置。
8. 【請求項８】 請求項１乃至７記載の半導体装置におい
   て、前記第１の半導体層がＧａＡｓ、また、前記第２の
   半導体層がＡｌ_Ｘ Ｇａ_１−Ｘ Ａｓであることを特徴
   とする半導体装置。
9. 【請求項９】 請求項１乃至７記載の半導体装置におい
   て、前記第１の半導体層がＧａＡｓ、また、前記第２の
   半導体層がＡｌ_Ｘ Ｇａ_１−Ｘ ＡｓとＡｌ _Ｘ Ｇａ
   _１−ｙ Ａｓの超格子であることを特徴とする半導体装
   置。