JPH1050983A - 半導体装置ならびにその製造方法 - Google Patents
半導体装置ならびにその製造方法Info
- Publication number
- JPH1050983A JPH1050983A JP27866396A JP27866396A JPH1050983A JP H1050983 A JPH1050983 A JP H1050983A JP 27866396 A JP27866396 A JP 27866396A JP 27866396 A JP27866396 A JP 27866396A JP H1050983 A JPH1050983 A JP H1050983A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- type
- gas
- semiconductor device
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
正孔ガスが、ノンドープヘテロ半導体構造をエッチング
することなしに形成でき、かつ、プロセスの余裕が大き
く再現性に優れる半導体装置を提供すること。 【解決手段】 エネルギーギャップの小さいノンドープ
の第1の半導体層上に、伝導帯および価電子帯が共に前
記第1の半導体層より大きいノンドープの第2の半導体
層が堆積されたノンドープヘテロ構造に、局所的にn
型、あるいはp型のオーミック領域が形成され、前記オ
ーミック領域に一部がオーバーラップするように表面ゲ
ートが形成された半導体装置。
Description
に高品質の二次元(あるいは一次元)電子ガス(今後簡
単のために電子ガスと記す)ならびに二次元(あるいは
一次元)正孔ガス(今後簡単のために正孔ガスと記す)
を任意の形状で形成でき、しかもこれらの電子ガス、正
孔ガス間の結合が可能な、主に化合物半導体を用いた半
導体装置ならびにその製造方法に関する。
GaAs/GaAs系を中心にしたヘテロ構造に於い
て、そのヘテロ界面に電子ガスが実現されているが、こ
れらはAlGaAs層にn型ドーパントであるSiを結
晶成長中にドープすることにより実現されているため、
ウェハの全面が電子ガスに覆われている。この構造に表
面からp型のドーパントを例えばイオン注入等により導
入して局所的に正孔ガスを形成することは可能である
が、n型をp型で補償するため高品質の正孔ガスは期待
できない。また、周囲がすべて電子ガスに覆われており
pn接合によるリークの可能性が大きいほか、様々な形
状の電子ガスならびに正孔ガスを形成することは不可能
である。
ス、正孔ガスの両方を得るためには、ノンドープのヘテ
ロ構造から出発することが不可欠である。ノンドープの
ヘテロ界面に電子ガスならびに正孔ガスを形成するには
nおよびp型の領域を設けておき、ヘテロ界面に外から
電圧を加えて各オーミック領域から電子ならびに正孔を
界面に沿って引っ張ることが考えられる。最近、ノンド
ープAlGaAs/GaAs構造上にヘテロ界面に電界
をかけるゲートを堆積した構造を作製し、これをメサエ
ッチして、エッチパターンに合わせて自己整合的にn型
またはp型のオーミック構造を作製することにより同じ
ヘテロ界面に電子ガスまたは正孔ガスを形成することが
報告されている。この従来の構造の作製プロセスを図1
(a)〜(f)に示す。まず、ノンドープのGaAs層
1とAlGaAs層2よりなるヘテロ構造にゲート材料
3が積層してある構造〔(a)図〕からスタートする。
レジスト4で適当なパターンを形成〔(b)図〕後、レ
ジストをマスクにしてゲート材料3には触れずに、か
つ、GaAs/AlGaAsの界面の側面には触れるよ
うに自己整合的にpまたはnに対するオーミック電極5
を蒸着する〔(c),(d)図〕。最後にボンディング
用に厚い絶縁膜6を形成し〔(e)図〕、引き出しゲー
ト電極7を付けることにより基本構造が完成する
〔(f)図〕。ゲートに電圧を加えることにより電子ガ
スあるいは正孔ガスがGaAs層1とAlGaAs層2
との界面に引き出される。
代表されるようにp型の不純物をドープした領域とn型
の不純物をドープした領域を接続することにより作成さ
れており、順方向では電子、正孔の再結合電流が生じ整
流性のある特性が得られている。p、n領域を平面方向
に配置した構造においても同様のダイオード特性が得ら
れる。この構造にゲートを蒸着し、表面からキャリアを
空乏化すればダイオード特性をゲートにより制御するこ
ともできる。しかしながら、これらはすべてドーピング
した領域からスタートしているため場所的にどこに電子
ガスが形成され、どこに正孔ガスが形成されるかが確定
しており、これを入れ替えることは不可能であった。も
ちろん、適当な条件で両者が共存するということも不可
能であった。また、ダイオードのゲート制御といっても
キャリアの空乏化によりダイオード特性と絶縁特性をス
イッチするにとどまっていた。また、従来の電界効果型
トランジスタ(FET)はn型およびp型変調ドープ構
造からスタートしているものが多く同じヘテロ界面に電
子、正孔ガスの両方を導くことは不可能である。また、
ノンドープヘテロ構造に電子、正孔ガスを外部からの電
界により導いた従来の実施例についても、ひとつのゲー
トにはn型かp型のどちらかのオーミック領域がオーバ
ーラップしているのみでひとつゲートにn型、p型両方
のオーミック領域をオーバーラップさせ同じヘテロ界面
に電子、正孔ガスの両方を導いた例はなかった。従って
相補型FETを作製する場合にも電子がチャネルになる
n型FETと正孔がチャネルになるp型FETを個別に
作製し、それを直列接続して実現していた(図10(b)
)。従って本実施例のようにひとつのゲートのみを用
い同一ゲート下に形成される電子、正孔ガスを相補的F
ETのチャネルに適用した例はなかった。
造ではセルファラインでオーミック電極を形成する必要
があるため、ゲートとノンドープヘテロ構造を一緒にエ
ッチングする必要があった。従って、例えば異なるゲー
トにより誘起された電子ガスおよび正孔ガスを近接させ
た構造を一度に作製しようとすると、必ず間に深いエッ
チング溝が形成されることになり、電子ガスおよび正孔
ガスを半導体でつながったまま近接させることが困難で
あった。また、例えば電子ビーム露光等を用いて微細な
構造を作製することを考えた場合、レジストを細線状に
残し、周囲をすべて取り去ることは電子ビームの後方散
乱効果のために困難であり、レジストに線状の穴を形成
する、より一般的なプロセスを用いる場合には一度別の
メタル等に転写して、これからゲート材料をエッチング
する必要があり、プロセスが複雑になる欠点もあった。
さらに、オーミック電極のリフトオフやオーミック電極
のシンターの際にオーミック電極材料が一部でも上のゲ
ートに触れればゲートリークが生じデバイスが動かなく
なるため、プロセスの制御が難しく、再現性が悪いこと
や、メサエッチの形状は面指数により異なるため特定の
面に沿ってしかオーミックコンタクトが形成できないこ
と等の欠点もあった。
向、形状の電子ガスならびに正孔ガスを、微細構造に適
した、プロセスが厳しくなく、再現性の上がる方法で実
現でき、しかも、電子ガスおよび正孔ガスを半導体でつ
ながったまま近接させることも可能な半導体装置ならび
にその製造方法を提供するものである。また、本発明は
同じゲート下のヘテロ界面に電子ガス、正孔ガスを実現
できる特徴を生かし、上記の問題を解決し、ひとつのゲ
ートで相補型動作の実現できるFETや新しいゲート制
御ダイオード機能を持つ半導体装置ならびに電子と正孔
が共存する新しい半導体構造を提供するものである。
導体装置を実現する手段として本発明では、イオン注入
等により作製したp型およびn型のオーミック領域と、
この構造上にp型、n型のオーミック領域に一部オーバ
ーラップするように任意の形状で形成したゲートによ
り、任意の形状の電子ガスならびに正孔ガスを同一のヘ
テロ界面に形成する構造を提案している。オーミック層
を形成するイオン注入の条件、ノンドープヘテロ構造の
層構造を適当に選択すれば実施例に述べるようにゲート
リークなしに電子ガスおよび正孔ガスをヘテロ界面に任
意の形状で形成することができる。
導体でつながったまま近接させることが困難であり、プ
ロセスの制御が難しく、再現性良く構造を作製すること
が困難な欠点があった。一方、本発明の装置はノンドー
プヘテロ構造をエッチングすることなしに任意の場所に
任意の形状の電子ガスならびに正孔ガスが形成できる特
徴があるため、半導体でつながったままの、例えば通常
のpn接合と同じ状態を、横方向に任意の形状で形成で
きる利点がある。また、イオン注入等により作製したオ
ーミック領域にオーバーラップしてゲートを形成する際
に、オーバーラップが小さい方がゲートリークは小さく
なるものの、本発明の装置では数十ミクロンのオーバー
ラップがあってもゲートリークは小さく十分に動作する
ため、自己整合的なプロセスは不必要で、プロセスの余
裕が大きく再現性に優れる。さらに、ゲートの重要な部
分はすべて完全に平坦なヘテロ構造上に形成できるた
め、電子ビーム等の微細プロセスにも非常に適しており
微細な電子ガス、正孔ガスをヘテロ界面に実現できる。
実現する手段として本発明では、ノンドープヘテロ構造
からスタートし、その一部にp型、n型のオーミック領
域を形成し、p型、n型の両方のオーミック領域に一部
オーバーラップするようにゲートを形成した構造を提案
する。p型、n型のオーミック電極の電圧とゲートの電
圧の関係によりノンドープヘテロ界面には電子ガスなら
びに正孔ガスを実現することができる。特にn型、p型
のオーミック領域を各2カ所以上もうけて、n型オーミ
ック領域間およびp型オーミック領域間を直列に接続す
ればひとつのゲート下の同じ界面に形成される電子、正
孔ガスをそれぞれ相補型FETのn型およびp型チャネ
ルとして利用することができる。従って、ひとつのゲー
ト下のヘテロ界面をn型およびp型チャネルの両方とし
て用いる相補型FETが得られる。さらにp型、n型オ
ーミック領域間に加える電圧を増加していった場合に
は、特に、ゲート下のキャリアが電子ガスから正孔ガス
へ遷移する領域において電子と正孔が自己整合的に共存
する状態をゲート電圧等の選択により実現することがで
きる。この時、電子ガスあるいは正孔ガスとp型、n型
のオーミック領域がダイオードの順方向条件を満たして
いれば電流が流れることとなり新しいゲート制御ダイオ
ード特性が得られる。
用いており、ゲート制御といってもpn接合の片方をピ
ンチオフしてダイオード電流のon−offをおこなう
までが限界であった。一方、本発明の装置はノンドープ
ヘテロ構造に電界で誘起する電子ガス、正孔ガス、およ
びその共存状態をダイオードの片方として用いるため、
ゲート下のキャリアの性質(電子ガス、正孔ガス、およ
びその共存状態)に対応してそれぞれ異なるタイプのダ
イオード動作が実現でき、ゲート電圧の変化に伴い複雑
な電流の変化が得られる。また、電子、正孔ガスが共存
する領域ではこれらがラテラルに細線構造を作っている
ことが期待され、n−i−p−i半導体構造と同等な特
性を期待することができる。
さいノンドープの第1の半導体層上に、伝導帯および価
電子帯が共に前記第1の半導体層より大きいノンドープ
の第2の半導体層が堆積されたノンドープヘテロ構造
に、局所的にn型、あるいはp型のオーミック領域が形
成され、前記オーミック領域に一部がオーバーラップす
るように表面ゲートが形成された半導体装置及びその製
造方法を特徴とする。
明する。 〔実施例1〕図2(a)〜(e)は本発明の装置を作製
するプロセスの概略図である。従来の装置の作製の概略
図(図1)と比較することにより本装置の特徴を理解す
ることができる。GaAs1の上によりバントギャップ
の大きいAlX Ga1-X AsまたはAlX Ga1-X As
/Aly Ga1-y As超格子2を成長したヘテロ構造が
基本となり〔(a)図〕、これにイオン注入等によりオ
ーミック領域9を形成する〔(b)図〕。イオン注入の
場合には例えばn型オーミックにはSi、p型オーミッ
クにはBeを注入し、摂氏800度程度の適当な温度で
熱処理することにより注入イオンを活性化する。本実施
例の場合、イオンがAlX Ga1-X AsまたはAlX G
a1-X As/Aly Ga1-y As超格子2層を抜けてG
aAs1層に到達するようにSi++ならびにBe+ は1
00kVで注入されている。
内の適当な所にオーミック用の電極5を形成する
〔(c)図〕。さらに、ゲート電極のボンディング等を
とるために絶縁層6を適当な位置に形成する〔(d)
図〕。この絶縁層6は後から半導体以外のものを堆積し
ても良いが、例えば1,2の結晶成長後に例えば2に対
し選択エッチングが可能な組成の結晶を成長しエッチン
グするのでも良い。この場合には6が最初に形成され選
択エッチングで2の表面を出した後、オーミックの形成
は進むことになる。
オーバーラップするように形成する〔(e)図〕。ゲー
ト3に電圧を加えることにより1の半導体の2側の界面
に電子ガスならびに正孔ガスを形成することができる。
9がn型オーミック領域であれば、3に正の電圧を加え
ることにより界面に電子ガスが形成され、9がp型のオ
ーミック領域であれば、3に負の電圧を加えることによ
り正孔ガスを誘起することができる。大切なことは1,
2,3,6は全く同じ構造で5,9をnにするかpにす
るかだけで8を電子にも正孔にもできる点である。な
お、9と3の間のゲートリークはバンドギャップの大き
い半導体層2に対するゲート材料のショットキー特性に
支配され、さらに、イオンの大部分はGaAs1に到達
しているため、後で述べるようにオーミック領域9とゲ
ート3のリークが増大する閾値ゲート電圧に達する前に
十分に大きなキャリア密度の電子ガス、ならびに正孔ガ
スを形成できる。
る特性の基本となる電界効果トランジスタ(FET)特
性を測定するための構造の一例である。(a)は平面
図、(b)は(a)図においてa−bに沿う断面図であ
る。得られた特性をn型について図4(a)に、p型に
ついては図4(b)に示す。ゲート電圧(Vg)1.2
V以上で電子ガスが−1.1V以下で正孔ガスがそれぞ
れ形成されることが明確である。また、チャンネル電流
100μA以上がゲートリーク10nA以下で実現され
ている。ホールバー構造で測定したキャリア密度は電
子、正孔ともにゲートリークの生じない範囲で8×10
11cm-2に達し、移動度は電子ガスが9×105 cm2
/Vs、正孔ガスが2×105 cm2 /Vsであった。
この結果はこの構造で十分に大きなキャリア密度を持
ち、しかも、かなり高い移動度を持つ高品質の二次元電
子ガスならびに正孔ガスが形成できることを明確に示し
ている。なお、移動度は最初に成長するヘテロ構造〔図
2(a)〕の質を向上させることによりさらに増大する
ことが期待される。上記の実施例から、同じヘテロ界面
上に電子ガス、正孔ガスが3のゲートの形状に合わせて
任意の形状に形成できることが明らかである。
p,n両型のオーミック領域にオーバーラップさせて形
成させたもので、まさに同じゲート下にゲート電圧の正
負により電子ガスか正孔ガスを形成させたものである。
この構造の特性の一例を図6に示す。ゲートは正の電圧
を加えると電子ガスが誘起され、n型オーミック電極間
に電流が流れるが、p型オーミック電極間には流れな
い。逆に、ゲートに負の電圧を加えるとp型オーミック
電極間のみに電流が流れる。すなわち、n型間に電流を
流すか、p型間に電流を流すかをゲート電圧の正負によ
りスイッチすることができ、しかも電子、正孔ガスとも
に同じ平面を丁度信号で整理された車のようにゲート電
圧に合わせて通過することが特徴である。
施例を示す。この実施例ではボンディング用の6および
その上にかかるゲートは省略されている。n型オーミッ
ク領域から引き出した電子ガスとp型オーミック領域か
ら引き出した正孔ガスを任意の形状で近接できることが
わかる。本発明の構造の特徴として近接したゲートの間
には1,2のヘテロ構造が全くエッチングされずに残っ
ているため電子ガスならびに正孔ガスはノンドープの同
じヘテロ構造を中間にはさんで近接されている。従っ
て、電子波のしみ出しを利用したような結合型の素子
や、電子と正孔が通常のpn接合のように発光再結合す
る構造を容易に形成することができる。
領域にオーバーラップしたゲートを近接させた実施例で
ある。この図でも6に対応する領域は省略している。こ
の実施例で得られた特性を図9に示す。p、nのオーミ
ック電極を結んでそれぞれ左右のオーミック電極とす
る。右側のゲートに右側のオーミック電極に対し正の電
圧を加えると右側のn型オーミックから電子が引き出さ
れ、右側のゲートの下に電子ガスがたまる。一方、左側
のゲートに左側のオーミック電極に対し負の電圧を加え
ると、こちらは正孔が左側のp型のオーミック領域から
引き出され、ゲート下に正孔ガスが蓄積する。この電子
ガス、正孔ガスは近接して配置されているので、上記の
ゲートとオーミック電極の電位関係を保ったまま、左右
のオーミック電極間に電圧を加えていくとpn接合と同
様の特性が得られる。すなわち、右側に対し左側に正の
電圧を加えると順方向電流が流れ始める。これに対し、
負の電圧を加えた場合には逆方向となり、測定した電圧
範囲内では電流は流れない。この実施例の特徴は左右の
オーミック電極に対するゲート電圧の正負を逆転してや
ると、今度は左側に電子ガス、右側に正孔ガスが蓄積し
左右のオーミック電極間に電圧を加えた時の順方向と逆
方向が反転することである。すなわち、ゲート下のへテ
ロ構造は本質的にノンドーブであるためにゲートの正負
だけで電子ガスが蓄積するか、正孔ガスが蓄積するかを
選択でき本実施例のように、pn接合の向きをゲート電
圧のみで反転するような装置が可能となる。
ない相補型FETの概略図を示す。図10(a)は相補
型FETインバータの回路図であり、nチャネルFET
とpチャネルFETが直列に接続されている。この図で
は後の実施例に併せてVdに負の電圧を印加しVinに
負の電圧を印加するかOVを印加するかを1.0に対応
させる回路を示している。Vin,Vdに印加する負の
電圧、nチャネルFETとpチャネルFETの閾値を適
当に設計すると、Vinに負の電圧を印加したときpチ
ャネルFETがonになりVoutはゼロになる。一
方、VinをOVにするとnチャネルFETがonにな
りVoutには負の電圧が出力される。すなわちインバ
ータとして働くわけである。この回路は、出力信号がo
nの時もoffの時もnチャネルFETかpチャネルF
ETのどちらかはoff状態でありVdからの電流が流
れないため低消費電力となることが特徴である。この回
路を構成するために従来の集積回路では図10(b)の
ように閾値を適当にデザインしたnチャネルFETとp
チャネルFETをそれぞれ個別に形成し、それを直列接
続していた。これに対し本実施例では図10(c)に示
したように、この相補型FETインバータが一つのゲー
ト下にあるn型およびp型オーミック領域を接続するこ
とだけで実現されている。これは実施例3に述べたよう
にゲートへの入力電圧に対応してゲート下には電子(あ
るいは正孔)のチャネルが形成され、この時、正孔(あ
るいは電子)に対してはオーミック電極間が絶縁になる
ことを利用したものである。ノンドープヘテロ構造へゲ
ート電圧により電子、正孔を形成する構造ではnチャネ
ル、pチャネルFETに要求される閾値の条件が自動的
にうまく満たされている上に、閾値の値が結晶成長によ
り一義的に決定さればらつかない特徴もある。
バータの測定結果である。原理を確認するために図5と
同じ素子を使用しp,nオーミック電極を図10(c)
に対応するように接続している。測定温度は1.6K
で、Vd=−1.35Vに設定している。図11にはV
inを0から−1.35Vへスキャンした時のVout
が示されているが、Vinに−1.35V(1に相当)
を加えるとVoutの出力はOV(ゼロに相当)であ
り、VinがOVの時にはVoutは−1.35V(1
に相当)になっておりインバータが形成されていること
が確認される。常にpチャネルかnチャネルのどちらか
がoffであることに対応してドレイン電流は常に5n
A以下である。Vinが−0.1Vから−1.1Vの間
はヘテロ界面に電子ガスも正孔ガスも形成されないため
Voutの値はVinのスキャン方向等に依存するが、
電子ガス、正孔ガスがきちんと形成されるVin=OV
およびVin=−1.35V付近ではVoutはきちん
と−1.35VおよびOVとなっている。この相補型イ
ンバータ動作は−1.5V<Vd<−1.2Vで可能で
ある。これは、実施例2の電子ガス、正孔ガスの閾値か
ら予想されるようにVd>−1.2VではVinがOか
らVdの範囲で電子ガス、正孔ガスを形成することがで
きないためであり。また、Vd<−1.5Vでは後の実
施例7に示すようにpn接合間にダイオードの順方向電
流が流れIdが急激に増大するからである。なお、本実
施例はVd,Vinに負の電圧を用いたがpチャネル側
をドレイン側、nチャネル側をグラウンド側に入れ替え
てVd,Vinに正の電圧を用いても全く同様に機能す
る。
図である。aは平面図、bは断面図を示す。本装置の作
製手順は下記の通りである。まず、GaAs11の上に
よりバンドギャップの大きいAlx Ga1-x Asまたは
Alx Ga1-x As/Aly Ga1-y As超格子12を
成長したヘテロ構造を結晶成長し、これにイオン注入等
によりオーミック領域を形成する。この実施例ではn型
オーミック13、p型オーミック14はそれぞれSi、
Biを注入し、適当な温度で熱処理し注入イオンを活性
化することにより作成している。オーミック領域の形成
後、オーミック領域内の適当な所にオーミック用の電極
15,16を形成する。最後にゲート17をオーミック
領域に一部がオーバーラップするように形成する。本実
施例では素子の基本動作を確認するためにゲート寸法は
幅50μm、長さ80μm、オーミック領域とのオーバ
ーラップは5−10μm、と大きいがより小さい構造で
も全く同様に動作する。17のゲートに電圧を加えるこ
とより11の半導体の12側の界面に電子ガスならび正
孔ガスを形成することができる。n型オーミック領域1
3に対し十分に正の電圧(約1.1V以上)をゲート1
7に加えることにより界面に電子ガスを形成することが
でき、p型のオーミック領域14に対し十分に負の電圧
(約−0.8V以下)をゲート17に加えることにより
同じ界面に今度は正孔ガスを誘起することができる。な
お、図10には示さなかったが、実際の素子では広いゲ
ートボンディングパッドからのゲートリークを防ぐため
に厚い層をゲートパッド下に形成している。
例である。この素子は基本的にはp型オーミック領域と
n型オーミック領域がダイオードの順方向になるように
接続し、ゲートで特性を制御できるダイオードとして動
作させる。すでに述べたようにn型オーミック領域13
に対し十分に正の電圧(約1.1V以上)をゲート17
に加えることにより界面に電子ガスを、p型のオーミッ
ク領域14に対し十分に負の電圧(約−0.8V以下)
をゲート17に加えることにより同じ界面に今度は正孔
ガスを誘起することができる。本実施例では4のp型オ
ーミック領域をグランドに取り、13のn型オーミック
領域に負の電圧を加えている。例えばn型オーミック領
域に−1.6Vを加えることを考える。ゲート電圧(こ
こでは便宜上Vgと表記する)が−0.8V以下ではゲ
ート電圧が0Vに設定されているp型オーミック領域に
対しゲートは十分に負になり界面に二次元正孔ガスが形
成される。この時nオーミック領域とpオーミック領域
の間にはダイオードの順方向に対応する電圧がかかって
いるので二次元正孔ガスとn型オーミック領域間がダイ
オードの順方向になり電流が流れる。これが、図11の
動作領域Iに相当する。逆にVg>−0.5Vではn型
オーミック領域に対しゲートが十分に正になりゲート下
の界面に二次元電子ガスが誘起される。この場合は二次
元電子ガスとp型オーミック領域がダイオードの順方向
になり電流が流れる。これが動作領域IIである。動作領
域I,IIともにp型オーミック領域に加える電圧(ここ
では便宜上Vdと表記する)が十分に負であれば電流が
ながれることになるが、ゲート下のキャリアは正孔から
電子にスイッチされており、この間に電流の流れられな
い領域が存在する。Vd<1.6Vではこの領域は確か
に電流0であり、この領域でこのダイオードはゲート電
圧入力に対してon−off−onとして働く制御ダイ
オードとなる。
図13に示したように動作領域I,IIの間で急激に電流
が増加する。この領域を動作領域III とする。上述した
ようにこの領域ではゲート下全面に電子ガスあるいは正
孔ガスが広がることはできない。しかし、図12のよう
に電子と正孔が細線状に並んでいる構造を考えると電子
と正孔間に働く電界がゲートから来る電界を助け電子ガ
ス、正孔ガスの共存状態が維持できることになる。本実
施例の場合約400nm幅の電子ガスと正孔ガスが約4
00nmの間隔をあけて配置されていれば領域III のゲ
ート電圧領域に電子と正孔の共存状態を実現することが
できる。現実の系でも、きちんと等しい寸法ではない
が、電子ガス、正孔ガスが自己整合的に配置される構造
が領域IIIで実現されていると考えられる。なお、Vd
が小さいときには領域I,IIの間隔が広がり、電子・正
孔が共存するためには電子ガスと正孔ガスの線幅、およ
び電子・正孔ガス間の間隔が狭くなる必要がある。間隔
が狭くなると電子と正孔の再結合により構造の維持が難
しくなり、ノンドープヘテロ界面は電子も正孔も存在し
ない状態になる。
aAsヘテロ構造を用いた本実施例ではダイオードの順
方向に対応するVdで実現されているので、図13に示
したように領域III に電流が流れる。正孔ガス、電子・
正孔共存状態、電子ガスの遷移が相転移的にジャンプす
る場合には、その遷移領域の間に電流の少ない領域が存
在する。この領域が明確に観測されるかどうかは構造の
一様性、ヘテロ界面の不純物あるいはゲートの形状によ
り異なるが、図11の実施例では低温でこの遷移が明確
に観測されている。この場合にはデバイスはゲート電圧
をスキャンした時にon−off−on−off−on
の三つのon領域を持つゲート制御ダイオードとして働
くことになる。従って、図13の実施例のようにゲート
に加えた正弦波の4倍高調波を得ることができる。な
お、Vdを動作領域III が存在しない値に設定すれば、
on−off−onで2倍高調波を得ることができるこ
とはいうまでもなく、Vdのわずかな変化により2倍高
調波と4倍高調波をスイッチすることができる。また、
正孔ガス、電子・正孔共存状態、電子ガスの遷移の間の
off領域に見られるシャープな電流の減少はわずかな
ゲート電圧の変化で電流が大きく変化することを意味し
ており、通常の電界効果トランジスタとは全く異なる原
理に基づく高いトランスコンダクタンスを有するスイッ
チングが可能である。なお、Vdをさらに増加させてい
くとダイオードの順方向特性が強くなり全体の電流が増
大すると共にoff領域が消滅する。この特性からわか
るように領域III 及び領域III と領域I,IIの境界に対
応するVgではVdに対する電流の増大が領域I,II等
の通常のダイオード順方向と異なり急激になる性質があ
る。この特性を大きな非線形特性素子や、僅かな光等の
外部入力に対し非常に敏感に反応する素子として応用す
ることも可能である。
ス、正孔ガスの品質を見極めるのに大切な低温での移動
度を測定したり、特性をより明確に示す観点から測定は
すべて1.5Kで行われている。しかし、原理から明ら
かなように、この実施例で得られた特性はより高温まで
観測されるものであり、本発明の構造は広い温度範囲に
わたり、電子ガス、正孔ガスおよびその共存状態を同じ
界面に任意の形で誘起する半導体装置に有効なものであ
る。
(FIB)を用いて作製する方法について述べる。この
場合にはレジストプロセス等全くなしにFIB装置に
1,2のノンドープヘテロ構造を入れる。Au−Si−
Beの液体金属イオン源からExBマスフィルタを用
い、n型オーミック領域を形成したいところにSiを、
p型オーミック領域を形成したいところにはBeをそれ
ぞれ注入する。注入後、全体を熱処理することにより、
注入されたイオンが活性化してn型およびp型オーミッ
ク領域が一度に形成される。あとは、電子ガス、正孔ガ
スを形成したいパターンに合わせてゲートを堆積すれば
重要な部分の構造がすべて完成することになり、プロセ
スが極めて簡便なものとなる。
来の方法の欠点である、電子ガス同士、正孔ガス同士、
あるいは電子、正孔ガスを半導体でつながったまま近接
させることが困難である点、プロセスの制御が難しく再
現性に欠ける点を改善したものであり、任意の場所に任
意の形状の電子ガスならびに正孔ガスが、ノンドープへ
テロ半導体構造をエッチングすることなしに形成でき、
かつ、プロセスの余裕が大きく再現性に優れる効果があ
る。また、本発明の装置では同一ゲート下のヘテロ界面
が電子か正孔の一方に対してチャネルとして働き、その
時同時に一方にたいしては絶縁として働くこと、および
この振る舞いがゲート電圧により反転することを利用し
ているので一つのゲートだけで相補型FETが実現さ
れ、従来の構造に比較して素子面積を小さくできる特徴
がある。さらに、本発明の装置はp、nオーミック領域
間に順方向電圧を印加すると電流が流れる点では従来の
ダイオードと同じであるがp、nオーミック領域間にノ
ンドープのヘテロ構造が入っており、ゲート電圧とp、
nオーミック領域の関係によりヘテロ界面のキャリアの
状態を電子ガス、電子・正孔共存状態、正孔ガスと変化
させることができる特徴がある。従って、ゲート電圧に
よりon−offを繰り返す特徴的な特性が得られ、キ
ャリアの状態変化に対応した急峻なスイッチが可能とな
る効果がある。また、電子・正孔の共存状態はノンドー
プヘテロ中に自己整合的に形成されるため、ゲート電
圧、Vd等のパラメータにより電子・正孔細線の周期な
どの構造が変化でき、電子と正孔の両方を含む全く新し
い半導体を実現する効果がある。また、電子ガス、正孔
ガス共にノンドープヘテロ構造中に形成されるため移動
度等の品質が高い効果も合わせて有している。
ス、および正孔ガスを誘起する従来の装置の概略的な作
製プロセスで、(a)〜(f)は各工程を示す。
ス、および正孔ガスを誘起する本発明の装置の概略的な
作製プロセスで、(a)〜(e)は各工程を示す。
ガスの基本特性を測定するためのFET構造の一例を示
す。
性。bは図3の構造の正孔ガスに対するFET特性を示
す。
ガス及び正孔ガスを誘起する構造の実施例を示す。
スイッチング特性を示す。
ンドープヘテロ領域をはさんで近接させた様々な実施例
を示す。
誘起できる二つのゲートを近接させた構造の実施例を示
す。
極の電圧に対し様々な値に設定したときの、オーミック
電極間の電流−電圧特性。同一ゲート下のn型ならびに
p型のオーミック電極は外部回路で短絡され、等しい電
位に設定されている。
(b)回路図を実現する従来のFET構造の概略図、
(c)同一のゲートをnチャネルとpチャネルの両方に
用いる本発明で提案するFET構造の概略図を示す。
したときの相補型インバータ動作の実施例を示す。
ダイオード特性(実験温度1.6K)。
存状態の原理図。
性を用いた4倍高調波の発生(実験温度1.6K)。
1-x As/Aly Ga1-y As超格子 3 ゲート(通常は金属) 3(n) n型オーミック領域にオーバーラップして電
子ガスをその下に誘起しているゲート 3(p) p型オーミック領域にオーバーラップして正
孔ガスをその下に誘起しているゲート 4 レジスト 5 nまたはp型オーミック電極 5(n) n型のオーミック電極 5(p) p型のオーミック電極 6 厚い絶縁層 7 ゲート引き出し電極 8 ゲート電圧により誘起された電子ガスあるいは正
孔ガス 9 nまたはp型の不純物をイオン注入したオーミッ
ク領域 9(n) n型の不純物をイオン注入したオーミック領
域 9(p) p型の不純物をイオン注入したオーミック領
域 11 ノンドープGaAs 12 ノンドープAlx Ga1-x AsまたはAlx G
a1-x As/Aly Ga1-y As超格子バリア 13 n型のオーミック領域(本実施例ではSi注入
領域) 14 p型のオーミック領域(本実施例ではBe注入
領域) 15 n型のオーミック電極(本実施例ではAu/G
e/Ni) 16 p型のオーミック電極(本実施例ではAu−A
u/Zn) 17 ゲート(本実施例ではTi−Au) 18 ゲートパッドステージ 19 ゲート電圧により誘起された電子ガス、正孔ガ
スあるいはその共存状態 20 電子・正孔共存状態での細線状態の電子ガス 21 電子・正孔共存状態での細線状態の正孔ガス 22 ゲートからの電界 23 電子・正孔間に働く電界、この電界がゲートか
らの電界を強め電子、正孔の共存状態を実現する
Claims (11)
- 【請求項1】 エネルギーギャップの小さいノンドープ
の第1の半導体層上に、伝導帯および価電子帯が共に前
記第1の半導体層より大きいノンドープの第2の半導体
層が堆積されたノンドープヘテロ構造に、局所的にn
型、あるいはp型のオーミック領域が形成され、前記オ
ーミック領域に一部がオーバーラップするように表面ゲ
ートが形成されたことを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 n型オーミック領域の場合には、正のゲート電圧により
前記ヘテロ界面に二次元(あるいは一次元)電子ガスが
供給され、 p型オーミック領域の場合には、負のゲート電圧により
前記ヘテロ界面に二次元(あるいは一次元)正孔ガスが
供給されることを特徴とする半導体装置。 - 【請求項3】 エネルギーギャップの小さいノンドープ
の第1の半導体層上に、伝導帯および価電子帯が共に前
記第1の半導体層より大きいノンドープの第2の半導体
層が堆積されたノンドープヘテロ構造に、局所的にn型
およびp型のオーミック領域が形成され、それぞれのオ
ーミック領域について、一部がオーバーラップするよう
に、少なくても1つの表面ゲートが形成されたことを特
徴とする半導体装置。 - 【請求項4】 前記項3記載の半導体装置において、2
つ以上の異なる表面ゲートにより誘起された、二次元
(あるいは一次元)電子ガス、二次元(あるいは一次
元)正孔ガス、あるいは両者がノンドープのヘテロ構造
を挟んで近接していることを特徴とする半導体装置。 - 【請求項5】 エネルギーギャップの小さいノンドープ
の第1の半導体層上に、伝導帯および価電子帯が共に前
記第1の半導体層より大きいノンドープの第2の半導体
層が堆積されたノンドープヘテロ構造に、局所的にn型
およびp型のオーミック領域が形成され、1つの表面ゲ
ートが、前記n型およびp型の両方のオーミック領域に
一部がオーバーラップしており、ゲート電圧の正負によ
りゲート下のヘテロ界面における同一領域に、二次元
(あるいは一次元)電子ガス、および二次元(あるいは
一次元)正孔ガスの両方を形成することを特徴とする半
導体装置。 - 【請求項6】 請求項5においてひとつのゲートが少な
くとも2つのn型およびp型オーミック領域にオーバー
ラップし、n型オーミック領域間およびp型オーミック
領域間を直列に接続することにより、ひとつのゲート下
に形成される電子ガスおよび正孔ガスをnチャネルおよ
びpチャネルとして利用することを特徴とする相補型電
界効果トランジスタとしての機能を有する半導体装置。 - 【請求項7】 請求項5記載の半導体装置において、前
記n型およびp型のオーミック領域が、それぞれ1つず
つ形成されるとき、該n型およびp型のオーミック領域
上に前記表面ゲートとは接しないように、ソースおよび
ドレイン電極を配置したことを特徴とするゲート制御ダ
イオード機能を有する半導体装置。 - 【請求項8】 請求項7記載の半導体装置において、所
定のゲート電圧が印加された際に、前記1つの表面ゲー
ト下には、電界により誘起された電子ガスと正孔ガスが
共存することを特徴とする半導体装置。 - 【請求項9】 前記共存する電子ガスと正孔ガスが、自
己整合的に細線状に形成されることを特徴とする請求項
7記載の半導体装置。 - 【請求項10】 請求項1乃至9記載の半導体装置にお
いて、前記第1の半導体層がGaAs、また、前記第2
の半導体層がAlX Ga1-X Asであることを特徴とす
る半導体装置。 - 【請求項11】 請求項1乃至9記載の半導体装置にお
いて、前記第1の半導体層がGaAs、また、前記第2
の半導体層がAlX Ga1-X AsとAlX Ga1-とy A
sの超格子であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27866396A JP3410909B2 (ja) | 1995-12-27 | 1996-09-30 | 半導体装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-352976 | 1995-12-27 | ||
JP35297695 | 1995-12-27 | ||
JP8-161130 | 1996-05-30 | ||
JP16113096 | 1996-05-30 | ||
JP27866396A JP3410909B2 (ja) | 1995-12-27 | 1996-09-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1050983A true JPH1050983A (ja) | 1998-02-20 |
JP3410909B2 JP3410909B2 (ja) | 2003-05-26 |
Family
ID=27321803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27866396A Expired - Lifetime JP3410909B2 (ja) | 1995-12-27 | 1996-09-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3410909B2 (ja) |
-
1996
- 1996-09-30 JP JP27866396A patent/JP3410909B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3410909B2 (ja) | 2003-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7867836B2 (en) | Method for manufacturing junction semiconductor device | |
JP5325198B2 (ja) | 電界効果トランジスタ | |
JPH05275463A (ja) | 半導体装置 | |
US7544552B2 (en) | Method for manufacturing junction semiconductor device | |
JPH05110086A (ja) | トンネルトランジスタ | |
US4675711A (en) | Low temperature tunneling transistor | |
US7011997B2 (en) | Method of fabricating a HEMT device | |
EP0184827A2 (en) | A high speed and high power transistor | |
US5359220A (en) | Hybrid bipolar/field-effect power transistor in group III-V material system | |
JP4670121B2 (ja) | 半導体装置 | |
US20150325677A1 (en) | Method and system for local control of defect density in gallium nitride based electronics | |
KR20040054479A (ko) | 반도체 장치 | |
US5923051A (en) | Field controlled semiconductor device of SiC and a method for production thereof | |
JPH07273310A (ja) | 共振トンネリングfetおよびその製造方法 | |
KR20190106254A (ko) | 밴드갭과 도핑 변조를 이용한 고전압 쇼트키 배리어 다이오드 및 그 제조방법 | |
JP3410909B2 (ja) | 半導体装置 | |
CN108346687B (zh) | 一种氮化镓基高电子迁移率晶体管 | |
JP2000299475A (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2688678B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP2643890B2 (ja) | トンネルトランジスタ | |
KR101985254B1 (ko) | 고전압 전력 소자 및 그 제조방법 | |
JPH09102600A (ja) | 電界効果トランジスタ,及びその製造方法 | |
EP0452910A2 (en) | Semiconductor device having a structure for accelerating carriers | |
JP3171278B2 (ja) | 量子箱半導体装置 | |
JPS62209864A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20130320 |