JPH04101661A - 高圧電源制御回路 - Google Patents

高圧電源制御回路

Info

Publication number
JPH04101661A
JPH04101661A JP21571990A JP21571990A JPH04101661A JP H04101661 A JPH04101661 A JP H04101661A JP 21571990 A JP21571990 A JP 21571990A JP 21571990 A JP21571990 A JP 21571990A JP H04101661 A JPH04101661 A JP H04101661A
Authority
JP
Japan
Prior art keywords
power supply
voltage
voltage power
circuit
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21571990A
Other languages
English (en)
Inventor
Haruo Igawa
井川 春雄
Hiroyuki Masunaga
増永 廣幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Data Terminal Ltd
Original Assignee
NEC Corp
NEC Data Terminal Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Data Terminal Ltd filed Critical NEC Corp
Priority to JP21571990A priority Critical patent/JPH04101661A/ja
Publication of JPH04101661A publication Critical patent/JPH04101661A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は高圧電源に関し、特に電子写真ブリ/りなど
のチャージャー用高圧電源をオンオフ制御する高圧電源
制御回路に関する。
〔従来の技術〕
第3図は従来の高圧電源制御回路を示すブロック図であ
る。同図において、1は第4図(1)に示すように高圧
電源のオンオフ制御入力信号v8、が入力する入力端子
、2はこのオンオフ制御入力信号vINをドライブ電圧
信号に変換して出力するレベル変換回路、3は商用電源
をDCC高電圧変換して出力する高圧電源、4は第4図
(b)に示すように高電圧のドライブ電圧■8を発生す
るドライバ回路、5は図示せぬ電子写真プリンタの印刷
を行なうための電荷をチャージするチャージャ負荷であ
シ、一方の電極をグランドに接続し、他端をドライバー
回路4に接続する。
次に、上記構成による高圧電源制御回路の動作について
第4図(a)〜第4図(C)を参照して説明する。
通常チャージャー負荷5tl−駆動しないときはドライ
ブ電圧VDおよびドライブ電流Iゎはそれ七れOである
次に、第4図(息)に示すように、高圧電源のオンオフ
制御入力信号v29を[JレベルからrLJレベルへ変
化させると、このrLJレベルのオンオフ制御入力信号
vfヨはレベル変換回路2を経由してドライバー回路4
に入力する。このドライバー回路4はドライブ電圧VD
をOvからドライブ電圧v、tへ上昇するステップ電圧
を発生する。このとき、ドライブ電流工、、はチャージ
ャー負荷5がキャパシタンス負荷であるので、第4図(
C)に示すようにインパルス電流を発生する。次に、高
圧電源のオンオフ制御入力信号V、+1を「L」レベル
から[Hjレベルに変化させると、ドライブ電圧VDは
ドライブ電圧vHからQVへ下降するステップ電圧を出
力するので、そのドライブ電源工。
は第4図(C)に示すように負のインパルス電流を発生
する。
〔発明が解決しようとする課題〕
上述した従来の高圧電源制御回路は高圧電源をオンオフ
制御したとき、チャージャー負荷にインパルス電流が流
れてしまうので、装置の制御回路または外部機器にノイ
ズを誘発するという欠点があった。
〔課題を解決するための手段〕
この発明に係る高圧電源制御回路は商用電源をDC高電
圧に変換する高圧電源と、高電圧をチャージャー負荷に
印加するドライバー回路と、基準電圧と入力電圧信号の
差に比例したドライブ電圧信号を発生する演算増幅回路
と、この演算増幅回路の負側入力端子に接続して高圧電
源のオンオフ制御用入力信号を伝達する抵抗と、この演
算増幅回路の負側入力端子とドライバー回路の出力端子
の間に接続して負帰還信号を伝達するコンデンサとを有
している。
〔作用〕
この発明は高圧電源オンオフ時のドライブ電圧の立上シ
および立下9に、ある一定の傾きを持友せることにより
、ノイズの発生をおさえることができる。
〔実施例〕
第1図はこの発明に係る高圧電源制御回路の一実施例を
示すブロック図である。同図において、6は抵抗、7は
基準電圧■、が印加する基準電圧1子、8はこの基準電
圧V□、と入力電圧信号の差に比例したドライブ電圧信
号を発生する演算増幅回路、9は前記ドライバー回路4
の出力端子と演算増幅回路8の負側入力端子との間に挿
入し、負荷帰還信号を伝達するコンデンサである。
次に上記構成による高圧電源制御回路の動作について第
2図(、)〜第2図(C)を参照して説明する。
通常、チャージャー負荷5を駆動しないとき、ドライブ
電圧Vカは第2図(b)に示すように0(V)であシ、
ドライブ電流I、も第2図(e)に示すように0(4)
である。このとき、高圧電源のオンオフ制御入力信号V
、、lはrHJレベルつまり■□オ〉■□2になってい
る。いま、オンオフ制御入力信号■□。をrHJレベル
から[、Jレベル、つまシvtN<V B I F  
に変化させると、このときの駆動電圧波形vD(t)お
よびチャージャー駆動電流波形I 、 (t)はオンオ
フ制御入力信号V、、、基準電圧V、、、 、入力信号
伝達用の抵抗6.帰還信号伝達用のコンデンサSおよび
チャージャー負荷5によって決定する。そして、入力信
号伝達用の抵抗6をR□(Ω)、mRM号伝達用のコン
デンサ9のキャパシタンスをCFCF′)、yF7オ7
制御入力信号v工はv+、1(V)(’)ステップ信号
入力とし、基準電圧■、□Iv□、(V)、チャージャ
ー負荷5をキャパシタンスと等価とみなしcps)とす
ると、ドライバー回路4のドライブ電圧VDは0(v)
〜V I](V)の範囲で可能となる。
また、演算増幅回路8とドライバー回路4の増幅利得は
十分に大きいとする。
ま九、オンオフ制御入力信号V工がrLJレベル(V 
tw < Vmysv )からI−HJ L’ ヘk 
(V IN > Vamp )に変化すると、同様に となる。
つまシ、ドライブ電圧波形Vo(t)はオンオフ制御入
力信号vI、lが[JレベルからrLJレベル0(V)
 〜vx(v)tで変化し、[−L」レベルからIaJ
持って■I(ト)〜o(v)iで変化する。このときの
ドライブ電圧VDとドライブ電流I。は第2図[有]J
第2図(c)に示すことができる。
〔発明の効果〕
以よ粋細に説明したように、この発明に係る高圧電源制
御回路によれば、高圧電源をオンオフ制御するときのド
ライブ電圧波形にある一定の傾きを持たせることにより
、チャージャー駆動時のインパルス電流をなくシ、ノイ
ズの発生をおさえることができ、装置の信頼性を向上す
ることができる効果がある。
【図面の簡単な説明】
第1図はこの発明に係る高圧電源制御回路の一実施例を
示すブロック図、第2図(8)〜第2図(c)は第1図
の各部の動作波形を示す図、第3図は従来の高圧電源制
御回路を示すブロック図、第4図(a)〜第4図(c)
は第3図の各部の動作波形を示す図である。 1・・・時入力端子、2・e・・レベル変換回路、3・
・・・高圧電源、4・・・・ドライバー回路、5・・・
・チャージャー負荷、6・・・・抵抗、7・・・・基準
電圧端子、8・・・・演算増幅回路、9・・・・コンデ
ンサ。

Claims (1)

    【特許請求の範囲】
  1. チャージャー用高圧電源をオンオフ制御する高圧電源制
    御回路において、商用電源をDC高電圧に変換する高圧
    電源と、高電圧をチャージャー負荷に印加するドライバ
    ー回路と、基準電圧と入力電圧信号の差に比例したドラ
    イブ電圧信号を発生する演算増幅回路と、この演算増幅
    回路の負側入力端子に接続して高圧電源のオンオフ制御
    用入力信号を伝達する抵抗と、この演算増幅回路の負側
    入力端子とドライバー回路の出力端子の間に接続して負
    帰還信号を伝達するコンデンサとを備えたことを特徴と
    する高圧電源制御回路。
JP21571990A 1990-08-17 1990-08-17 高圧電源制御回路 Pending JPH04101661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21571990A JPH04101661A (ja) 1990-08-17 1990-08-17 高圧電源制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21571990A JPH04101661A (ja) 1990-08-17 1990-08-17 高圧電源制御回路

Publications (1)

Publication Number Publication Date
JPH04101661A true JPH04101661A (ja) 1992-04-03

Family

ID=16677047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21571990A Pending JPH04101661A (ja) 1990-08-17 1990-08-17 高圧電源制御回路

Country Status (1)

Country Link
JP (1) JPH04101661A (ja)

Similar Documents

Publication Publication Date Title
JP2006507746A (ja) Pwm発生器
JPH04101661A (ja) 高圧電源制御回路
KR840006108A (ko) 아날로그형 신호-펄스형 신호변환장치
KR100413685B1 (ko) 위상차를 갖는 제어 전압 발생 장치 및 방법
KR20060099707A (ko) 입력 전압에 적응적으로 제어되는 전압 승압 장치
US8847441B2 (en) Device and method for generating a current pulse
JP3036756B2 (ja) 発振回路
TWI752610B (zh) 電壓調節電路、電壓調節方法及顯示裝置
JP2004180294A (ja) 電力増幅装置
JPH067367Y2 (ja) 電圧・電流発生装置
CN114120926B (zh) 电压调节电路、电压调节方法及显示装置
JPH10327021A (ja) 増幅器用電圧供給回路
JPH0451091B2 (ja)
JPS584254Y2 (ja) チヤ−ジアンプ
JPS64613Y2 (ja)
JP3044257B2 (ja) スイッチング素子の駆動装置
JP3216753B2 (ja) D−a変換回路装置
JPS62163564A (ja) 電源回路
JPH0121431Y2 (ja)
JPH05315850A (ja) 演算増幅器回路
JPH0339941Y2 (ja)
JP3195921U (ja) 調光装置保護機構のオフセット電圧キャンセル回路構成
JPH0744248A (ja) 定電圧回路
CN115166294A (zh) 一种超声波驱动电路及超声波流速监测仪
JPS5827542Y2 (ja) 増幅器の電圧リミッタ−回路