JPH05315850A - 演算増幅器回路 - Google Patents
演算増幅器回路Info
- Publication number
- JPH05315850A JPH05315850A JP4081258A JP8125892A JPH05315850A JP H05315850 A JPH05315850 A JP H05315850A JP 4081258 A JP4081258 A JP 4081258A JP 8125892 A JP8125892 A JP 8125892A JP H05315850 A JPH05315850 A JP H05315850A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- operational amplifier
- zener diode
- signal
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】0V付近の出力信号電圧を得ることができる単
電源使用の演算増幅器回路を提供する。 【構成】演算増幅器1は、−端子および+端子からなる
信号入力端子と信号出力端子とを備え、単電源を供給さ
れて動作する。ツェナーダイオード2と抵抗器3とが、
上記信号出力端子と−端子間の帰還回路を構成する。信
号入力端11,12から信号A,Bがそれぞれ抵抗器
4,5を介して−端子に入力され、端子13から基準電
圧が抵抗器6を介して+端子に入力される。ツェナーダ
イオード1のアノードが信号出力端14とされる。さら
に、+端子と接地間にツェナーダイオード2とほぼ同じ
温度係数を有するツェナーダイオード7が接続され+端
子の新たな基準電圧となる。
電源使用の演算増幅器回路を提供する。 【構成】演算増幅器1は、−端子および+端子からなる
信号入力端子と信号出力端子とを備え、単電源を供給さ
れて動作する。ツェナーダイオード2と抵抗器3とが、
上記信号出力端子と−端子間の帰還回路を構成する。信
号入力端11,12から信号A,Bがそれぞれ抵抗器
4,5を介して−端子に入力され、端子13から基準電
圧が抵抗器6を介して+端子に入力される。ツェナーダ
イオード1のアノードが信号出力端14とされる。さら
に、+端子と接地間にツェナーダイオード2とほぼ同じ
温度係数を有するツェナーダイオード7が接続され+端
子の新たな基準電圧となる。
Description
【0001】
【産業上の利用分野】本発明は単電源使用でしかも0V
付近の出力電圧も得ることができる演算増幅器回路に関
する。
付近の出力電圧も得ることができる演算増幅器回路に関
する。
【0002】
【従来の技術】図2の回路図を参照して従来のこの種の
演算増幅器回路について説明する。
演算増幅器回路について説明する。
【0003】この演算増幅器1には、電源として+10
Vを加え、+端子には+5Vの基準電圧を供給する。ま
た、信号入力端11から抵抗器4を介して入力信号A
が、信号入力端12から抵抗器5を介して入力信号B
が、ともに演算増幅器1の−端子に入力される。演算増
幅器1の信号出力端子からの出力信号は、抵抗器3を介
して上記−端子に負帰還される。また、上記出力信号
は、演算増幅器等により構成される電圧シフト回路8に
より、出力信号の振幅中心が0V付近になるようにレベ
ルシフトされ、信号出力端14に出力される。
Vを加え、+端子には+5Vの基準電圧を供給する。ま
た、信号入力端11から抵抗器4を介して入力信号A
が、信号入力端12から抵抗器5を介して入力信号B
が、ともに演算増幅器1の−端子に入力される。演算増
幅器1の信号出力端子からの出力信号は、抵抗器3を介
して上記−端子に負帰還される。また、上記出力信号
は、演算増幅器等により構成される電圧シフト回路8に
より、出力信号の振幅中心が0V付近になるようにレベ
ルシフトされ、信号出力端14に出力される。
【0004】
【発明が解決しようとする課題】上述した演算増幅器回
路では、0V付近の信号出力電圧を得るには、単電源使
用の演算増幅器回路に加え、信号出力電圧のレベルシフ
トを行う電圧シフト回路が必要であるという欠点があっ
た。
路では、0V付近の信号出力電圧を得るには、単電源使
用の演算増幅器回路に加え、信号出力電圧のレベルシフ
トを行う電圧シフト回路が必要であるという欠点があっ
た。
【0005】
【課題を解決するための手段】本発明の演算増幅器回路
は、−端子および+端子からなる信号入力端子と信号出
力端子とを備え正の単電源を供給されて動作する演算増
幅器と、カソードが前記信号出力端子に接続された第1
のツェナーダイオードと、前記第1のツェナーダイオー
ドのアノードと前記−端子との間に接続された第1の抵
抗器と、前記−端子にそれぞれ第2および第3の抵抗器
を介して接続された第1および第2の信号入力端と、前
記+端子に接続された基準電圧源と、前記第1のツェナ
ーダイオードのアノードに接続された信号出力端とを備
えている。
は、−端子および+端子からなる信号入力端子と信号出
力端子とを備え正の単電源を供給されて動作する演算増
幅器と、カソードが前記信号出力端子に接続された第1
のツェナーダイオードと、前記第1のツェナーダイオー
ドのアノードと前記−端子との間に接続された第1の抵
抗器と、前記−端子にそれぞれ第2および第3の抵抗器
を介して接続された第1および第2の信号入力端と、前
記+端子に接続された基準電圧源と、前記第1のツェナ
ーダイオードのアノードに接続された信号出力端とを備
えている。
【0006】また、前記演算増幅器回路が、さらに、前
記基準電圧源と前記+端子との間に挿入された第4の抵
抗器と、カソードが前記+端子に接続されアノードが接
地され前記第1のツェナーダイオードとほぼ同じ温度係
数を有する第2のツェナーダイオードとを含むのがさら
に望ましい。
記基準電圧源と前記+端子との間に挿入された第4の抵
抗器と、カソードが前記+端子に接続されアノードが接
地され前記第1のツェナーダイオードとほぼ同じ温度係
数を有する第2のツェナーダイオードとを含むのがさら
に望ましい。
【0007】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0008】図1は本発明の一実施例の回路図である。
この演算増幅器回路は、演算増幅器1には、電源として
+10V電源のみを加えている。信号の入力端11に加
えられた入力信号Aは抵抗器4を介し、信号の入力端1
2に加えられた入力信号Aは抵抗器5を介してともに演
算増幅器1の−端子に供給される。演算増幅器1の+端
子には、端子13に加えられた基準電圧が抵抗器6を介
して供給される。また、演算増幅器1の出力端からの出
力信号は、上記出力端にカソードが接続されたツェナー
ダイオード2および抵抗器3を介して上記−端子に負帰
還される。上記ツェナーダイオード2のアノードは出力
信号の出力端14に接続される。
この演算増幅器回路は、演算増幅器1には、電源として
+10V電源のみを加えている。信号の入力端11に加
えられた入力信号Aは抵抗器4を介し、信号の入力端1
2に加えられた入力信号Aは抵抗器5を介してともに演
算増幅器1の−端子に供給される。演算増幅器1の+端
子には、端子13に加えられた基準電圧が抵抗器6を介
して供給される。また、演算増幅器1の出力端からの出
力信号は、上記出力端にカソードが接続されたツェナー
ダイオード2および抵抗器3を介して上記−端子に負帰
還される。上記ツェナーダイオード2のアノードは出力
信号の出力端14に接続される。
【0009】なお、図1の実施例に示すように、演算増
幅器1の+端子に、さらに、上記ツェナーダイオード2
と温度係数ほば等しいツェナーダイオード7をアノード
を接地して接続し、このツェナーダイオード7により作
られる電圧を+端子の基準電圧とすると、後述のとおり
さらに効果的である。
幅器1の+端子に、さらに、上記ツェナーダイオード2
と温度係数ほば等しいツェナーダイオード7をアノード
を接地して接続し、このツェナーダイオード7により作
られる電圧を+端子の基準電圧とすると、後述のとおり
さらに効果的である。
【0010】図1の実施例の動作について説明すると、
入力信号A,Bの電圧をそれぞれVa,Vb、抵抗器
3,4,5の抵抗値をそれぞれR3,R4,R5、ツェ
ナーダイオード2のツェナー電圧をV2とすると、信号
出力端14には次式で表わされる信号電圧Voが出力さ
れる。
入力信号A,Bの電圧をそれぞれVa,Vb、抵抗器
3,4,5の抵抗値をそれぞれR3,R4,R5、ツェ
ナーダイオード2のツェナー電圧をV2とすると、信号
出力端14には次式で表わされる信号電圧Voが出力さ
れる。
【0011】 Vo=(Va+Vb)×R3(R4+R5)/(R4×R5)−V2…(1) 即ち、信号出力端14には、演算増幅器1の出力電圧
(Va+Vb)×R3(R4+R5)/(R4×R5)
よりもツェナーダイオード2のツェナー電圧V2分だけ
低い電圧が出力される。
(Va+Vb)×R3(R4+R5)/(R4×R5)
よりもツェナーダイオード2のツェナー電圧V2分だけ
低い電圧が出力される。
【0012】ここで、ツェナーダイオード7のカソード
電位の変動(即ち電圧(Va+Vb)の変動と同じ)
は、帰還用のツェナーダイオード2の電圧V2とほぼ同
じ温度係数で変動するので、信号出力端14における出
力信号の電圧値Voが一定に保たれる。
電位の変動(即ち電圧(Va+Vb)の変動と同じ)
は、帰還用のツェナーダイオード2の電圧V2とほぼ同
じ温度係数で変動するので、信号出力端14における出
力信号の電圧値Voが一定に保たれる。
【0013】
【発明の効果】以上説明したように本発明は、単電源使
用の演算増幅器回路の帰還回路に直列に第1のツェナー
ダイオードを接続し、上記第1のツェナーダイオードと
温度係数がほぼ等しい第2のツェナーダイオードを演算
増幅器の基準電圧として使用するので、出力信号の振幅
中心をほぼ0V付近に設定できるとともに、出力信号の
温度補償も同時に行うことができるという効果を有す
る。
用の演算増幅器回路の帰還回路に直列に第1のツェナー
ダイオードを接続し、上記第1のツェナーダイオードと
温度係数がほぼ等しい第2のツェナーダイオードを演算
増幅器の基準電圧として使用するので、出力信号の振幅
中心をほぼ0V付近に設定できるとともに、出力信号の
温度補償も同時に行うことができるという効果を有す
る。
【図面の簡単な説明】
【図1】本発明の一実施例の回路図である。
【図2】従来の演算増幅器回路の回路図である。
1 演算増幅器 2,7 ツェナーダイオード 3〜6 抵抗器 8 電圧シフト回路 11〜14 端子
Claims (2)
- 【請求項1】 −端子および+端子からなる信号入力端
子と信号出力端子とを備え正の単電源を供給されて動作
する演算増幅器と、カソードが前記信号出力端子に接続
された第1のツェナーダイオードと、前記第1のツェナ
ーダイオードのアノードと前記−端子との間に接続され
た第1の抵抗器と、前記−端子にそれぞれ第2および第
3の抵抗器を介して接続された第1および第2の信号入
力端と、前記+端子に接続された基準電圧源と、前記第
1のツェナーダイオードのアノードに接続された信号出
力端とを備えることを特徴とする演算増幅器回路。 - 【請求項2】 さらに、前記基準電圧源と前記+端子と
の間に接続された第4の抵抗器と、カソードが前記+端
子に接続されアノードが接地され前記第1のツェナーダ
イオードとほぼ同じ温度係数を有する第2のツェナーダ
イオードとを含むことを特徴とする請求項1記載の演算
増幅器回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4081258A JPH05315850A (ja) | 1992-04-03 | 1992-04-03 | 演算増幅器回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4081258A JPH05315850A (ja) | 1992-04-03 | 1992-04-03 | 演算増幅器回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05315850A true JPH05315850A (ja) | 1993-11-26 |
Family
ID=13741353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4081258A Withdrawn JPH05315850A (ja) | 1992-04-03 | 1992-04-03 | 演算増幅器回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05315850A (ja) |
-
1992
- 1992-04-03 JP JP4081258A patent/JPH05315850A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3564228B2 (ja) | 電源バランス回路 | |
US4560920A (en) | Voltage to current converting circuit | |
US4445054A (en) | Full-wave rectifying circuit | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JPS61150505A (ja) | 増幅回路 | |
JPS6313509A (ja) | カレントミラ−回路 | |
JPH05315850A (ja) | 演算増幅器回路 | |
JP2000022451A (ja) | 信号処理回路装置 | |
JPS6146566A (ja) | 絶対値回路 | |
JPS5894219A (ja) | フイルタ回路 | |
JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
US3086177A (en) | D. c. power amplifier | |
JPS58103207A (ja) | 増幅器の電源供給回路 | |
JP3682122B2 (ja) | 全波整流回路 | |
US4280088A (en) | Reference voltage source | |
JP2001042954A (ja) | レギュレータ回路 | |
JPS59203963A (ja) | レベル判定回路 | |
JPH0799802B2 (ja) | レベルシフト回路 | |
JPS6119141B2 (ja) | ||
JPH1051248A (ja) | 差動増幅回路 | |
JPH0744248A (ja) | 定電圧回路 | |
JP2656858B2 (ja) | 定電圧発生装置 | |
JPH0419881Y2 (ja) | ||
KR910004078Y1 (ko) | 2전원 출력 선택 회로 | |
JPS6336747Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |