JPH0398384A - ファクシミリ符号器 - Google Patents
ファクシミリ符号器Info
- Publication number
- JPH0398384A JPH0398384A JP23643089A JP23643089A JPH0398384A JP H0398384 A JPH0398384 A JP H0398384A JP 23643089 A JP23643089 A JP 23643089A JP 23643089 A JP23643089 A JP 23643089A JP H0398384 A JPH0398384 A JP H0398384A
- Authority
- JP
- Japan
- Prior art keywords
- code
- bit
- bits
- data
- code length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101001106432 Homo sapiens Rod outer segment membrane protein 1 Proteins 0.000 description 3
- 102100021424 Rod outer segment membrane protein 1 Human genes 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はファクシミリ符号器に関し、特に一次元符号化
方式によるファクシミリ符号器に関する。
方式によるファクシミリ符号器に関する。
従来のファクシミリ符号器において、一次元符号器にお
ける符号及び符号長テーブルＲＯＭの構成は、例えば第
２図のようになっていた。
ける符号及び符号長テーブルＲＯＭの構成は、例えば第
２図のようになっていた。
符号及び符号長テーブルＲＯＭは、データ幅８ビットの
ＲＯＭ２個からなる符号テーブルＲＯＭ１１．１２と、
４ビットのＲＯＭ１個からなる符号長テーブルＲＯＭ１
３とで構成されていた。これらのメモリのアドレス入力
信号は、画像信号列が白ランか黒ランかを示す１ビット
の信号（Ｂ／Ｗ），メイクアップ符号とターミネイティ
ング符号のどちらで符号化するかを示す１ビットの信号
（Ｔ／Ｍ＞．及び画像信号列の長さを表す６ビットのラ
ンレングス信号（ＲＬ）から構戒される合計８ビットの
信号である。出力信号は、１３ビットの符号データ信号
と４ビットの符号長データ信号であり、符号データはシ
フトレジスタ１４に、符号長データはクロック発生部１
５に与えられる。シフトレジスタに入力された符号デー
タは、クロック発生部１５からシフトレジスタ１４に送
られ符号データ長と同数の夕ロックに同期して、シリア
ル符号データとして出力され、シリパラ変換部６に転送
、される。
ＲＯＭ２個からなる符号テーブルＲＯＭ１１．１２と、
４ビットのＲＯＭ１個からなる符号長テーブルＲＯＭ１
３とで構成されていた。これらのメモリのアドレス入力
信号は、画像信号列が白ランか黒ランかを示す１ビット
の信号（Ｂ／Ｗ），メイクアップ符号とターミネイティ
ング符号のどちらで符号化するかを示す１ビットの信号
（Ｔ／Ｍ＞．及び画像信号列の長さを表す６ビットのラ
ンレングス信号（ＲＬ）から構戒される合計８ビットの
信号である。出力信号は、１３ビットの符号データ信号
と４ビットの符号長データ信号であり、符号データはシ
フトレジスタ１４に、符号長データはクロック発生部１
５に与えられる。シフトレジスタに入力された符号デー
タは、クロック発生部１５からシフトレジスタ１４に送
られ符号データ長と同数の夕ロックに同期して、シリア
ル符号データとして出力され、シリパラ変換部６に転送
、される。
上述した従来のファクシミリ符号器は、ターミネイティ
ング符号またはメイクアップ符号の最長符号長は１３ビ
ットである。ところが、市販の１｛ＯＭの１ワード当り
のビット数は、４ビット，８ビット，１６ビット等のビ
ット数の構成に限定されているので、上述した従来の符
号器では、１３ビットの符号テーブルＲＯＭとして８ビ
ットのＲＯＭが２個必要であり、従ってその分だけファ
クシミリ装置の価格が高くなると言う欠点がある。
ング符号またはメイクアップ符号の最長符号長は１３ビ
ットである。ところが、市販の１｛ＯＭの１ワード当り
のビット数は、４ビット，８ビット，１６ビット等のビ
ット数の構成に限定されているので、上述した従来の符
号器では、１３ビットの符号テーブルＲＯＭとして８ビ
ットのＲＯＭが２個必要であり、従ってその分だけファ
クシミリ装置の価格が高くなると言う欠点がある。
本発明のファクシミリ符号器は、ターミネイティング符
号およびメイクアップ符号の下８ビットまでだけを記憶
する８ビットの符号テーブルＲＯＭと、前記符号の実際
の符号長を記憶する４ビットの符号長テーブルＲＯＭ及
び８ビットを越える符号に対してそｄ符号の前に所定の
数たけ゛０゜ビットを付加するための“Ｏ“ビット付加
回路とを有している。
号およびメイクアップ符号の下８ビットまでだけを記憶
する８ビットの符号テーブルＲＯＭと、前記符号の実際
の符号長を記憶する４ビットの符号長テーブルＲＯＭ及
び８ビットを越える符号に対してそｄ符号の前に所定の
数たけ゛０゜ビットを付加するための“Ｏ“ビット付加
回路とを有している。
次に、本発明について図面を参照して説明する。第１図
は本発明の一実施例のブロック図である。
は本発明の一実施例のブロック図である。
符号及び符号長テＩ−プルＲＯＭは、データ幅８ビット
の１個の符号テーブルＲＯＭ１と、４ビットの１個の符
号長テーブルＲＯＭ２とで構成される。“Ｏ“ビット付
加回路は、入力の５ビット分だけを′Ｏ”に固定するシ
フトレジスタ３と、クロック発生部４とを有する回路で
構成される。
の１個の符号テーブルＲＯＭ１と、４ビットの１個の符
号長テーブルＲＯＭ２とで構成される。“Ｏ“ビット付
加回路は、入力の５ビット分だけを′Ｏ”に固定するシ
フトレジスタ３と、クロック発生部４とを有する回路で
構成される。
ＲＯＭ１及びＲ．ＯＭ２の出力信号は８ビットの符号デ
ータ信号及び４ビットの符号長データ信号であり、符号
データはシフトレジスタ３に符号長データはクロック発
生部４及びシフトレジスタ３にそれぞれ送られる。シフ
トレジスタ３に与えられる符号長データはデータのＭＳ
Ｈの位置を決定するためのものである。“Ｏ゜ビット付
加回路では、符号長が８ビット以下の場合にはそのビッ
ト数だけの符号データを出力し、８ビットを越える場合
にはその前に符号長と１８」との差に相当する数だけ゛
０′ビットを付加してシリアル符号データとして出力す
る。
ータ信号及び４ビットの符号長データ信号であり、符号
データはシフトレジスタ３に符号長データはクロック発
生部４及びシフトレジスタ３にそれぞれ送られる。シフ
トレジスタ３に与えられる符号長データはデータのＭＳ
Ｈの位置を決定するためのものである。“Ｏ゜ビット付
加回路では、符号長が８ビット以下の場合にはそのビッ
ト数だけの符号データを出力し、８ビットを越える場合
にはその前に符号長と１８」との差に相当する数だけ゛
０′ビットを付加してシリアル符号データとして出力す
る。
このようにすると、ターミネイティング符号とメイクア
ップ符号の中には、符号長が８ビットを越えるものがあ
り、最長符号は１３ビットでありても、ＣＣＩＴＴ勧告
のＴ４における全符号の中で本当に意味のある数値は下
８ビットだけであり、８ビットを越える符号の８ビット
を越える部分はすべて‘０’ビットである事が読み取れ
るので、ターミネイティング符号とメイクアップ符号の
下８ビットと、その本来の符号長とが判れば元の符号の
全ビットを再現することができる。
ップ符号の中には、符号長が８ビットを越えるものがあ
り、最長符号は１３ビットでありても、ＣＣＩＴＴ勧告
のＴ４における全符号の中で本当に意味のある数値は下
８ビットだけであり、８ビットを越える符号の８ビット
を越える部分はすべて‘０’ビットである事が読み取れ
るので、ターミネイティング符号とメイクアップ符号の
下８ビットと、その本来の符号長とが判れば元の符号の
全ビットを再現することができる。
なお、図中のＢ／Ｗは白ランか黒ランかを、Ｔ／Ｍはメ
ークアップ符号かターミネイティング符号かを、ＲＬは
ランレングス符号を表す。
ークアップ符号かターミネイティング符号かを、ＲＬは
ランレングス符号を表す。
以上説明したように本発明によれば、一次元符５
号器における符号テーブルＲＯＭの数を削減することが
でき、その分だけファクシミリ装置の価格を低下できる
効果がある。
でき、その分だけファクシミリ装置の価格を低下できる
効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のファクシミリ符号器の一例を示すブロック図であ
る。 １・・・符号テーブルＲＯＭ （８ビット）、２・・・
符号長テーブルＲＯＭ （４ビット）、３・・・シフト
レジスタ、４・・・クロック発生部、５・・・シリパラ
変換部、１１・・・符号テーブルＲＯＭ （８ビット）
、１２・・・符号テーブルＲＭＯ （８ビット〉、１３
・・・符号長テーブルＲＭＯ （４ビット〉、１４・・
・シフトレジスタ、１５・・・クロック発生部、１６・
・・シリパラ変換部。
従来のファクシミリ符号器の一例を示すブロック図であ
る。 １・・・符号テーブルＲＯＭ （８ビット）、２・・・
符号長テーブルＲＯＭ （４ビット）、３・・・シフト
レジスタ、４・・・クロック発生部、５・・・シリパラ
変換部、１１・・・符号テーブルＲＯＭ （８ビット）
、１２・・・符号テーブルＲＭＯ （８ビット〉、１３
・・・符号長テーブルＲＭＯ （４ビット〉、１４・・
・シフトレジスタ、１５・・・クロック発生部、１６・
・・シリパラ変換部。
Claims (1)
- ターミネイティング符号およびメイクアップ符号の下８
ビットまでだけを記憶する８ビットの符号テーブルＲＯ
Ｍと、前記符号の実際の符号長を記憶する４ビットの符
号長テーブルＲＯＭ及び８ビットを越える符号に対して
その符号の前に所定の数だけ‘０’ビットを付加するた
めの‘０’ビット付加回路とを有することを特徴とする
ファクシミリ符号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23643089A JPH0398384A (ja) | 1989-09-11 | 1989-09-11 | ファクシミリ符号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23643089A JPH0398384A (ja) | 1989-09-11 | 1989-09-11 | ファクシミリ符号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0398384A true JPH0398384A (ja) | 1991-04-23 |
Family
ID=17000640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23643089A Pending JPH0398384A (ja) | 1989-09-11 | 1989-09-11 | ファクシミリ符号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0398384A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006249889A (ja) * | 2005-02-10 | 2006-09-21 | Tokai Riken Kk | 鍵収納装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564960A (en) * | 1979-06-26 | 1981-01-19 | Sanyo Electric Co Ltd | Coding circuit |
| JPS57140068A (en) * | 1981-02-23 | 1982-08-30 | Hitachi Ltd | Mh code transmission system |
-
1989
- 1989-09-11 JP JP23643089A patent/JPH0398384A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564960A (en) * | 1979-06-26 | 1981-01-19 | Sanyo Electric Co Ltd | Coding circuit |
| JPS57140068A (en) * | 1981-02-23 | 1982-08-30 | Hitachi Ltd | Mh code transmission system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006249889A (ja) * | 2005-02-10 | 2006-09-21 | Tokai Riken Kk | 鍵収納装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373412B1 (en) | Fast JPEG huffman encoding and decoding | |
| CN100563111C (zh) | 数据编码装置、数据编码方法 | |
| JPH0888568A (ja) | データの可逆符号化方法 | |
| KR0163464B1 (ko) | 허프만 부호 복호화 회로 | |
| US5008668A (en) | Method and apparatus for encoding and decoding data in residue number system | |
| JP2922571B2 (ja) | データ変換回路 | |
| US4972497A (en) | Image coding system | |
| US5198898A (en) | Data compressing system for compressing serial image data with color information | |
| JPH05183443A (ja) | 符号変換方法 | |
| JPH0398384A (ja) | ファクシミリ符号器 | |
| JP3676078B2 (ja) | ランレングス符号化方法及び圧縮装置 | |
| JPH11215008A (ja) | 復号回路 | |
| JPH0255987B2 (ja) | ||
| JPH07177040A (ja) | 可変長符号化装置 | |
| JP3138342B2 (ja) | 可変長符号の復号装置 | |
| JPH08167855A (ja) | ハフマン復号化回路 | |
| JP2002118846A (ja) | 画像符号化装置 | |
| JP3029863B2 (ja) | 圧縮データの復号化装置 | |
| KR890004316B1 (ko) | 복합 코드 부호화 방법 | |
| JP3044847B2 (ja) | 可変長符号の復号化装置 | |
| JP2536490B2 (ja) | ランレングス符号化装置 | |
| JPH0226888B2 (ja) | ||
| JPS6338604Y2 (ja) | ||
| JPH02279033A (ja) | 画像伝送方法 | |
| JPH04219027A (ja) | モデファイドハフマン符号の復号化方法 |