JP2538769B2 - 直線−非直線符号変換方法および変換回路 - Google Patents
直線−非直線符号変換方法および変換回路Info
- Publication number
- JP2538769B2 JP2538769B2 JP6301165A JP30116594A JP2538769B2 JP 2538769 B2 JP2538769 B2 JP 2538769B2 JP 6301165 A JP6301165 A JP 6301165A JP 30116594 A JP30116594 A JP 30116594A JP 2538769 B2 JP2538769 B2 JP 2538769B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- linear code
- linear
- bit
- absolute value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】この発明はディジタル信号処理し
た直線符号を非直線符号に変換するための符号変換方法
およびその実施のための符号変換回路に関するものであ
る。
た直線符号を非直線符号に変換するための符号変換方法
およびその実施のための符号変換回路に関するものであ
る。
【０００２】
【従来の技術】ＰＣＭ（Pulse Code Modulation ）では
例えばμ＝２５５の１５折線形μ特性、或いはＡ＝８
７．６の１３折線形Ａ特性等の非直線符号が用いられて
いる。従って、直線符号を用いて実現されるディジタル
信号処理装置からＰＣＭへのインターフェースのため、
デジタル信号処理した直線符号を非直線ＰＣＭ符号に変
換する必要がある。
例えばμ＝２５５の１５折線形μ特性、或いはＡ＝８
７．６の１３折線形Ａ特性等の非直線符号が用いられて
いる。従って、直線符号を用いて実現されるディジタル
信号処理装置からＰＣＭへのインターフェースのため、
デジタル信号処理した直線符号を非直線ＰＣＭ符号に変
換する必要がある。
【０００３】この目的のため従来から種々の直線−非直
線符号変換方法が提案されており、その一つの方法とし
てＲＯＭ対応表方式によるものがある。この方法は例え
ば文献Ｉ（昭和53年度電子通信学会総合全国大会No.160
9 ）に開示されていて、直線符号を商用品質の音声周波
用ＰＣＭの得られる８ビットμ法則或いは８ビットＡ法
則の非直線符号に変換するものである。図２は、この文
献に開示された方法に用いられている変換回路を示した
ものである。また、別表１はμ法則の場合の折線圧伸則
を、また、別表２はＡ法則の場合の折線圧伸則をそれぞ
れ説明するための表である。
線符号変換方法が提案されており、その一つの方法とし
てＲＯＭ対応表方式によるものがある。この方法は例え
ば文献Ｉ（昭和53年度電子通信学会総合全国大会No.160
9 ）に開示されていて、直線符号を商用品質の音声周波
用ＰＣＭの得られる８ビットμ法則或いは８ビットＡ法
則の非直線符号に変換するものである。図２は、この文
献に開示された方法に用いられている変換回路を示した
ものである。また、別表１はμ法則の場合の折線圧伸則
を、また、別表２はＡ法則の場合の折線圧伸則をそれぞ
れ説明するための表である。
【０００４】以下、別表１及び図２を参照して従来の直
線−非直線符号変換方法について８ビットμ法則を例に
とって簡単に説明する。なお、μ法則の場合一般に直線
符号の上位１ビットから上位１３ビット目までを符号変
換に用いている。
線−非直線符号変換方法について８ビットμ法則を例に
とって簡単に説明する。なお、μ法則の場合一般に直線
符号の上位１ビットから上位１３ビット目までを符号変
換に用いている。
【０００５】図２において11〜23は、直線符号b1〜b13
が入力される端子をそれぞれ示し、また31〜38は、符号
変換された非直線符号B1〜B8が出力される端子をそれぞ
れ示す。
が入力される端子をそれぞれ示し、また31〜38は、符号
変換された非直線符号B1〜B8が出力される端子をそれぞ
れ示す。
【０００６】μ法則において、直線符号の絶対値ビット
（極性を示すb1のビットを除いたb2〜b13 を云う。）の
うちの｛b2,b3,……b9｝から成るビット列を上位ディジ
ットグループとし、｛b6,b7,……b13 ｝から成るビット
列を下位ディジットグループとした場合別表１からも明
らかなように、非直線符号のうちの｛B2,B3,B4｝につい
ては直線符号の上位ディジットグループのみによって一
義的に決定される。また、非直線符号のうちの｛B5,B6,
B7,B8 ｝については別表１からも明らかなようにセグメ
ントがＳ5 以上つまり信号の振幅が大きい領域では上位
ディジットグループによって、また、セグメントがＳ4
以下の領域つまり信号の振幅が小さい領域では下位ディ
ジットグループによってそれぞれ決定される。従って、
図２に示すように上位ディジットグループ（b2〜b9）を
入力とする２５６ワード×４ビットの第一及び第二デー
タＲＯＭ（Read Only Memory)41及び43と、下位ディジ
ットグループ（b6〜b13 ）を入力とする２５６ワード×
４ビットの第三データＲＯＭ45との合計三つのデータＲ
ＯＭを用いた構成によって入力直線符号と、非直線符号
との全ての対応関係を表わすことが出来る。
（極性を示すb1のビットを除いたb2〜b13 を云う。）の
うちの｛b2,b3,……b9｝から成るビット列を上位ディジ
ットグループとし、｛b6,b7,……b13 ｝から成るビット
列を下位ディジットグループとした場合別表１からも明
らかなように、非直線符号のうちの｛B2,B3,B4｝につい
ては直線符号の上位ディジットグループのみによって一
義的に決定される。また、非直線符号のうちの｛B5,B6,
B7,B8 ｝については別表１からも明らかなようにセグメ
ントがＳ5 以上つまり信号の振幅が大きい領域では上位
ディジットグループによって、また、セグメントがＳ4
以下の領域つまり信号の振幅が小さい領域では下位ディ
ジットグループによってそれぞれ決定される。従って、
図２に示すように上位ディジットグループ（b2〜b9）を
入力とする２５６ワード×４ビットの第一及び第二デー
タＲＯＭ（Read Only Memory)41及び43と、下位ディジ
ットグループ（b6〜b13 ）を入力とする２５６ワード×
４ビットの第三データＲＯＭ45との合計三つのデータＲ
ＯＭを用いた構成によって入力直線符号と、非直線符号
との全ての対応関係を表わすことが出来る。
【０００７】また、他の従来技術として、特開昭５６−
１１５０４８号公報に開示の符号変換回路がある。図３
はこの符号変換回路の一例を示した図であって同公報の
第２図を引用したものである。この図３において111 〜
124 は線形符号（直線符号）が入力される端子、125 は
加算回路、126 は定数回路、127 はゲート、128 および
129 は各々ＲＯＭ、130 はゲート、131 〜138 は非線形
符号（非直線符号）が出力される端子、139 は極性符号
（符号ビット）が出力される端子をそれぞれ示す。この
公報に開示の符号変換回路では、所定の変換則を２つに
分けてＲＯＭ128、129 に記憶する。また、線形符号の極
性ビットを除く上位４ビットの状態をゲート127 により
判定する。そして、このゲート127 の出力に従って、２
つのＲＯＭ128,129 の一方を選択的に動作させて、線形
符号を非線形符号に変換している。
１１５０４８号公報に開示の符号変換回路がある。図３
はこの符号変換回路の一例を示した図であって同公報の
第２図を引用したものである。この図３において111 〜
124 は線形符号（直線符号）が入力される端子、125 は
加算回路、126 は定数回路、127 はゲート、128 および
129 は各々ＲＯＭ、130 はゲート、131 〜138 は非線形
符号（非直線符号）が出力される端子、139 は極性符号
（符号ビット）が出力される端子をそれぞれ示す。この
公報に開示の符号変換回路では、所定の変換則を２つに
分けてＲＯＭ128、129 に記憶する。また、線形符号の極
性ビットを除く上位４ビットの状態をゲート127 により
判定する。そして、このゲート127 の出力に従って、２
つのＲＯＭ128,129 の一方を選択的に動作させて、線形
符号を非線形符号に変換している。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た文献Ｉに開示された従来技術では、直線符号と非直線
符号とを対応させるための多くのデータＲＯＭが必要で
あるという問題点があった。このような問題点はＲＯＭ
を実装する面積を多く必要とするため、装置の小型化に
支障を来したり或いは装置のコストを上げる等の原因と
なる。
た文献Ｉに開示された従来技術では、直線符号と非直線
符号とを対応させるための多くのデータＲＯＭが必要で
あるという問題点があった。このような問題点はＲＯＭ
を実装する面積を多く必要とするため、装置の小型化に
支障を来したり或いは装置のコストを上げる等の原因と
なる。
【０００９】また、特開昭５６−１１５０４８号公報に
開示された従来技術では、符号変換により得たい非線形
符号のうちの極性ビットを除く残りのビット全てを、Ｒ
ＯＭ128 或はＲＯＭ129 の変換則により決定している。
つまり、ゲート127 はＲＯＭ128 或はＲＯＭ129 の選択
にのみ用いられており、ＲＯＭ128 およびＲＯＭ129に
よって、非線形符号の極性ビットを除くすべてのビット
が決定されるのである。よって、非線形符号中の、ＲＯ
Ｍ128 或はＲＯＭ129 自体で決定すべきビット数は、
（非線形符号のビット数−１）と多くなるので、変換速
度の高速化が阻害される。また、ＲＯＭ128 或はＲＯＭ
129 に記憶させるべき変換則の内容も当然多くなるの
で、その分ＲＯＭ128 、ＲＯＭ129 に記憶するデータが
多くなり、結局この従来技術の場合もデータＲＯＭの容
量を多く必要としてしまう。
開示された従来技術では、符号変換により得たい非線形
符号のうちの極性ビットを除く残りのビット全てを、Ｒ
ＯＭ128 或はＲＯＭ129 の変換則により決定している。
つまり、ゲート127 はＲＯＭ128 或はＲＯＭ129 の選択
にのみ用いられており、ＲＯＭ128 およびＲＯＭ129に
よって、非線形符号の極性ビットを除くすべてのビット
が決定されるのである。よって、非線形符号中の、ＲＯ
Ｍ128 或はＲＯＭ129 自体で決定すべきビット数は、
（非線形符号のビット数−１）と多くなるので、変換速
度の高速化が阻害される。また、ＲＯＭ128 或はＲＯＭ
129 に記憶させるべき変換則の内容も当然多くなるの
で、その分ＲＯＭ128 、ＲＯＭ129 に記憶するデータが
多くなり、結局この従来技術の場合もデータＲＯＭの容
量を多く必要としてしまう。
【００１０】直線−非直線ＰＣＭ符号変換を例えばディ
ジタル信号処理プロセッサ（以下、ＤＳＰと称する）を
用いて行う場合ＤＳＰ内部のデータＲＯＭの容量は限ら
れたものであり、データＲＯＭを直線−非直線符号変換
のためだけに大きな容量で専有することが出来ない。こ
のような意味からも、直線−非直線符号変換を行うに当
り少ない容量のデータＲＯＭで変換が行えることが望ま
れる。
ジタル信号処理プロセッサ（以下、ＤＳＰと称する）を
用いて行う場合ＤＳＰ内部のデータＲＯＭの容量は限ら
れたものであり、データＲＯＭを直線−非直線符号変換
のためだけに大きな容量で専有することが出来ない。こ
のような意味からも、直線−非直線符号変換を行うに当
り少ない容量のデータＲＯＭで変換が行えることが望ま
れる。
【００１１】この出願はこのような点に鑑みなされたも
のであり、従ってこの第一発明の目的は上述した問題点
を解決し、特にＤＳＰを用いて直線−非直線符号の変換
を行うために好適なように、少ない容量のデータＲＯＭ
で直線−非直線符号の変換を行うことが出来る方法を提
供することにある。また、この出願の第二発明の目的
は、第一発明の実施に好適な符号変換回路を提供するこ
とにある。
のであり、従ってこの第一発明の目的は上述した問題点
を解決し、特にＤＳＰを用いて直線−非直線符号の変換
を行うために好適なように、少ない容量のデータＲＯＭ
で直線−非直線符号の変換を行うことが出来る方法を提
供することにある。また、この出願の第二発明の目的
は、第一発明の実施に好適な符号変換回路を提供するこ
とにある。
【００１２】
【課題を解決するための手段】この出願の第一発明の目
的の達成を図るため、この出願の第一発明によれば、メ
モリに記憶された所定の変換則に基づいて、符号ビット
とＬ（但し、Ｌは正の整数）ビットの絶対値直線符号と
からなる直線符号を、Ｍ（但し、Ｍは正の整数）ビット
の非直線符号に変換する直線−非直線符号変換方法にお
いて、前記絶対値直線符号と予め定めた比較値とを比較
し、該比較結果を前記非直線符号のＩ（但し、ＩはＩ＜
Ｍを満たす正の整数）ビット目とすること、前記比較結
果に応じて、前記非直線符号の残りのビットの決定に要
する前記絶対値直線符号のビットを選択的にメモリへ転
送し、該選択されたビットに応じて該メモリに記憶され
た変換則に基づき該絶対値直線符号から決定される非直
線符号の残りのビットを決定すること、を含むことを特
徴とする。
的の達成を図るため、この出願の第一発明によれば、メ
モリに記憶された所定の変換則に基づいて、符号ビット
とＬ（但し、Ｌは正の整数）ビットの絶対値直線符号と
からなる直線符号を、Ｍ（但し、Ｍは正の整数）ビット
の非直線符号に変換する直線−非直線符号変換方法にお
いて、前記絶対値直線符号と予め定めた比較値とを比較
し、該比較結果を前記非直線符号のＩ（但し、ＩはＩ＜
Ｍを満たす正の整数）ビット目とすること、前記比較結
果に応じて、前記非直線符号の残りのビットの決定に要
する前記絶対値直線符号のビットを選択的にメモリへ転
送し、該選択されたビットに応じて該メモリに記憶され
た変換則に基づき該絶対値直線符号から決定される非直
線符号の残りのビットを決定すること、を含むことを特
徴とする。
【００１３】また、この出願の第二発明の目的の達成を
図るため、この出願の第二発明によれば、所定の変換則
に基づいて、符号ビットとＬ（但し、Ｌは正の整数）ビ
ットの絶対値直線符号とからなる直線符号をＭ（但し、
Ｍは正の整数）ビットの非直線符号に変換する直線−非
直線符号変換回路において、前記絶対値直線符号と予め
定めた比較値とを比較し、該比較結果を前記非直線符号
のＩ（但し、ＩはＩ＜Ｍを満たす正の整数）ビット目と
して出力する比較手段と、前記比較手段による比較結果
に応じて、前記非直線符号の残りのビットの決定に要す
る前記絶対値直線符号ビットを選択的に出力する選択手
段と、前記変換則を記憶し、該変換則に基づいて、前記
選択手段により選択された前記絶対値直線符号のビット
に応じて、該絶対値直線符号から決定される非直線符号
の残りのビットを出力するメモリとを具えたことを特徴
とする。
図るため、この出願の第二発明によれば、所定の変換則
に基づいて、符号ビットとＬ（但し、Ｌは正の整数）ビ
ットの絶対値直線符号とからなる直線符号をＭ（但し、
Ｍは正の整数）ビットの非直線符号に変換する直線−非
直線符号変換回路において、前記絶対値直線符号と予め
定めた比較値とを比較し、該比較結果を前記非直線符号
のＩ（但し、ＩはＩ＜Ｍを満たす正の整数）ビット目と
して出力する比較手段と、前記比較手段による比較結果
に応じて、前記非直線符号の残りのビットの決定に要す
る前記絶対値直線符号ビットを選択的に出力する選択手
段と、前記変換則を記憶し、該変換則に基づいて、前記
選択手段により選択された前記絶対値直線符号のビット
に応じて、該絶対値直線符号から決定される非直線符号
の残りのビットを出力するメモリとを具えたことを特徴
とする。
【００１４】
【作用】この出願の第一発明の直線−非直線符号変換方
法によれば、変換により得ようとするＭビットの非直線
符号においてそのうちの１ビットは直線符号に含まれる
符号ビット（極性ビット）により決定され、そのうちの
Ｉビット目（後述の実施例の例でいえば２ビット目）は
直線符号に含まれる絶対値直線符号と予め定めた比較値
との比較結果により決定される。この比較結果が０また
は１で表されそのままＩビット目とできるからである。
このため、直線符号を非直線符号へ変換する際に用いる
メモリは（Ｍ−２）ビットの出力を持つもので済むの
で、その分、より高速な符号変換が実現される。
法によれば、変換により得ようとするＭビットの非直線
符号においてそのうちの１ビットは直線符号に含まれる
符号ビット（極性ビット）により決定され、そのうちの
Ｉビット目（後述の実施例の例でいえば２ビット目）は
直線符号に含まれる絶対値直線符号と予め定めた比較値
との比較結果により決定される。この比較結果が０また
は１で表されそのままＩビット目とできるからである。
このため、直線符号を非直線符号へ変換する際に用いる
メモリは（Ｍ−２）ビットの出力を持つもので済むの
で、その分、より高速な符号変換が実現される。
【００１５】また、第二発明の符号変換回路では、メモ
リとして（Ｍ−２）ビットの出力を持つものを用意すれ
ば良いから、記憶するデータが少ないメモリで済む。こ
のため、符号変換回路をより簡易な構成と出来るので、
例えばチップサイズの小型化が実現される。
リとして（Ｍ−２）ビットの出力を持つものを用意すれ
ば良いから、記憶するデータが少ないメモリで済む。こ
のため、符号変換回路をより簡易な構成と出来るので、
例えばチップサイズの小型化が実現される。
【００１６】
【実施例】以下、図面を参照してこの出願の第一発明の
直線−非直線符号変換方法および第二発明の直線−非直
線符号変換回路の実施例について併せて説明する。な
お、この実施例では、直線符号をＭビットここでは８ビ
ットの非直線符号に変換する例を説明する。
直線−非直線符号変換方法および第二発明の直線−非直
線符号変換回路の実施例について併せて説明する。な
お、この実施例では、直線符号をＭビットここでは８ビ
ットの非直線符号に変換する例を説明する。
【００１７】図１は第一発明の直線−非直線符号変換方
法に用いて好適な変換回路（第二発明の実施例の変換回
路）を示す回路図であり、特に別表１に示したμ法則の
場合の直線−非直線変換回路を示すものである。
法に用いて好適な変換回路（第二発明の実施例の変換回
路）を示す回路図であり、特に別表１に示したμ法則の
場合の直線−非直線変換回路を示すものである。
【００１８】図１において51〜63は、極性を示す符号ビ
ットb1とＬビットここでは１２ビットの絶対値直線符号
b2〜b13 とからなる直線符号b1〜b13 （但し、b1側が上
位ビットとなる。）を入力するための端子をそれぞれ示
し、また、71〜78は非直線符号B1〜B8（但し、B1側が上
位ビットとなる。）を出力するための端子をそれぞれ示
す。そして、極性を示すビットであるb1の入力端子51は
非直線符号のB1の出力端子71に従来と同様に接続してあ
り、従って、このb1によって非直線符号の上位１ビット
目B1を求めることが出来る。
ットb1とＬビットここでは１２ビットの絶対値直線符号
b2〜b13 とからなる直線符号b1〜b13 （但し、b1側が上
位ビットとなる。）を入力するための端子をそれぞれ示
し、また、71〜78は非直線符号B1〜B8（但し、B1側が上
位ビットとなる。）を出力するための端子をそれぞれ示
す。そして、極性を示すビットであるb1の入力端子51は
非直線符号のB1の出力端子71に従来と同様に接続してあ
り、従って、このb1によって非直線符号の上位１ビット
目B1を求めることが出来る。
【００１９】また、81は比較手段としての比較器を示
し、この比較器81には入力端子52〜63を介し直線符号の
うちの極性を示す符号b1を除いた絶対値直線符号b2〜b
13 を入力する。さらに、この比較器81には予め定めた
比較値82を入力してある。この実施例ではこの比較値82
を000100000000としてあり、比較器81によってこの比較
値82と前述の絶対値直線符号（b2〜b13 ）との比較を行
う。この比較器81によって得た比較信号83を非直線符号
上位２ビット目の出力端子である端子72と、選択手段と
してのセレクタ85（詳細は後述する。）の、選択制御信
号を入力するための端子87とにそれぞれ供給出来るよう
に構成してある。
し、この比較器81には入力端子52〜63を介し直線符号の
うちの極性を示す符号b1を除いた絶対値直線符号b2〜b
13 を入力する。さらに、この比較器81には予め定めた
比較値82を入力してある。この実施例ではこの比較値82
を000100000000としてあり、比較器81によってこの比較
値82と前述の絶対値直線符号（b2〜b13 ）との比較を行
う。この比較器81によって得た比較信号83を非直線符号
上位２ビット目の出力端子である端子72と、選択手段と
してのセレクタ85（詳細は後述する。）の、選択制御信
号を入力するための端子87とにそれぞれ供給出来るよう
に構成してある。
【００２０】従って、比較器81を用いて比較を行うこと
によって、直線符号が別表１に示すセグメントＳ1 〜Ｓ
4 と、Ｓ5 〜Ｓ8 との二つの領域の何れの領域に属する
かの判定を行うことが出来る。さらに、この比較結果に
よって非直線符号の上位２ビット目を求めることが出来
る。
によって、直線符号が別表１に示すセグメントＳ1 〜Ｓ
4 と、Ｓ5 〜Ｓ8 との二つの領域の何れの領域に属する
かの判定を行うことが出来る。さらに、この比較結果に
よって非直線符号の上位２ビット目を求めることが出来
る。
【００２１】また、非直線符号の上位３ビット目から８
ビット目を求めるため、この実施例では以下のように構
成してある。直線符号の入力端子のうち絶対値直線符号
（b2〜b13 ）の入力端子52〜63をセレクタ85の入力端子
にそれぞれ接続し、さらに、このセレクタ85の出力を、
所定の変換則を記憶するメモリとしての、ここでは直線
−非直線の対応のために用意されたデータＲＯＭ89に、
入力する。そして、この実施例ではこのデータＲＯＭ89
を２５６ワード×６ビットのＲＯＭを以って構成してあ
り、このデータＲＯＭ89の出力を非直線符号の出力端子
の上位３ビットから８ビット目（B3〜B8）の符号として
ある。さらに、前述したセレクタ85を、このセレクタ85
に入力される直線符号b2〜b13 の複数のビットの中から
適切なビット列を比較器81からの信号状態すなわち比較
結果に応じて選択することが出来るようなものとしてあ
る。具体的に説明すると、比較器81において絶対値直線
符号が比較値82以上と判定された信号によってセレクタ
85は直線符号のうちのb2〜b9から成るビット列をデータ
ＲＯＭ89のアドレスとするように選択する。一方、直線
符号が比較値82よりも小さいと判定された信号によって
セレクタ85は直線符号のうちb6〜b13 をデータＲＯＭ89
のアドレスとするように選択する。従って、この選択さ
れたビット列の符号に応じデータＲＯＭ89から出力され
る符号によって非直線符号の上位３ビット目〜８ビット
目を求めることが出来る。
ビット目を求めるため、この実施例では以下のように構
成してある。直線符号の入力端子のうち絶対値直線符号
（b2〜b13 ）の入力端子52〜63をセレクタ85の入力端子
にそれぞれ接続し、さらに、このセレクタ85の出力を、
所定の変換則を記憶するメモリとしての、ここでは直線
−非直線の対応のために用意されたデータＲＯＭ89に、
入力する。そして、この実施例ではこのデータＲＯＭ89
を２５６ワード×６ビットのＲＯＭを以って構成してあ
り、このデータＲＯＭ89の出力を非直線符号の出力端子
の上位３ビットから８ビット目（B3〜B8）の符号として
ある。さらに、前述したセレクタ85を、このセレクタ85
に入力される直線符号b2〜b13 の複数のビットの中から
適切なビット列を比較器81からの信号状態すなわち比較
結果に応じて選択することが出来るようなものとしてあ
る。具体的に説明すると、比較器81において絶対値直線
符号が比較値82以上と判定された信号によってセレクタ
85は直線符号のうちのb2〜b9から成るビット列をデータ
ＲＯＭ89のアドレスとするように選択する。一方、直線
符号が比較値82よりも小さいと判定された信号によって
セレクタ85は直線符号のうちb6〜b13 をデータＲＯＭ89
のアドレスとするように選択する。従って、この選択さ
れたビット列の符号に応じデータＲＯＭ89から出力され
る符号によって非直線符号の上位３ビット目〜８ビット
目を求めることが出来る。
【００２２】上述した方法によれば、データＲＯＭを非
直線符号の上位３ビット目から８ビット目を求める分だ
け用意すれば良い。
直線符号の上位３ビット目から８ビット目を求める分だ
け用意すれば良い。
【００２３】なお、上述した実施例では直線符号からμ
法則の非直線符号を求める例を説明したが、直線符号か
らＡ法則の非直線符号を求める場合でもデータＲＯＭを
交換することによって上述したと同様に従来より少ない
容量のデータＲＯＭで符号変換を行うことが出来る。
法則の非直線符号を求める例を説明したが、直線符号か
らＡ法則の非直線符号を求める場合でもデータＲＯＭを
交換することによって上述したと同様に従来より少ない
容量のデータＲＯＭで符号変換を行うことが出来る。
【００２４】また、上述した実施例では符号変換回路を
ハードウエアにより構成した例につき説明した。しかし
この発明は上述した実施例に限定されるものではなく、
比較手段をＡＬＵ（算術論理演算器）を以って構成し、
さらに、選択手段をシフター等を以って構成することに
よっても実現可能である。
ハードウエアにより構成した例につき説明した。しかし
この発明は上述した実施例に限定されるものではなく、
比較手段をＡＬＵ（算術論理演算器）を以って構成し、
さらに、選択手段をシフター等を以って構成することに
よっても実現可能である。
【００２５】さらに、上述においては、絶対値直線符号
から８ビットでμ又はＡ法則の非直線符号に変換する例
を説明した。しかし、この発明は、直線符号をＭビット
でμ又はＡ法則の非直線符号に変換する際の上位Ｉビッ
ト目と、上位Ｊビット目からＫビット目とを求める際、
Ｉ、Ｊ、Ｋ及びＭをそれぞれ正の整数とし、Ｉ＜Ｍ、Ｊ
＜Ｍ、Ｋ≦Ｍとした場合の符号変換への応用も期待する
ことが出来る。
から８ビットでμ又はＡ法則の非直線符号に変換する例
を説明した。しかし、この発明は、直線符号をＭビット
でμ又はＡ法則の非直線符号に変換する際の上位Ｉビッ
ト目と、上位Ｊビット目からＫビット目とを求める際、
Ｉ、Ｊ、Ｋ及びＭをそれぞれ正の整数とし、Ｉ＜Ｍ、Ｊ
＜Ｍ、Ｋ≦Ｍとした場合の符号変換への応用も期待する
ことが出来る。
【００２６】
【表１】
【００２７】
【表２】
【００２８】
【発明の効果】上述した説明からも明らかなように、こ
の出願の第一発明の直線−非直線符号変換方法によれ
ば、直線符号を非直線符号へ変換する際に用いるメモリ
が（Ｍ−２）ビットの出力を持つもので済むので、例え
ば特開昭５６−１１５０４８号公報に開示の従来技術と
比べた場合、出力が１ビット分少ないメモリで済む。こ
のため、従来に比べ、データＲＯＭの容量を少なくで
き、かつ、高速な符号変換が実現できる。この本願発明
の優位性は、文献Ｉに開示の従来技術に対しても同様に
生じる。すなわち、直線符号を例えば８ビットでμ又は
Ａ法則の非直線符号に変化する場合、本願発明では非直
線符号の上位３ビット目〜８ビット目を求めるためのデ
ータＲＯＭを用意するだけで良く、そして実施例の場合
このデータＲＯＭを２５６ワード×６ビットのＲＯＭ一
つで構成している。従って、２５６ワード×４ビットの
ＲＯＭを三つ使用していた文献Ｉの従来の符号変換方法
と比較した場合、この第一発明は使用するＲＯＭの容量
が半分となる。
の出願の第一発明の直線−非直線符号変換方法によれ
ば、直線符号を非直線符号へ変換する際に用いるメモリ
が（Ｍ−２）ビットの出力を持つもので済むので、例え
ば特開昭５６−１１５０４８号公報に開示の従来技術と
比べた場合、出力が１ビット分少ないメモリで済む。こ
のため、従来に比べ、データＲＯＭの容量を少なくで
き、かつ、高速な符号変換が実現できる。この本願発明
の優位性は、文献Ｉに開示の従来技術に対しても同様に
生じる。すなわち、直線符号を例えば８ビットでμ又は
Ａ法則の非直線符号に変化する場合、本願発明では非直
線符号の上位３ビット目〜８ビット目を求めるためのデ
ータＲＯＭを用意するだけで良く、そして実施例の場合
このデータＲＯＭを２５６ワード×６ビットのＲＯＭ一
つで構成している。従って、２５６ワード×４ビットの
ＲＯＭを三つ使用していた文献Ｉの従来の符号変換方法
と比較した場合、この第一発明は使用するＲＯＭの容量
が半分となる。
【００２９】また、この出願の第二発明の直線−非直線
符号変換回路は、第一発明の実施を容易とするものであ
ると共に、それ自体が従来に比べデータＲＯＭの容量が
小さくとも所望の変換がおこなえる回路となる。
符号変換回路は、第一発明の実施を容易とするものであ
ると共に、それ自体が従来に比べデータＲＯＭの容量が
小さくとも所望の変換がおこなえる回路となる。
【００３０】従って、この出願の第一および第二発明
は、同一の装置を用いてμ法則またはＡ法則の直線−非
直線符号の変換を少ない容量のデータＲＯＭを用いて行
うことが出来るものであるので、特に、ディジタル信号
処理プロセッサに用いて好適である。
は、同一の装置を用いてμ法則またはＡ法則の直線−非
直線符号の変換を少ない容量のデータＲＯＭを用いて行
うことが出来るものであるので、特に、ディジタル信号
処理プロセッサに用いて好適である。
【図１】この出願の第一発明に係る直線−非直線符号変
換方法に用いて好適な変換回路を示す回路図である。
換方法に用いて好適な変換回路を示す回路図である。
【図２】従来技術の説明に供する図である。
【図３】他の従来技術の説明に供する図である。
51〜63：直線符号の入力端子 71〜78：非直線符号の出力端子 81：比較器（比較手段） 82：比較値 83：比較信号 85：セレクタ（選択手段） 87：選択制御信号入力端子 89：データＲＯＭ（所定の変換則を記憶するメモリ）
Claims (2)
- 【請求項１】 メモリに記憶された所定の変換則に基づ
いて、符号ビットとＬ（但し、Ｌは正の整数）ビットの
絶対値直線符号とからなる直線符号を、Ｍ（但し、Ｍは
正の整数）ビットの非直線符号に変換する直線−非直線
符号変換方法において、 前記絶対値直線符号と予め定めた比較値とを比較し、該
比較結果を前記非直線符号のＩ（但し、ＩはＩ＜Ｍを満
たす正の整数）ビット目とすること、 前記比較結果に応じて、前記非直線符号の残りのビット
の決定に要する前記絶対値直線符号のビットを選択的に
メモリへ転送し、該選択されたビットに応じて該メモリ
に記憶された変換則に基づき該絶対値直線符号から決定
される非直線符号の残りのビットを決定すること、 を含むことを特徴とする直線−非直線符号変換方法。 - 【請求項２】 所定の変換則に基づいて、符号ビットと
Ｌ（但し、Ｌは正の整数）ビットの絶対値直線符号とか
らなる直線符号をＭ（但し、Ｍは正の整数）ビットの非
直線符号に変換する直線−非直線符号変換回路におい
て、 前記絶対値直線符号と予め定めた比較値とを比較し、該
比較結果を前記非直線符号のＩ（但し、ＩはＩ＜Ｍを満
たす正の整数）ビット目として出力する比較手段と、 前記比較手段による比較結果に応じて、前記非直線符号
の残りのビットの決定に要する前記絶対値直線符号ビッ
トを選択的に出力する選択手段と、 前記変換則を記憶し、該変換則に基づいて、前記選択手
段により選択された前記絶対値直線符号のビットに応じ
て、該絶対値直線符号から決定される非直線符号の残り
のビットを出力するメモリとを具えたことを特徴とする
直線−非直線符号変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6301165A JP2538769B2 (ja) | 1994-12-05 | 1994-12-05 | 直線−非直線符号変換方法および変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6301165A JP2538769B2 (ja) | 1994-12-05 | 1994-12-05 | 直線−非直線符号変換方法および変換回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61088188A Division JP2530817B2 (ja) | 1986-04-18 | 1986-04-18 | 直線一非直線符号変換方法および変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07170198A JPH07170198A (ja) | 1995-07-04 |
| JP2538769B2 true JP2538769B2 (ja) | 1996-10-02 |
Family
ID=17893578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6301165A Expired - Lifetime JP2538769B2 (ja) | 1994-12-05 | 1994-12-05 | 直線−非直線符号変換方法および変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538769B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698951A (en) * | 1980-01-09 | 1981-08-08 | Victor Co Of Japan Ltd | Compression and expansion device for digital modulation wave |
-
1994
- 1994-12-05 JP JP6301165A patent/JP2538769B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698951A (en) * | 1980-01-09 | 1981-08-08 | Victor Co Of Japan Ltd | Compression and expansion device for digital modulation wave |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07170198A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4868571A (en) | Digital to analog converter | |
| US5121349A (en) | Digital noise generator | |
| US4540973A (en) | Quantizer for a DPCM encoder | |
| JPS6123468A (ja) | 画像処理装置 | |
| US5008668A (en) | Method and apparatus for encoding and decoding data in residue number system | |
| JPH07249994A (ja) | ハフマン符号復号化回路 | |
| JP2538769B2 (ja) | 直線−非直線符号変換方法および変換回路 | |
| US5537496A (en) | Method of any apparatus for converting gradient of image data | |
| US4467315A (en) | Digital compandor having nonlinear companding characteristics | |
| JP2547337B2 (ja) | 画像情報をコード化するための方法及び装置 | |
| JP3803900B2 (ja) | ディジタル・アナログ変換器 | |
| JP2530817B2 (ja) | 直線一非直線符号変換方法および変換回路 | |
| US5293165A (en) | 5B6B coding rule inverse conversion circuit for digital transmission | |
| JP3147701B2 (ja) | Ｄ／ａ変換装置 | |
| JPH03145887A (ja) | 予測符号化装置 | |
| US5239558A (en) | Pulse code modulation circuit | |
| JP2921151B2 (ja) | 階調レベル変換器 | |
| JP2595524B2 (ja) | 画像処理装置 | |
| JP2506996B2 (ja) | 三角関数発生回路 | |
| JPH05176221A (ja) | ガンマ補正回路 | |
| JPH0398384A (ja) | ファクシミリ符号器 | |
| JPS5961340A (ja) | 積分値符号変換回路 | |
| JPH02301369A (ja) | 画像データ処理方式 | |
| JPS6356065A (ja) | 中間調生成回路 | |
| JPH04150623A (ja) | 符号化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960604 |
|
| EXPY | Cancellation because of completion of term |