JPH039621A - コードレス電話装置 - Google Patents
コードレス電話装置Info
- Publication number
- JPH039621A JPH039621A JP1143030A JP14303089A JPH039621A JP H039621 A JPH039621 A JP H039621A JP 1143030 A JP1143030 A JP 1143030A JP 14303089 A JP14303089 A JP 14303089A JP H039621 A JPH039621 A JP H039621A
- Authority
- JP
- Japan
- Prior art keywords
- pll
- residual
- time constant
- switched
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 230000005540 biological transmission Effects 0.000 abstract description 6
- 230000010355 oscillation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明け、コードレス電話装置に関する。
(従来の技術)
第3図は従来のコードレス電話装置移動局構成の概略を
示したものである。第3図において、1はアンテナ、2
は受信回路、3はプログラマブルディバイダの分周比を
制御する制御回路、4は送信回路、5は基準周波数を発
振する発振回路、6は受信P L L(Phase L
ock Loop)周波数シンセサイザ(以下、受信P
LLという)であって、ローパスフィルタ(LPF)6
a、電圧制御発振器(以下。
示したものである。第3図において、1はアンテナ、2
は受信回路、3はプログラマブルディバイダの分周比を
制御する制御回路、4は送信回路、5は基準周波数を発
振する発振回路、6は受信P L L(Phase L
ock Loop)周波数シンセサイザ(以下、受信P
LLという)であって、ローパスフィルタ(LPF)6
a、電圧制御発振器(以下。
vcoという)6b、プログラマブルディバイダ6c及
び位相検波器6dから構成されている。7は送信PLL
周波数シンセサイザ(以下、送信PLLという)であッ
テ、L P F 7a、 VCO7b、プログラマブル
ディバイダ7C及び位相検波器7dで構成される。
び位相検波器6dから構成されている。7は送信PLL
周波数シンセサイザ(以下、送信PLLという)であッ
テ、L P F 7a、 VCO7b、プログラマブル
ディバイダ7C及び位相検波器7dで構成される。
次に上記従来例の動作について説明する。第3図におい
て、制御回路3により通話チャンネルを設定すると、プ
ログラマブルディバイダ6c、 7cが設定されたチャ
ンネルに合った分局比に設定される0位相検波器6d、
7dは発振回路5から発振される基準周波数と分周され
た周波数との差を出力し、ローパスフィルタ6a、7a
が直流電圧に変換して、その電圧に応じた周波数をVC
O6b。
て、制御回路3により通話チャンネルを設定すると、プ
ログラマブルディバイダ6c、 7cが設定されたチャ
ンネルに合った分局比に設定される0位相検波器6d、
7dは発振回路5から発振される基準周波数と分周され
た周波数との差を出力し、ローパスフィルタ6a、7a
が直流電圧に変換して、その電圧に応じた周波数をVC
O6b。
7bが出力する。受信PLL及び送信PLLは。
基準周波数と分周された周波数の差がなくなる方向に動
作し、差がなくなった時点で安定した周波数を発振する
ようになる(この状態を周波数がロックしたという)。
作し、差がなくなった時点で安定した周波数を発振する
ようになる(この状態を周波数がロックしたという)。
このように、上記従来のコードレス電話装置でもPLL
のプログラマブルディバイダの分周比を変えることによ
り1通話チャンネルに応じた周波数を発振することがで
きる。
のプログラマブルディバイダの分周比を変えることによ
り1通話チャンネルに応じた周波数を発振することがで
きる。
(発明が解決しようとする課題)
しかしながら、上記従来のコードレス電話装置では、P
LLのループフィルタ(L P F)が、時定数を小さ
くすると、応答は早くなるが残留周波数変WR(以下、
残留FMという)が多くなるという特性と、特定数を大
きくすると、残留FMは少なくなるが応答が遅くなると
いう相反する特性を持っているために、応答が早くかつ
残留FMの少ないPLLを設計することはできなかった
。
LLのループフィルタ(L P F)が、時定数を小さ
くすると、応答は早くなるが残留周波数変WR(以下、
残留FMという)が多くなるという特性と、特定数を大
きくすると、残留FMは少なくなるが応答が遅くなると
いう相反する特性を持っているために、応答が早くかつ
残留FMの少ないPLLを設計することはできなかった
。
本発明はこのような従来の問題を解決するものであり、
ロック時間を早くすると共に、残留FMが少なく、S/
Nの良い優れたコードレス電話装置を提供することを目
的とするものである。
ロック時間を早くすると共に、残留FMが少なく、S/
Nの良い優れたコードレス電話装置を提供することを目
的とするものである。
(課題を解決するための手段)
本発明は上記目的を達成するために、送信及び受信PL
L周波数シンセサイザと、PLLがロックしたことを判
断するロック検出回路と、ロックの前後でループフィル
タの時定数を切換えるループフィルタ切換回路に設け、
PLLがアンロック状態では、時定数が小さく応答の早
いLPFを使用し、PLLがロック状態では1時定数の
大きい応答の遅いLPFに切換えるようにしたものであ
る。
L周波数シンセサイザと、PLLがロックしたことを判
断するロック検出回路と、ロックの前後でループフィル
タの時定数を切換えるループフィルタ切換回路に設け、
PLLがアンロック状態では、時定数が小さく応答の早
いLPFを使用し、PLLがロック状態では1時定数の
大きい応答の遅いLPFに切換えるようにしたものであ
る。
(作 用)
したがって1本発明によれば、送信及び受信PLLがア
ンロック状態では時定数が小さいLPFを使用し、PL
Lがロックすると、ロック検出回路がそれを判断してル
ープフィルタ切換回路により時定数の大きなLPFに切
換える。従って、ロック時間が早く残留FMの少ないP
LL周波数シンセサイザを実現することができる。
ンロック状態では時定数が小さいLPFを使用し、PL
Lがロックすると、ロック検出回路がそれを判断してル
ープフィルタ切換回路により時定数の大きなLPFに切
換える。従って、ロック時間が早く残留FMの少ないP
LL周波数シンセサイザを実現することができる。
(実施例)
第1図は本発明の一実施例の概略構成を示すものである
。第1図において、1はアンテナ、2は受信回路、3は
制御回路、4は送信回路、5は発振回路、6は受信PL
L周波数シンセサイザであり、LPF6a、VCO6b
、プログラマブルデイバイブ6c、位相検波器6dから
構成される。7は送信PLL周波数シンセサイザであり
、LPF7a、VC○7b、プログラマブルディバイダ
7C及び位相検波gI7dから構成される。上記工ない
し7は第3図に示す従来例の同一番号・記号に対応して
いる。81及び91はLPFの時定数を切換えるループ
フィルタ切換回路、 82.92はPLLがロック状態
であるかアンロック状態であるかを判断するロック検出
回路である。
。第1図において、1はアンテナ、2は受信回路、3は
制御回路、4は送信回路、5は発振回路、6は受信PL
L周波数シンセサイザであり、LPF6a、VCO6b
、プログラマブルデイバイブ6c、位相検波器6dから
構成される。7は送信PLL周波数シンセサイザであり
、LPF7a、VC○7b、プログラマブルディバイダ
7C及び位相検波gI7dから構成される。上記工ない
し7は第3図に示す従来例の同一番号・記号に対応して
いる。81及び91はLPFの時定数を切換えるループ
フィルタ切換回路、 82.92はPLLがロック状態
であるかアンロック状態であるかを判断するロック検出
回路である。
次に上記実施例の動作について説明する。上記実施例に
おいて、PLLの動作は従来例の動作と同一である。P
LLがロック状態では、ロック検出回路82.92はロ
ック状態を検出し、ループフィルタ切換回路81.91
によりLPF6a、7aの時定数を大きくする。そして
、このようにPLLがロック状態にあるとき、制御回路
3により通話チャンネルを変更すると、プログラムブル
ディバイダ6c、7cの分周比が変りPLLはアンロッ
ク状態になる。この状態をロック検出回路82.92が
検出し、ループフィルタ切換回路81.91によりLP
F6a、7aの時定数を小さくする。次に、PLLがロ
ックすると上記のように時定数の大きいLPFに切換え
る。即ち、PLLがアンロック状態では、時定数が小さ
いため応答は早いが残留FMの多いLPFに、PLLが
ロック状態では、時定数が大きいために応答は遅いが残
留FMの少ないLPFに切換える。
おいて、PLLの動作は従来例の動作と同一である。P
LLがロック状態では、ロック検出回路82.92はロ
ック状態を検出し、ループフィルタ切換回路81.91
によりLPF6a、7aの時定数を大きくする。そして
、このようにPLLがロック状態にあるとき、制御回路
3により通話チャンネルを変更すると、プログラムブル
ディバイダ6c、7cの分周比が変りPLLはアンロッ
ク状態になる。この状態をロック検出回路82.92が
検出し、ループフィルタ切換回路81.91によりLP
F6a、7aの時定数を小さくする。次に、PLLがロ
ックすると上記のように時定数の大きいLPFに切換え
る。即ち、PLLがアンロック状態では、時定数が小さ
いため応答は早いが残留FMの多いLPFに、PLLが
ロック状態では、時定数が大きいために応答は遅いが残
留FMの少ないLPFに切換える。
このように、上記実施例によれば、アンロック状層では
応答の早いフィルタに切換えるためにロック時間が早く
、また、ロック状態では応答が遅く残留FMの少ないフ
ィルタに切換えるために、残留FMが少なく S/Nを
良くできるという利点を有する。
応答の早いフィルタに切換えるためにロック時間が早く
、また、ロック状態では応答が遅く残留FMの少ないフ
ィルタに切換えるために、残留FMが少なく S/Nを
良くできるという利点を有する。
第2図は本発明の実施例の要部を示すものである。第2
図において、11は位相検波塁、12はロッ’)検出口
Wr、13はVCO114はLPF、15 Lt /L
/ −プフィルタ切換回路である。
図において、11は位相検波塁、12はロッ’)検出口
Wr、13はVCO114はLPF、15 Lt /L
/ −プフィルタ切換回路である。
次に上記第2図の動作について説明する。第2図の実施
例では、PLLのLPF14はラグリードフィルタとラ
グフィルタで構成している。PLLがロック状態では、
ループフィルタ切換回路15であるトランジスタをON
させることにより1時定数を大きくシ、応答は遅いが残
留FMの少ないLPFとし、PLLがアンロック状態で
はトランジスタを○FFさせることにより、時定数を小
さくし、応答が早いローパスフィルタにしている。従っ
て、ロック時間が早く残留FMが少なくS/Nを良くす
ることができる。
例では、PLLのLPF14はラグリードフィルタとラ
グフィルタで構成している。PLLがロック状態では、
ループフィルタ切換回路15であるトランジスタをON
させることにより1時定数を大きくシ、応答は遅いが残
留FMの少ないLPFとし、PLLがアンロック状態で
はトランジスタを○FFさせることにより、時定数を小
さくし、応答が早いローパスフィルタにしている。従っ
て、ロック時間が早く残留FMが少なくS/Nを良くす
ることができる。
なお、上記実施例ではラグリードフィルタのコンデンサ
の容量を変えることにより時定数の切換えをしているが
、時定数が異なるフィルタを設計し、フィルタ自体の切
換えを行ってもよい。
の容量を変えることにより時定数の切換えをしているが
、時定数が異なるフィルタを設計し、フィルタ自体の切
換えを行ってもよい。
(発明の効果)
本発明は上記実施例より明らかなように、以下に示す効
果を有する。
果を有する。
(1)PLLがアンロック状態では、時定数が小さく、
応答の早いローパスフィルタに切換えているのでロック
時間を早くすることができる。
応答の早いローパスフィルタに切換えているのでロック
時間を早くすることができる。
(2)PLLがロック状態では、時定数が大きく・残留
FMが少ないローパスフィルタに切換えているので残留
FMが少なくS/Nを良くすることができる。
FMが少ないローパスフィルタに切換えているので残留
FMが少なくS/Nを良くすることができる。
第1図は本発明の一実施例におけるコードレス電話装置
移動局の概略ブロック図、第2図は第1図の実施例の要
部回路図、第3図は従来のコードレス電話装置移動局の
概略ブロック図である。 1 ・・・アンテナ、 2・・・受信回路、 3・・・
制御回路、 4 ・・・送信回路、 5・・・発振回路
、 6 ・・・受信PLL周波数シンセサイザ、 7・
・・送信PLL周波数シンセサイザ、 6a、7a、1
4− LPF。 6b、7b、13−VCOl 6c、 7c −プログ
ラマブルディバイダ、 6d、 7d。 11・・・位相検波器、 12.82.92・・・ロ
ック検出回路、 15.81.91・・・ループフィ
ルタ切換回路。
移動局の概略ブロック図、第2図は第1図の実施例の要
部回路図、第3図は従来のコードレス電話装置移動局の
概略ブロック図である。 1 ・・・アンテナ、 2・・・受信回路、 3・・・
制御回路、 4 ・・・送信回路、 5・・・発振回路
、 6 ・・・受信PLL周波数シンセサイザ、 7・
・・送信PLL周波数シンセサイザ、 6a、7a、1
4− LPF。 6b、7b、13−VCOl 6c、 7c −プログ
ラマブルディバイダ、 6d、 7d。 11・・・位相検波器、 12.82.92・・・ロ
ック検出回路、 15.81.91・・・ループフィ
ルタ切換回路。
Claims (1)
- 電話回線に接続された基地局と前記基地局と無線で接続
された移動局からなるコードレス電話装置において、送
信及び受信PLL(Phase LockLoop)周
波数シンセサイザと、前記送信及び受信PLL周波数シ
ンセサイザがロックしたことを判断するロック検出回路
と、ロックの前後でループフィルタの時定数に切換える
ループフィルタ切換回路を備えたことを特徴とするコー
ドレス電話装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1143030A JPH039621A (ja) | 1989-06-07 | 1989-06-07 | コードレス電話装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1143030A JPH039621A (ja) | 1989-06-07 | 1989-06-07 | コードレス電話装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH039621A true JPH039621A (ja) | 1991-01-17 |
Family
ID=15329276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1143030A Pending JPH039621A (ja) | 1989-06-07 | 1989-06-07 | コードレス電話装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH039621A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8246122B2 (en) | 2007-08-10 | 2012-08-21 | Toyota Jidosha Kabushiki Kaisha | Brake control system and brake control method |
-
1989
- 1989-06-07 JP JP1143030A patent/JPH039621A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8246122B2 (en) | 2007-08-10 | 2012-08-21 | Toyota Jidosha Kabushiki Kaisha | Brake control system and brake control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6580329B2 (en) | PLL bandwidth switching | |
CA2139904C (en) | Pll synthesizer and method of controlling the same | |
JP2895342B2 (ja) | 移動無線機 | |
JPS61157028A (ja) | 周波数シンセサイザ | |
EP0682413B1 (en) | PLL frequency synthesizer | |
EP1227592A2 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
JPH039621A (ja) | コードレス電話装置 | |
JP2001016103A (ja) | Pllシンセサイザ | |
JPS60248022A (ja) | 周波数シンセサイザ | |
JP2001339300A (ja) | Pll周波数シンセサイザ | |
JPH05347558A (ja) | 高速ロックアップ・シンセサイザ | |
JPH06276090A (ja) | Pll回路 | |
JPH04236524A (ja) | コードレス電話装置 | |
JPH09284132A (ja) | Pll回路 | |
JPH1079666A (ja) | 位相同期発振回路 | |
JPH04139917A (ja) | Pll回路 | |
JPH02246423A (ja) | 位相同期式周波数シンセサイザ | |
JPH0530002A (ja) | コードレス電話装置 | |
JPH04100331A (ja) | コードレス電話装置 | |
JPH0964734A (ja) | Pll回路および受信機 | |
JPH04361427A (ja) | 発信装置 | |
JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
JPS6135601A (ja) | 変調器 | |
JPH04142813A (ja) | フェーズロックドループ | |
JPS63131705A (ja) | シンセサイザ変調回路 |