JPH0394302A - ディジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の利用分野） 本発明は、入力信号を離散的にディジタル処理し、所望
の出力信号を得るディジタル信号処理装置に関するもの
である。

（発明の背景） 近年、ディジタル信号処理は、画像処理．通信信号処理
．システム制御など、ディジタルフィルタやディジタル
制御などに利用することにより、広範囲に応用されつつ
ある。又一方で、ＩＣ技術の進歩により、小型．高性能
なマイクロプロセッサが安価で利用出来る様になり、デ
ィジタル信号処理に対応して高速化もなされてきている
。特にディジタル信号処理に適した高速信号処理プロセ
ッサ．ディジタルシグナルプロセッサ（以下ＤＳＰと記
す）はその汎用性に伴い、実用性が高まっている。

上記ＤＳＰを利用したディジタル信号処理にディジタル
制御があるが、これは従来アナログで設計された比例，
積分．微分制御（以下これらをＰＩＤ制御と記す）など
を離散化し、オブザーバなど導入し、ディジタルで機器
の制御を行うものである。このディジタル制御では、制
御性の向上、装置の小型化、調整の簡易化、プログラム
で制御性の変更が可能なと多くのメリットがある。

又、他にＤＳＰを利用したディジタルフィルタにおいて
は、従来のアナログフィルタに比べ素子のばらつきがな
い、調整がソフトウエアで出来る、小型化が可能などの
メリットがある。さらに、従来のアナログフィルタでは
達成出来ない様なフィルタ特性が実現可能となるメリッ
トなどもある。

以上説明した各種処理において、ＤＳＰの高速化に伴い
、１つのＤＳＰを時系列で使用し、多種の処理が行われ
る様になってきた。

しかしながら、ＤＳＰを時系列に使用すると、ＤＳＰ内
、部のプログラムやデータのメモリ容量が大きく増大し
てしまい、外部にそれらのメモリを加えるなどの処理を
する必要が出てきている。これは、本来のＤＳＰによる
小型化などのメリットが損なわれてしまうことになる。

（発明の目的） 本発明の目的は、上述した問題点を解決し、ディジタル
信毎処理手段内にあるデータメモリやプログラムメモリ
を削減でき、且つ該装置の小型化、簡略化を達成するこ
とのできるディジタル信号処理装置を提供することであ
る。

（発明の特徴） 上記目的を達成するために、本発明は、ディジタル信号
処理手段内に、入力信号の離散化の為の複数の異なる標
本化周波数を発生する標本化周波数発生手段を設け、以
て、標本化周波数を可変にすることにより、入力信号の
離散化を行い、前記ディジタル信号処理手段内にあるデ
ータメモリやプログラムメモリの一部を共用するように
したことを特徴とする。

（発明の実施例） 第１図及び第２図は本発明の第１の実施例を示すもので
あり、第１図は本発明をフィードバック制御系に応用し
た場合のブロック図で、第２図は第１図中ＤＳＰ３の内
部で処理されるプログラムの一部のフローチャートであ
る。

第１図において、１はアナログローパスフィルタ、２は
アナログローパスフィルタ１の出力をディジタル値に変
更するＡ／Ｄ変換器、３はフィードバック制御系のコン
トローラであるところの信号処理プロセッサ（ＤＳＰ）
、４は信号処理プロセッサ３の出力をアナログ値に変換
するＤ／Ａ変換器、５は本システムの制御が行われるプ
ラント、６は目標値Ａと制御量Ｂの出力の差分演算を行
う差分器、７は加算器である。

第１図のフィードバック制御系の構成において、本制御
システムの入力である目標値Ａと、本制御システムの出
力である制御量Ｂとは差分器６により差分され、目標値
Ａと実際の制御量Ｂとの差が誤差信号として出力される
。この誤差信号はアナログローパスフィルタ１により高
城がカットされ、Ａ／Ｄ変換器２によりディジタル信号
に変換される。このディジタル信号は信号処理プロセッ
サ３により、例えば位相補償やサーボルーブゲインなど
のコントロールが行われ、ディジタル制御信号として出
力される。このディジタル制御信号はＤ／Ａ変換器４に
よりアナログ信号に変換され、プラント５に加えられる
。又、本システムに外乱などが加わった場合、等化的に
加算器７の位置に外乱信号が加わり、プラント５に影響
を与える。

ところで、本システムに外乱が入力した場合やシステム
の特別な状況により、第１図に示すサ−ボ系のゲインを
変化させたり、サーボの帯域を変えたりすることが頻繁
にある。信号処理プロセッサ３はこの様な場合、それぞ
れの状況により、プログラムの実行ルーチンを変えなけ
ればならない。しかし、これらのプログラムは、多くの
場合ゲインの変化による位相補償の帯域の変化や使用帯
域の変化などのようにサーボ系の帯域の違いによる変更
である。即ち、帯域に関するものが各々のプログラムで
はなく、一つのプログラムにより変更可能であれば、信
号処理プロセッサ３内部のプログラムメモリやデータメ
モリは大幅に削減出来ることになる。ところで状況によ
りデータメモリの参照データを変える方法も考えられる
が、これではプログラムメモリの状況に応じたルーチン
の数は減少するが、状況に応じてデータメモリを参照す
るプログラムが追加され、又データメモリは減少されな
い。

次に、第１図の構成において、信号処理プロセッサ３内
部で処理されるプログラムの一部を第２図のフローチャ
ートを用いて説明し、本サーボ系において帯域などを変
更する場合、プログラムメモリ及びデータメモリがいか
にして削減できるかについて説明する。

電源が投入されることによりステップ１よりのプログラ
ムが開始となる。そして、まずはじめにステップ２にお
いて変数Ｃを零にする。次にステップ３においてアナロ
グデータを取り込み、ディジタルデータとする。即ち、
これは第１図においてＡ／Ｄ変換器２におけるものであ
り、誤差信号のディジタル値を信号処理プロセッサ３内
部に取り込む。次にステップ４において変数Ｃが零か否
かをチェックし、零でなければステップ５へ進み、変数
Ｃより「１」を減じてその値を新しい変数Ｃの値として
ステップ３へ戻る。又前記変数Ｃが零の場合は、ステッ
プ４から状態判別を行うステップ６へと進む。ステップ
６において状態がＩＩの場合は、変数ＣにｒａＪを代入
してステップ８へ進み、状態が■の場合はそのままステ
ップ８へと進む。第２図においては状態は■又はＩＩだ
けであるが、一般的なサーボ系によっては幾通りも考え
られる。状況が多々ある場合はそれぞれ変数Ｃに違う値
を代入し、ステップ８へ進む。

ステップ８においては先のステップ３にて得られたデー
タや前の各Ａ／Ｄ変換毎のデータ等を差分方程式などに
より処理し、ステップ９においてＤ／Ａ変換した値（ア
ナログ信号）を出力をする。このＤ／Ａ変換は第１図の
Ｄ／Ａ変換器４によるものである。次に本システムのル
ーチンが終了するか否かをステップ１０においてチェッ
クし、終了であればステップ１１へと進んで本ルーチン
を終了する。又終了でなければステップ３へ戻る。

以上のように構成したルーチンではサーボ系の状況にあ
わせてサンプリング間隔ｔを変えていることになる。

以上第２図のようなフローチャートで説明したような処
理が行われれば、各々の状況によって制御プログラムを
幾つも作製することがなく、データメモリも共用でき、
プログラムメモリ及びデータメモリの減少につながる。

つまり、変数Ｃを状態判別により代えることによってサ
ンプリング間隔ｔが変わり、このことによりステップ８
で行われる制御プログラム内容が変化し、該プログラム
をそれぞれ変更したことになる。換言すれば、従来では
それぞれの状況に応じた制御プログラムを備えていなけ
ればならなかったが、本実施例のようにサンプリング間
隔ｔを変えることにより、上記の効果を持ちつつ同様の
制御が可能となる。

次に、上述したようにサンプリング間隔ｔを変えること
により同じ差分方程式などで違う状態が何故表現できる
かについて詳述する。

ここで、本システムの制御プログラムが以下の１次の差
分方程式で表されるとする。

ｙ（Ｚ）＝ｘ（Ｚ）　一ｂＺ−’ｙ（Ｚ）　　−・・・
・・”（１）この式において、ｘ　（Ｚ）は入力信号系
列の２変換を表し、ｙ　（Ｚ）は出力信号系列のＺ変換
である。Ｚは複素変数であり、ラブラス変換における変
数Ｓに類似な働きをする。即ち、Ｚ−１はディジタル信
号系列の１つ前のデータを表している。ｂは定数である
。上記（１）式において、Ｚ−１は１サンブル時間前の
データを表し、出力信号系列は２の関数と考えられる。

ここで、サンプリング間隔ｔを変えると、同式における
Ｚの時間が変り、出力信号系列の帯域が変ることになる
。一般にサンプリング間隔ｔを大きくすると周波数帯域
としては小さくなる。

すなわち、（１）式で表される処理は、信号処理プロセ
ッサ３の内部で行われるプログラムであり、又定数ｂは
信号処理プロセッサ３の内部データであり、プログラム
メモリ及びデータメモリの内部を変更することなく周波
数帯域を変更していることになる。

以上説明したように、サンプリング間隔ｔを変えること
により、プログラムメモリやデータメモリを増すことな
く制御上の周波数帯域を変化させることが可能となり、
制御における状況変化をサンプル間隔ｔを変えることに
より対応が出来ることとなる。即ち前述したように、第
２図のフローチャートにおいて、各状況において変数Ｃ
を変化させることにより、制御システムのコントロール
内容を変更することが可能である。

なお、以上の様なサンプリング可変のシステムにおいて
、システム内でいちばんサンプリングが遅い、即ちサン
プリング間隔ｔが長いものにおいては、システムの制御
性が悪化しない位にサンプリング間隔ｔが早い必要があ
ることは言うまでもない。

又、該実施例の構成であれば、サーボ系の状況が変った
時など出力データにつながりがあり、サーボ系を不安定
にする様なことはない。

第３図及び第４図は本発明の第２の実施例を示すもので
あり、第１の実施例と同様サーボ系のシステムにおいて
応用したもので、この第２の実施例ではハードウェアで
実現したものである。

第１の実施例と同一機能及びフローチャートにおいて同
一処理については同一番号を符してある。

第３図において、３１はサンプルクロックにより変換時
間の可変なプログラマブルＡ／Ｄ変換器、３２は信号処
理プロセッサ本体であり、本実施例では一部の工／０（
入力，出力）レジスタを外部に表してある。３３はＤ／
Ａ変換器、３４，３５．３６は前記信号処理プロセッサ
３２のＩ／Ｏレジスタの一部で、３４は書込みレジスタ
（ＲＥＧＩＳＴＥＲＡ　）であり、３５は読込みレジス
タ（ＲＥＧＩＳＴＥＲＢ）であり、３６は書込みレジス
タ（ＲＥＧＩＳＴＥＲＣ）である。３７は発振周波数が
可変なプログラマブル発振器である。

同図の構成において、プログラマブルＡ／Ｄ変換器３１
はプログラマブル発振器３７からのクロック信号で決め
られたサンプル時間にてＡ／Ｄ変換を行い、Ａ／Ｄ変換
の開始は書込みレジスタ３４からのストローブ信号によ
り行い、終了時には読込みレジスタ３５に対して変換終
了信号（ＥＯＣ）を出力する。又、プログラマブル発振
器３７のクロック信号は信号処理プロセッサ３２より書
込みレジスタ３６にデータを書き込むことにより決定さ
れる。図中３８は信号処理プロセッサ３２のＩ／Ｏバス
で、各Ｉ／ＯがＩ／Ｏバスに接続されていることを表し
ている。

第３図のハードウェアにおいて、その処理を第４図のフ
ローチャートを用いて説明し、サンプリング間隔ｔを可
変にできることを説明する。なお、第４図において第２
図と同様の処理については説明を省く。

はじめに、信号処理プロセッサ３２はステップ２ｌにお
いて最高速のＡ／Ｄ変換時間になるプログラマブル発振
器３７の周波数を決める値ｅを書込みレジスタ３６に書
き込む。ここでプログラマブルＡ／Ｄ変換器３７は最高
速のＡ／Ｄ変換時間にセットされる。次のステップ２２
において書込みレジスタ３４にｄをロードすることによ
り、プログラマブルＡ／Ｄ変換器３１にストローブ信号
が出力され、Ａ／Ｄ変換を開始する。ステップ２３では
サーボ系の状態が変化したか否かをチェックしており、
変化のない場合はステップ２５に進み、変更がある場合
はステップ２４へ進んで書込みレジスタ３６に適当な値
をロードし、プログラマブル発振器３７の発振周波数を
変更し、プログラマブルＡ／Ｄ変換器３１のＡ／Ｄ変換
時間な変更する。次にステップ２５において、ソフトウ
ェアは常に読込みレジスタ３５をモニタし、プログラマ
ブルＡ／Ｄ変換器３１からの変換終了信号によりＡ／Ｄ
変換が終了したか否かをチェックする。即ちステップ２
５では変換終了信号が来なければいつまでも該信号のチ
ェックを繰り返す。次のステップ３では変換されたディ
ジタル信号を読み取り、ステップ２６では次のＡ／Ｄ変
換の為、書込みレジスタ３４にｄをロードすることによ
り、ストローブ信号がプログラマブルＡ／Ｄ変換器３．
１に出力される。以下、ステップ８において制御のプロ
グラムを実行して処理データを出力し、第ｌの実施例と
同様のルーチンを行う。

以上説明した様なプログラムにおいて、プログラマブル
発振器３７の周波数をサーボ系の状況にあわせて変更す
ることにより、プログラマブルＡ／Ｄ変換器３１のＡ／
Ｄ変換時間が変更し、サンプル間隔ｔを可変なものとし
てサーボ系の状況に合った処理が行われ、第１の実施例
で説明したのと同じ理由により、サーボ系の帯域などを
ブロダラムの変更やデータメモリの増加なしで変更が可
能となる。

第５図は本発明の第３の実施例を示すものであり、該実
施例ではディジタル信号処理をディジタルフィルタに応
用したもので、入力信号にある周波数成分だけを通過さ
せるバンドパスフィルタを通し、同期検波をする回路の
一例である．このバンドバスフィルタをＡ／Ｄ変換器２
．信号処理プロセッサ３及びＤ／Ａ変換器４で構成した
実施例において、その標本化周波数を可変にしたことに
よりバンドバスフィルタの通過帯域を可変にし、その振
幅特性及び位相特性をシステムに合ったものにするもの
である。

第５図において、５０は同期検波信号５５により信号５
４を同期検波する同期検波器、５１は同期検波信号５５
の周波数を電圧に変換するｆ　−ｖ変換器、５２はｆ−
ｖ変換信号５６を積分し、増幅する積分増幅器、５３は
入力電圧５７によりその発振周波数を変える電圧一周波
数変換器（ＶＣＯ）である。

本来信号処理プロセッサ３はその人カクロック信号の周
波数の分周などの基本クロックなどで各計算やメモリな
どのアクセスなどを行う。即ち、入力クロックがある範
囲内で変化すると、信号処理プロセッサ３内部で行われ
る各計算などの時間は変化することになる。第５図の様
に構成した第３の実施例において、同期検波される信号
６０と同期検波信号５５はある位相関係が保たれている
。多くの場合ある同期検波される周波数に対して両信号
の位相関係は零度であり、同期検波により原信号６０の
強度変調の割合が得られる。しかし、この原信号６０に
は種々の要因により、他の周波数成分やオフセットなど
強度変調成分に無関係な信号成分が多く含まれているこ
とがある。

該実施例では、この無関係な信号或分を取り除く為、同
期検波周波数成分だけを通過させるバンドパスフィルタ
をディジタルフィルタで構成したものである。このバン
ドパスフィルタの通過帯域は非常に狭く、位相特性はそ
の中心周波数だけで位相遅れや進みがないものである。

以上の様なバンドパスフィルタを含めた同期検波回路に
おいて、種々の要因により同期検波信号５５の周波数が
変化したとすると、もちろん同期検波される原信号６０
の周波数も変化してしまう。その元の周波数からずれた
周波数の信号をディジタルフィルタで構成したバンドパ
スフィルタを通過させると、その振幅特性も位相特性も
変ってしまい、同期検波した場合大きな誤差となって表
れてしまう。

そこで、該実施例では同期検波信号５５の周波数の変化
をｆ−ｖ変換器５１で電圧に変換し、その電圧の変化で
電圧一周波数変換器５３の発振周波数を変化させ、信号
処理プロセッサ３の計算時間を変化させている．この電
圧一周波数変換器５３の発振周波数の変化により、信号
処理プロセッサ３などで構成されるバンドバスフィルタ
の通過中心周波数は同期検波周波数が常に中心になる様
に設定され、その振幅特性や位相特性は周波数が変化し
ても常に一定である．即ち、同期検波させる信号６０と
バンドパスフィルタを通過した信号５４の同期検波周波
数成分の振幅も位相もまったく一致しており、常に正確
な同期検波信号６１が得られる。

ここで、第６図を用いて該実施例をより詳細に説明する
。

第６図（Ａ）　（Ｂ）は第５図中信号処理プロセッサ３
で行われるディジタルフィルタの振幅及び位相の周波数
特性を表した図であり、第６図（Ａ）では第５図中の同
期検波される信号６０及び同期検波信号５５の周波数が
ｆ１であるとき、このディジタルフィルタの出力信号５
６は振幅がａで位相が零度であることを示している。と
ころが何らかの原因でこの周波数ｆ１がｆ２に変化した
場合、周波数の変化に伴い、フィルタ特性が変化しなけ
れば第６図（Ａ）に示すように振幅はｂに、位相は零度
から大きく外れてしまう。そしてもはや同期検波器５０
からの出力信号６１は信頼性のないものとなってしまう
。従来においては、このような場合種々の異なる周波数
特性をもつフィルタを備え、周波数変化に伴い適したフ
ィルタをデータメモリから選択し、これを配置すること
等が行われている。

該実施例においては、同期検波信号５５をモニタし、そ
の変化により信号処理プロセッサ３で行われるディジタ
ルフィルタの特性を変えているため、第６図（Ｂ）に示
すように周波数がｆ２に変化しても同期検波される信号
６０の振幅及び位相特性は周波数がｆ１の時と同じであ
り、装置の小型化を達成しつつ正確な同期検波信号が得
られる。

なお、積分増幅器５２の積分帯域は、同期検波周波数の
変化する帯域及びバンドパスフィルタの特性変化の追従
帯域によって決められるものである。

以上説明した様に、ある周波数範囲内において、信号処
理プロセッサ３の計算時間を変化させることによって該
信号処理プロセッサ３等で構成されるディジタルフィル
タの特性を入力信号の特性に一致させることが可能であ
る。

第１〜第３の実施例によれば、サンプリング周波数を可
変にすることにより、信号処理ブロセッサなどの処理プ
ロセッサのデータメモリやプログラムメモリの削減が可
能となり、小型化や簡略化が出来るという効果がある。

又同様に性能の向上などの効果もある。

（発明の効果） 以上説明したように、本発明によれば、ディジタル信号
処理手段内に、入力信号の離散化の為の複数の異なる標
本化周波数を発生する標本化周波数発生手段を設け、以
て、標本化周波数を可変にすることにより、入力信号の
離散化を行い、前記ディジタル信号処理手段内にあるデ
ータメモリやプログラムメモリの一部を共用するように
したから、ディジタル信号処理手段内にあるデータメモ
リやプログラムメモリを削減でき、且つ該装置の小型化
、簡略化を達成することができる。

【図面の簡単な説明】 第１図は本発明の第１の実施例を示すブロック図、第２
図はその主要部の動作を示すフローチャート、第３図は
本発明の第２の実施例を示すブロック図、第４図はその
主要部の動作を示すフローチャート、第５図は本発明の
第３の実施例を示すブロック図、第６図はその動作を詳
述するための図である。 ２・・・・・・Ａ／Ｄ変換器、３・・・・・・信号処理
プロセッサ、３１・・・・・・プログラマブルＡ／Ｄ変
換器、３２・・・・・・信号処理プロセッサ、３４．３
６・・・・・・書込みレジスタ、３５・・・・・・読込
みレジスタ、３７・・・・・・プログラマブル発振器、
５１・・・・・・ｆ−ｖ変換器、５２・・・・・・積分
増幅器、５３・・・・・・電圧一周波数変換器。 第２図

Claims (1)

【特許請求の範囲】
1. （１）入力信号を離散的にディジタル処理し、所望の信
   号を出力するディジタル信号処理手段を備えたディジタ
   ル信号処理装置であって、前記ディジタル信号処理手段
   内に、前記入力信号の離散化の為の複数の異なる標本化
   周波数を発生する標本化周波数発生手段を設けたことを
   特徴とするディジタル信号処理装置。