JPH0383149A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0383149A JPH0383149A JP1220758A JP22075889A JPH0383149A JP H0383149 A JPH0383149 A JP H0383149A JP 1220758 A JP1220758 A JP 1220758A JP 22075889 A JP22075889 A JP 22075889A JP H0383149 A JPH0383149 A JP H0383149A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- microcomputer
- outside
- address
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 5
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータに関し、特にチップ外
部へのメモリやＩ／Ｏ等の空間の拡張接続の改善に関す
るものである。
部へのメモリやＩ／Ｏ等の空間の拡張接続の改善に関す
るものである。
従来の技術
近年マイクロコンピュータの応用分野の拡大に伴ないシ
ングルチップマイクロプロセッサのみならず、マイクロ
コンピュータの分野においてもチップ外部にメモリやＩ
／Ｏ等を拡張接続して使用するモードを備える場合が多
い。一方メモリ又はＩ／Ｏ等の空間領域の増大に伴ない
、出力されるアドレス信号のビット数も増大する傾向に
ある。
ングルチップマイクロプロセッサのみならず、マイクロ
コンピュータの分野においてもチップ外部にメモリやＩ
／Ｏ等を拡張接続して使用するモードを備える場合が多
い。一方メモリ又はＩ／Ｏ等の空間領域の増大に伴ない
、出力されるアドレス信号のビット数も増大する傾向に
ある。
このように外部にメモリやＩ／Ｏ等の空間を拡張して使
用する時、ＲＯＭやＲＡＭ等のメモリを拡張する場合は
、メモリチップの容量増大に伴ない、外部拡張空間の多
くの部分を使用することが多いが、ペリフェラルＬＳＩ
等のＩ／Ｏを拡張する場合には、外部拡張空間のごく一
部しか必要としない場合が多い。
用する時、ＲＯＭやＲＡＭ等のメモリを拡張する場合は
、メモリチップの容量増大に伴ない、外部拡張空間の多
くの部分を使用することが多いが、ペリフェラルＬＳＩ
等のＩ／Ｏを拡張する場合には、外部拡張空間のごく一
部しか必要としない場合が多い。
後者の場合は、目的とするＩ／Ｏを指示するために、多
くのビット数のアドレス信号をデコードする必要が生じ
、このデコーダを構成するために必要となるゲート数も
増大する。
くのビット数のアドレス信号をデコードする必要が生じ
、このデコーダを構成するために必要となるゲート数も
増大する。
第４図に従来のマイクロコンピュータで、連続する４つ
のアドレスのＩ１０空間を持つペリフェラルＬＳ１１個
をチップ外部に拡張した場合の一例を示す。
のアドレスのＩ１０空間を持つペリフェラルＬＳ１１個
をチップ外部に拡張した場合の一例を示す。
１はマイクロコンピュータであり、ＡＯからＡ１５まで
のアドレス出力端子より、ＣＯからＣ１５までの１６ビ
ツトのアドレス信号を出力するものとする。２は外部に
拡張したペリフェラルＬＳＩで、ＢＯと８１の２ビツト
のアドレス入力端子と、チップセレクト端子Ｃ３を有す
る。３はデコーダで汎用ロジックＩＣ等の集積回路で構
成される場合が多い。
のアドレス出力端子より、ＣＯからＣ１５までの１６ビ
ツトのアドレス信号を出力するものとする。２は外部に
拡張したペリフェラルＬＳＩで、ＢＯと８１の２ビツト
のアドレス入力端子と、チップセレクト端子Ｃ３を有す
る。３はデコーダで汎用ロジックＩＣ等の集積回路で構
成される場合が多い。
第４図の例では、全体で２１６Ｈのアドレス空間から２
２個のアドレスを指定するために、Ｃ２からＣ１５まで
の上位１４ビツトのアドレス信号をデコードした信号Ｄ
ｏを生成し、ペリフェラルＬＳＩ２のチップセレクト端
子Ｃ８に人力し、下位２ビツトのアドレス信号ＣＯ及び
Ｃ１をそれぞれアドレス入力端子ＢＯ及びＢ１に入力す
る必要がある。
２個のアドレスを指定するために、Ｃ２からＣ１５まで
の上位１４ビツトのアドレス信号をデコードした信号Ｄ
ｏを生成し、ペリフェラルＬＳＩ２のチップセレクト端
子Ｃ８に人力し、下位２ビツトのアドレス信号ＣＯ及び
Ｃ１をそれぞれアドレス入力端子ＢＯ及びＢ１に入力す
る必要がある。
発明が解決しようとする課題
前述の例では、Ｃ２からＣ１５までの１４ビツトのアド
レスをデコードするためのデコーダ３をチップ外部に構
成する必要があり、前述の通りこのデコーダ３は汎用ロ
ジック等の集積回路で構成される場合が多い。
レスをデコードするためのデコーダ３をチップ外部に構
成する必要があり、前述の通りこのデコーダ３は汎用ロ
ジック等の集積回路で構成される場合が多い。
一般にデコードすべきアドレスのビット数が多くなるほ
ど、デコーダを構成するために使用する部品点数が多く
なる傾向がある。このことは、機器の小型化、軽量化に
対する要望に反するものである。
ど、デコーダを構成するために使用する部品点数が多く
なる傾向がある。このことは、機器の小型化、軽量化に
対する要望に反するものである。
本発明はこのような問題点を解決するもので、外部にメ
モリやＩ／Ｏ等を拡張接続して使用する場合に必要な部
品点数を減少することができるマイクロコンピュータを
提供することを目的としている。
モリやＩ／Ｏ等を拡張接続して使用する場合に必要な部
品点数を減少することができるマイクロコンピュータを
提供することを目的としている。
課題を解決するための手段
本発明は前述の問題点を解決するために、外部に拡張さ
れた空間をアクセスするために出力されたアドレス信号
が、あらかじめソフトウェア又はハードウェアで設定さ
れた任意の値又は任意の範囲の値に一致した時に、アク
ティブ信号を出力するデコーダをマイクロコンピュータ
のチップ内部に備え、かつ前記デコード信号を、アドレ
ス信号とは別にチップ外部に出力させるものである。
れた空間をアクセスするために出力されたアドレス信号
が、あらかじめソフトウェア又はハードウェアで設定さ
れた任意の値又は任意の範囲の値に一致した時に、アク
ティブ信号を出力するデコーダをマイクロコンピュータ
のチップ内部に備え、かつ前記デコード信号を、アドレ
ス信号とは別にチップ外部に出力させるものである。
作用
本発明は前述した手段により、チップ外部にデコーダを
設ける必要がないため、外部にメモリや１／′Ｏ等を拡
張する場合に必要な部品点数を削減することができる。
設ける必要がないため、外部にメモリや１／′Ｏ等を拡
張する場合に必要な部品点数を削減することができる。
実施例
第１図は本発明の一実施例におけるマイクロコンピュー
タの構成を示すブロック図である。第１図において、１
はマイクロコンピュータチップを示し、Ｃは外部に拡張
された空間を指定するアドレス信号である。４は前記ア
ドレス信号Ｃをデコードするデコーダであり、Ｄｉはデ
コーダ４のデコード出力信号である。デコード信号ＤＩ
及びアドレス信号Ｃはチップ外部に出力される。
タの構成を示すブロック図である。第１図において、１
はマイクロコンピュータチップを示し、Ｃは外部に拡張
された空間を指定するアドレス信号である。４は前記ア
ドレス信号Ｃをデコードするデコーダであり、Ｄｉはデ
コーダ４のデコード出力信号である。デコード信号ＤＩ
及びアドレス信号Ｃはチップ外部に出力される。
ここでデコーダ４は、ソフトウェア又はハードウェアで
任意に設定可能であり、あらかじめ設定された値又は設
定された範囲の値と、アドレス信号Ｃが一致した時にア
クティブ信号を出力するものである。
任意に設定可能であり、あらかじめ設定された値又は設
定された範囲の値と、アドレス信号Ｃが一致した時にア
クティブ信号を出力するものである。
第２図は、デコーダ４の一実施例である。この例はデコ
ーダの特性をソフトウェアで設定可能にした例である。
ーダの特性をソフトウェアで設定可能にした例である。
５は比較レジスタ、６はマスクレジスタであり、マイク
ロコンピュータの命令により任意の値を設定できる。比
較レジスタ５にはアドレス信号Ｃの所望のデコード値を
設定し、マスクレジスタ６にはアドレス信号Ｃと比較す
るビット位置を指定する。７はコンパレータであり、比
較レジスタ５とアドレス信号Ｃの比較をマスクレジスタ
６で指定されたビット位置のみ行ない、その内容が一致
すればデコード信号Ｄ１をアクティブにする。
ロコンピュータの命令により任意の値を設定できる。比
較レジスタ５にはアドレス信号Ｃの所望のデコード値を
設定し、マスクレジスタ６にはアドレス信号Ｃと比較す
るビット位置を指定する。７はコンパレータであり、比
較レジスタ５とアドレス信号Ｃの比較をマスクレジスタ
６で指定されたビット位置のみ行ない、その内容が一致
すればデコード信号Ｄ１をアクティブにする。
アドレス信号Ｃがｎビットあり、比較レジスタ５及びマ
スクレジスタ６のビット幅がアドレス信号と同じ場合、
マスクレジスタ６で全ビット比較指定すれば、全２ｎの
アドレス空間から任意の１アドレスを指定できる。又マ
スクレジスタ６で上位にビットのみ比較指定すれば、全
２０のアドレス空間から２（ｎ−ｋ）個の連続したアド
レス空間を指定可能である。
スクレジスタ６のビット幅がアドレス信号と同じ場合、
マスクレジスタ６で全ビット比較指定すれば、全２ｎの
アドレス空間から任意の１アドレスを指定できる。又マ
スクレジスタ６で上位にビットのみ比較指定すれば、全
２０のアドレス空間から２（ｎ−ｋ）個の連続したアド
レス空間を指定可能である。
第３図に本発明によるマイクロコンピュータを用い、連
続する４つのアドレスのＩ１０空間を持つペリフェラル
ＬＳ１１個をチップ外部に拡張接続した場合の一例を示
す。１はマイクロコンピュータであり、２はへりフェラ
ルＬＳＩである。マイクロコンピュータｌのアドレス信
号が１６ビツトある場合、アドレス信号の上位１４ビツ
トは第１図で説明した通りチップ内部でデコードし、デ
コード出力端子ＤＯＵＴから出力されたデコード信号Ｄ
１をチップセレクト端子Ｃ８に人力する。そしてアドレ
ス出力端子ＡＯ及びＡ１から出力されたアドレス信号の
下位２ビツトＣＯ及びＣ１をそれぞれペリフェラルＬＳ
Ｉ２のアドレス入力端子Ｂ○及びＢ１に入力させれば良
く、従来のように外部に汎用ロジック等の集積回路から
なるデコーダを構成する必要がなくなる。
続する４つのアドレスのＩ１０空間を持つペリフェラル
ＬＳ１１個をチップ外部に拡張接続した場合の一例を示
す。１はマイクロコンピュータであり、２はへりフェラ
ルＬＳＩである。マイクロコンピュータｌのアドレス信
号が１６ビツトある場合、アドレス信号の上位１４ビツ
トは第１図で説明した通りチップ内部でデコードし、デ
コード出力端子ＤＯＵＴから出力されたデコード信号Ｄ
１をチップセレクト端子Ｃ８に人力する。そしてアドレ
ス出力端子ＡＯ及びＡ１から出力されたアドレス信号の
下位２ビツトＣＯ及びＣ１をそれぞれペリフェラルＬＳ
Ｉ２のアドレス入力端子Ｂ○及びＢ１に入力させれば良
く、従来のように外部に汎用ロジック等の集積回路から
なるデコーダを構成する必要がなくなる。
なお本実施例ではデコード機能を１組のみ内蔵した場合
について説明したが、複数組内蔵させればより効果的な
場合が多くなる。
について説明したが、複数組内蔵させればより効果的な
場合が多くなる。
発明の効果
以上のように本発明によれば、任意の値又は任意の範囲
の値をデコードする機能をマイクロコンピュータのチッ
プ内部に設けることにより、外部にメモリやＩ／Ｏ等を
拡張使用する場合に、外部に必要な部品点数を削減する
ことが可能となる。
の値をデコードする機能をマイクロコンピュータのチッ
プ内部に設けることにより、外部にメモリやＩ／Ｏ等を
拡張使用する場合に、外部に必要な部品点数を削減する
ことが可能となる。
第１図は本発明の一実施例におけるマイクロコンピュー
タの構成を示すブロック図、第２図は本発明の一部を構
成するデコーダの一例を示すブロック図、第３図は本発
明の一実施例によるマイクロコンピュータの外部拡張例
を示すブロック図、第４図は従来のマイクロコンピュー
タの外部拡張例を示すブロック図である。 １・・・・・・マイクロコンピュータ、２・・・・・・
ペリフェラルＬＳ’Ｔ、３・・・・・・外部デコーダ、
４・・・・・・内部デコーダ、５・・・・・・比較レジ
スタ、６・・・・・・マスクレジスタ、７・・・・・・
コンパレータ、ＡＯ−Ａ１５・・・・・・アドレス出力
端子、ＢＯ，Ｂｌ・・・・・・アドレス入力端子、Ｃ，
Ｃ０−Ｃｌ３・・・・・・アドレス信号、 Ｄｏυ丁・
・・・・・デコード信号出力端子、ＤＯ，Ｄｉ・・・・
・・デコード信号、Ｃ８・・・・・・チップセレクト端
子。
タの構成を示すブロック図、第２図は本発明の一部を構
成するデコーダの一例を示すブロック図、第３図は本発
明の一実施例によるマイクロコンピュータの外部拡張例
を示すブロック図、第４図は従来のマイクロコンピュー
タの外部拡張例を示すブロック図である。 １・・・・・・マイクロコンピュータ、２・・・・・・
ペリフェラルＬＳ’Ｔ、３・・・・・・外部デコーダ、
４・・・・・・内部デコーダ、５・・・・・・比較レジ
スタ、６・・・・・・マスクレジスタ、７・・・・・・
コンパレータ、ＡＯ−Ａ１５・・・・・・アドレス出力
端子、ＢＯ，Ｂｌ・・・・・・アドレス入力端子、Ｃ，
Ｃ０−Ｃｌ３・・・・・・アドレス信号、 Ｄｏυ丁・
・・・・・デコード信号出力端子、ＤＯ，Ｄｉ・・・・
・・デコード信号、Ｃ８・・・・・・チップセレクト端
子。
Claims (1)
- チップ外部にメモリ又はＩ／Ｏ等の空間を拡張するため
にアドレス信号をチップ端子より出力する機能を備えた
マイクロコンピュータにおいて、前記チップ外部に拡張
された空間をアクセスするために出力されたアドレス信
号が、あらかじめソフトウェア又はハードウェアで設定
された任意の値又は任意の範囲の値に一致した時にアク
ティブ信号を出力するデコード手段を前記チップ内部に
備え、かつ前記デコード信号を前記アドレス信号とは別
に前記チップ外部に出力する手段を備えたことを特徴と
するマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220758A JPH0383149A (ja) | 1989-08-28 | 1989-08-28 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1220758A JPH0383149A (ja) | 1989-08-28 | 1989-08-28 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383149A true JPH0383149A (ja) | 1991-04-09 |
Family
ID=16756085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1220758A Pending JPH0383149A (ja) | 1989-08-28 | 1989-08-28 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744455A (ja) * | 1993-07-26 | 1995-02-14 | Nec Corp | アドレスデコーダ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6124900B2 (ja) * | 1975-11-13 | 1986-06-13 | Tokyo Denryoku Kk | |
| JPS6312049A (ja) * | 1986-03-20 | 1988-01-19 | Nec Corp | マイクロコンピユ−タ |
| JPS63300628A (ja) * | 1987-05-30 | 1988-12-07 | Asahi Chem Ind Co Ltd | プログラマブルアドレスデコ−ダ |
| JPH01195555A (ja) * | 1988-01-29 | 1989-08-07 | Mitsubishi Electric Corp | マイクロコンピュータ |
-
1989
- 1989-08-28 JP JP1220758A patent/JPH0383149A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6124900B2 (ja) * | 1975-11-13 | 1986-06-13 | Tokyo Denryoku Kk | |
| JPS6312049A (ja) * | 1986-03-20 | 1988-01-19 | Nec Corp | マイクロコンピユ−タ |
| JPS63300628A (ja) * | 1987-05-30 | 1988-12-07 | Asahi Chem Ind Co Ltd | プログラマブルアドレスデコ−ダ |
| JPH01195555A (ja) * | 1988-01-29 | 1989-08-07 | Mitsubishi Electric Corp | マイクロコンピュータ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744455A (ja) * | 1993-07-26 | 1995-02-14 | Nec Corp | アドレスデコーダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01112450A (ja) | メモリ管理ユニット | |
| US6668301B2 (en) | Microcontroller with flexible interface to external device | |
| US5619670A (en) | Address decoder with small circuit scale and address area expansion capability | |
| JPH056280B2 (ja) | ||
| US5454092A (en) | Microcomputer having an improved internal address mapping apparatus | |
| WO1998034215A3 (en) | Speech and sound synthesizing | |
| US4649476A (en) | Microcomputer having an internal address mapper | |
| US6532180B2 (en) | Write data masking for higher speed DRAMs | |
| JPH0383149A (ja) | マイクロコンピュータ | |
| JPS5892054A (ja) | プログラマブル・チツプ・イネ−ブル回路 | |
| US20030035323A1 (en) | Data write circuit | |
| JPH1139212A (ja) | マイクロコンピュータ | |
| JPH03276357A (ja) | ｉ／ｏアドレス変換方式 | |
| KR100453737B1 (ko) | 디지털데이터 저장장치 | |
| JPS6172348A (ja) | 集積回路装置 | |
| JP2946508B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH01251386A (ja) | システム拡張方式 | |
| JPH01155594A (ja) | 半導体メモリ回路 | |
| JPH0628245A (ja) | マイクロコンピュータ | |
| JPS62158356A (ja) | 機能拡張用ｌｓｉ | |
| JPS5927937B2 (ja) | 情報処理回路 | |
| JPH0476646A (ja) | マイクロプロセッサ | |
| JPS6272033A (ja) | 命令デコ−ド回路 | |
| JPS58108082A (ja) | 半導体メモリ回路 | |
| JPH04362752A (ja) | メモリのライトプロテクト回路 |