JPH0381851A - コプロセッサを用いたシリアル通信装置 - Google Patents
コプロセッサを用いたシリアル通信装置Info
- Publication number
- JPH0381851A JPH0381851A JP1219234A JP21923489A JPH0381851A JP H0381851 A JPH0381851 A JP H0381851A JP 1219234 A JP1219234 A JP 1219234A JP 21923489 A JP21923489 A JP 21923489A JP H0381851 A JPH0381851 A JP H0381851A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- serial communication
- data
- rams
- dual port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 28
- 230000009977 dual effect Effects 0.000 claims abstract description 14
- 239000000872 buffer Substances 0.000 abstract description 7
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000015654 memory Effects 0.000 abstract description 3
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンピュータなどのシリアル通信を行なう
装置に関する。
装置に関する。
〔発明の概要１
この発明は、ＣＰＵが、外部装置とシリアル通信を行な
う装置において、コプロセッサに通信制御をまかせるこ
とにより、通信の高速化と、ＣＰＵの負荷軽減による装
置の高速化を計るようにしたちのである。
う装置において、コプロセッサに通信制御をまかせるこ
とにより、通信の高速化と、ＣＰＵの負荷軽減による装
置の高速化を計るようにしたちのである。
〔従来の技術］
従来、ＣＰＵが外部装置と通信を行なう場合、直接ポー
トの状態を見てコントロールし、バッファ管理し、デー
タの内容を見て通信プロトコルを実行していた。
トの状態を見てコントロールし、バッファ管理し、デー
タの内容を見て通信プロトコルを実行していた。
しかし、従来の通信制御方式では、ＣＰＵが多・量のデ
ータを送受信したり、複数のポートを同時期に扱う場合
には、他の処理を長い間中断しなくてはならなかったり
、転送速度を低くしなければ受信データを取り落として
しまうなどの欠点があった・ そこでこの発明は、従来のこのような欠点を解決するた
めに、多量のデータを送受信したり、複数のポートを同
時期に使った場合でも、ＣＰＵが行なっている他の処理
が長く中断されたり、受信データを取り落としたりしな
いことを目的としている。
ータを送受信したり、複数のポートを同時期に扱う場合
には、他の処理を長い間中断しなくてはならなかったり
、転送速度を低くしなければ受信データを取り落として
しまうなどの欠点があった・ そこでこの発明は、従来のこのような欠点を解決するた
めに、多量のデータを送受信したり、複数のポートを同
時期に使った場合でも、ＣＰＵが行なっている他の処理
が長く中断されたり、受信データを取り落としたりしな
いことを目的としている。
上記問題点を解決するために、この発明は、外部入出力
装置としてシリアル通信ポートを持った装置において、
デュアルポートＲＡＭをＣＰＵとのインターフェースに
用いたシリアル通信ポート内蔵のコプロセッサを搭載し
た構成とし、通信におけるＣＰＵの負荷を軽減し、他の
処理の長い中断′や、受信データの取り落としを防止す
るようにした。
装置としてシリアル通信ポートを持った装置において、
デュアルポートＲＡＭをＣＰＵとのインターフェースに
用いたシリアル通信ポート内蔵のコプロセッサを搭載し
た構成とし、通信におけるＣＰＵの負荷を軽減し、他の
処理の長い中断′や、受信データの取り落としを防止す
るようにした。
上記のように構成された、外部入出力装置に、シリアル
通信ポートを持った装置で、データの送受信を行なう場
合、ＣＰＵは、デュアルポートＲＡＭにデータとフラグ
をメモリアクセスするだけでよく、データ量が多くても
、また複数のポートを用いている場合でも高速で処理で
き、コプロセッサは、内蔵のシリアル通信ポートのコン
トロール、バッファ管理のみを行なうので、転送速度が
高い場合でも無理なく処理することができるのである。
通信ポートを持った装置で、データの送受信を行なう場
合、ＣＰＵは、デュアルポートＲＡＭにデータとフラグ
をメモリアクセスするだけでよく、データ量が多くても
、また複数のポートを用いている場合でも高速で処理で
き、コプロセッサは、内蔵のシリアル通信ポートのコン
トロール、バッファ管理のみを行なうので、転送速度が
高い場合でも無理なく処理することができるのである。
〔実施例１
以下に、この発明の実施例を図面に基づいて説明する。
第１図において、入出力装置としてシリアル通信ポート
を４チャンネル持った装置のブロック図を示す、この装
置は２つのシリアル通信ポートを内蔵したコプロセッサ
を２個用い、それぞれに、コプロセッサｌ、２の為のプ
ログラムを書き込んだローカルなメモリ３．４と、ＣＰ
Ｕ７とのインターフェース用にデュアルポートＲＡＭ５
．６を持たせている。外部装置と通信をする場合、ＣＰ
Ｕ７はデュアルポートＲ，ＡＭ５．６に、その通信仕様
を示すデータを書き込み、それに従ってコプロセッサｌ
、２は、通信ポートの設定と処理内容を決定する。送信
の際ＣＰＵ７は、デュアルポートＲＡＭ５．６にデータ
と送信フラグ等を書き込み、受信時には、受信データの
引き渡しを要求するフラグ等を書き込む、コプロセッサ
ｌ、２は、ローカルメモリ３．４上に送受信バッファを
持ち、デュアルポートＲＡＭ５．６上のフラグに応じて
、送信データをデュアルポートＲＡＭ５，６からバッフ
ァに転送したり、受信データをデュアルポートＲＡＭ５
．６上に転送したりする。これらはそれぞれのポートに
対して同様に行なわれる。
を４チャンネル持った装置のブロック図を示す、この装
置は２つのシリアル通信ポートを内蔵したコプロセッサ
を２個用い、それぞれに、コプロセッサｌ、２の為のプ
ログラムを書き込んだローカルなメモリ３．４と、ＣＰ
Ｕ７とのインターフェース用にデュアルポートＲＡＭ５
．６を持たせている。外部装置と通信をする場合、ＣＰ
Ｕ７はデュアルポートＲ，ＡＭ５．６に、その通信仕様
を示すデータを書き込み、それに従ってコプロセッサｌ
、２は、通信ポートの設定と処理内容を決定する。送信
の際ＣＰＵ７は、デュアルポートＲＡＭ５．６にデータ
と送信フラグ等を書き込み、受信時には、受信データの
引き渡しを要求するフラグ等を書き込む、コプロセッサ
ｌ、２は、ローカルメモリ３．４上に送受信バッファを
持ち、デュアルポートＲＡＭ５．６上のフラグに応じて
、送信データをデュアルポートＲＡＭ５，６からバッフ
ァに転送したり、受信データをデュアルポートＲＡＭ５
．６上に転送したりする。これらはそれぞれのポートに
対して同様に行なわれる。
〔発明の効果）
この発明は、以上説明したように、デュアルポートＲＡ
ＭをＣＰＵとのインターフェースに用いたシリアル通信
ポート内蔵のコプロセッサを搭載することによって、Ｃ
ＰＵの負荷軽減により装置の高速化が計れ、また、コプ
ロセッサが通信に専従するため、確実なシリアル通信を
行なえる効果が有る。
ＭをＣＰＵとのインターフェースに用いたシリアル通信
ポート内蔵のコプロセッサを搭載することによって、Ｃ
ＰＵの負荷軽減により装置の高速化が計れ、また、コプ
ロセッサが通信に専従するため、確実なシリアル通信を
行なえる効果が有る。
第１図は本発明の一実施例を示すブロックダイヤグラム
である。 １．２・・・コプロセッサ ３．４・・・ローカルメモリ ５．６・・・デュアルポートＲＡＭ ・ ＣＰＵ 以 上
である。 １．２・・・コプロセッサ ３．４・・・ローカルメモリ ５．６・・・デュアルポートＲＡＭ ・ ＣＰＵ 以 上
Claims (1)
- 外部入出力装置としてシリアル通信ポートを持った装置
において、デュアルポートＲＡＭを介してＣＰＵとイン
ターフェースを取り、内部にシリアル通信ポートを内蔵
したＭＰＵを、コプロセッサとして通信を行なうことを
特徴とする、シリアル通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219234A JPH0381851A (ja) | 1989-08-25 | 1989-08-25 | コプロセッサを用いたシリアル通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1219234A JPH0381851A (ja) | 1989-08-25 | 1989-08-25 | コプロセッサを用いたシリアル通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0381851A true JPH0381851A (ja) | 1991-04-08 |
Family
ID=16732310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1219234A Pending JPH0381851A (ja) | 1989-08-25 | 1989-08-25 | コプロセッサを用いたシリアル通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0381851A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0549334A2 (en) * | 1991-12-24 | 1993-06-30 | Matsushita Electric Industrial Co., Ltd. | A data input and output control device and a one-chip microcomputer integrating the same |
| EP0729106A1 (en) * | 1995-02-14 | 1996-08-28 | Nokia Mobile Phones Ltd. | Data interface |
| US8667254B1 (en) * | 2008-05-15 | 2014-03-04 | Xilinx, Inc. | Method and apparatus for processing data in an embedded system |
-
1989
- 1989-08-25 JP JP1219234A patent/JPH0381851A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0549334A2 (en) * | 1991-12-24 | 1993-06-30 | Matsushita Electric Industrial Co., Ltd. | A data input and output control device and a one-chip microcomputer integrating the same |
| EP0549334A3 (en) * | 1991-12-24 | 1994-10-26 | Matsushita Electric Ind Co Ltd | A data input and output control device and a one-chip microcomputer integrating the same |
| US5504927A (en) * | 1991-12-24 | 1996-04-02 | Matsushita Electric Industrial Co., Ltd. | System for controlling input/output data for an integrated one-chip microcomputer utilizing an external clock of a different speed for data transfer |
| EP0729106A1 (en) * | 1995-02-14 | 1996-08-28 | Nokia Mobile Phones Ltd. | Data interface |
| US8667254B1 (en) * | 2008-05-15 | 2014-03-04 | Xilinx, Inc. | Method and apparatus for processing data in an embedded system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4999768A (en) | Data transfer control units each of which comprises processors and dual-part memory | |
| US4730308A (en) | Interface between a computer bus and a serial packet link | |
| US20060155907A1 (en) | Multiprocessor system | |
| US20060143363A1 (en) | Module interface handler for controller area network (CAN) communication module | |
| JPH0381851A (ja) | コプロセッサを用いたシリアル通信装置 | |
| JP2008502977A (ja) | バス・コントローラのための割り込み方式 | |
| JPS5864528A (ja) | 複数マイクロプロセツサのデ−タ転送方式 | |
| JP3016788B2 (ja) | 装置間通信・キャッシュ一致処理方式 | |
| KR100475438B1 (ko) | 데이터 버스 시스템 및 버스간 크로스 액세스 방법 | |
| JPH03160550A (ja) | エンディアン変換方式 | |
| KR100252084B1 (ko) | 멀티 프로세스 시스템에서 데이터 라이트/리드 방법 및 데이터엑세스 장치 | |
| JPS6347867A (ja) | デユアルｃｐｕ間通信方式 | |
| JPS62251954A (ja) | デ−タ通信処理装置 | |
| JPS58142465A (ja) | デ−タ転送・処理装置 | |
| JPS62152057A (ja) | デ−タ転送装置 | |
| JPS63314668A (ja) | メモリマツプドデ−タ転送システム | |
| JPH02201569A (ja) | マイクロプロセッサ間通信方式 | |
| JPS63136742A (ja) | デ−タ転送装置 | |
| JPH0199146A (ja) | 異機種計算機間通信の送信権制御方式 | |
| JPH0374751A (ja) | 入出力制御装置 | |
| JPS6262648A (ja) | 通信制御装置 | |
| JPH0275249A (ja) | 通信制御装置 | |
| JPS63263850A (ja) | 情報処理装置間の通信方式 | |
| JPH02155059A (ja) | データ転送方式 | |
| JPH06301626A (ja) | 電子制御機器 |