JPS6262648A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS6262648A JPS6262648A JP60202085A JP20208585A JPS6262648A JP S6262648 A JPS6262648 A JP S6262648A JP 60202085 A JP60202085 A JP 60202085A JP 20208585 A JP20208585 A JP 20208585A JP S6262648 A JPS6262648 A JP S6262648A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- control device
- data
- memory space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、複数の装置同志による通信、あるいは、複数
の装置の間に介在してデータの振り分は等を行う通信制
御装置に関する。
の装置の間に介在してデータの振り分は等を行う通信制
御装置に関する。
従来の技術
従来の通信制御装置は、主制御装置（ＣＰＵ）に接続さ
れた共通パスライン（（、−ＢＵＳ）を介して、ホスト
装置メモリと通信アダプタとに接続されている。ホスト
装置メモリには、第１には基本オペレーティングシステ
ム（Ｏ８）、アプリケーションプログラムが記憶され、
第２には通信アダプタに転送する伝送用バッファ、第３
には電源０８時の予備プログラムに使用するブートスト
ラッププログラムとが記憶されている。また、通信アダ
プタは、主制御装置の指令により、ホスト装置メモリの
伝送用バッファから信号を入力し、伝送路から他の装置
へこの信号を送受していた。
れた共通パスライン（（、−ＢＵＳ）を介して、ホスト
装置メモリと通信アダプタとに接続されている。ホスト
装置メモリには、第１には基本オペレーティングシステ
ム（Ｏ８）、アプリケーションプログラムが記憶され、
第２には通信アダプタに転送する伝送用バッファ、第３
には電源０８時の予備プログラムに使用するブートスト
ラッププログラムとが記憶されている。また、通信アダ
プタは、主制御装置の指令により、ホスト装置メモリの
伝送用バッファから信号を入力し、伝送路から他の装置
へこの信号を送受していた。
そして伝送用バッファの信号は表示装置に表示される。
発明が解決しようとする問題点
しかしながら従来装置では、通信アダプタが単独にデー
タ伝送用のメモリ空間を有しており、ホスト装置がデー
タの送受信を行うためには、通信アダプタとの間で一担
データ伝送を行ったのちに通信アダプタに処理依頼をし
、実際の伝送が行われるという２段階の手続きを踏まな
ければならないという問題があった。
タ伝送用のメモリ空間を有しており、ホスト装置がデー
タの送受信を行うためには、通信アダプタとの間で一担
データ伝送を行ったのちに通信アダプタに処理依頼をし
、実際の伝送が行われるという２段階の手続きを踏まな
ければならないという問題があった。
本発明は、このような従来の問題を解決するものであり
、処理の簡素化を図るとともに処理時間の短縮を図るこ
とのできる優れた通信制御装置を提（共することを目的
としたものである。
、処理の簡素化を図るとともに処理時間の短縮を図るこ
とのできる優れた通信制御装置を提（共することを目的
としたものである。
問題点を解決するための手段
本発明は上記目的を達成するために、ホスト装置メモリ
内に設けられた伝送用バッファのメモリ空間と、伝送路
に接続された通信アダプタ内に設けられたメモリ空間と
を切換える切換手段を設け、伝送路を介して他の装置へ
信号を伝送するときには、主制御装置から信号が直接、
通信アダプタ内に伝送されるよう切換手段を切換えるよ
う構成したものである。
内に設けられた伝送用バッファのメモリ空間と、伝送路
に接続された通信アダプタ内に設けられたメモリ空間と
を切換える切換手段を設け、伝送路を介して他の装置へ
信号を伝送するときには、主制御装置から信号が直接、
通信アダプタ内に伝送されるよう切換手段を切換えるよ
う構成したものである。
作用
本発明は上記した構成により、主制御装置の信号を伝送
路から他の装置へ送出するときには、信号をホスト装置
メモリ内の伝送用バッファメモリ空間を経由させること
な（、主制額装置の信号が直接通信アダプタのメモリ空
間に送出されて、そこから伝送路に送出されるので、伝
送速度が早くなるという利点を有することとなる。
路から他の装置へ送出するときには、信号をホスト装置
メモリ内の伝送用バッファメモリ空間を経由させること
な（、主制額装置の信号が直接通信アダプタのメモリ空
間に送出されて、そこから伝送路に送出されるので、伝
送速度が早くなるという利点を有することとなる。
実施例
図面は本発明の一実施例における通信制御装置のブロッ
ク図である。図面において、１はキーボード等の入力装
置、２は通信制御装置内の各装置を制御する主制御装置
、３はホスト装置メモリであり、ＯＳアプリケーション
プログラム３ ａ ％伝送用バッファ３ｂ、ブートスト
ラップメモリ３Ｃとを有している。４は伝送用バッファ
３ｂの内容を表示する表示装置、５は通信アダプタであ
り、主制御装置２からの信号を一旦２ボートＲＡ Ｍ
７に蓄積して、伝送路９へ送出するものである。６は主
制御装置２の制御により２ボ一トＲＡＭ７と伝送路９の
信号の授受を制御する補助制御装置である。８は主制御
装置２の信号を、伝送用バッファ３ｂ１２ボートＲＡＭ
７のいずれか一方に切換えて送出する切換手段である。
ク図である。図面において、１はキーボード等の入力装
置、２は通信制御装置内の各装置を制御する主制御装置
、３はホスト装置メモリであり、ＯＳアプリケーション
プログラム３ ａ ％伝送用バッファ３ｂ、ブートスト
ラップメモリ３Ｃとを有している。４は伝送用バッファ
３ｂの内容を表示する表示装置、５は通信アダプタであ
り、主制御装置２からの信号を一旦２ボートＲＡ Ｍ
７に蓄積して、伝送路９へ送出するものである。６は主
制御装置２の制御により２ボ一トＲＡＭ７と伝送路９の
信号の授受を制御する補助制御装置である。８は主制御
装置２の信号を、伝送用バッファ３ｂ１２ボートＲＡＭ
７のいずれか一方に切換えて送出する切換手段である。
通信制御装置■０はこれら主制御装置２、ホスト装置メ
モリ３、通信アダプタ５、切換手段８とを有している。
モリ３、通信アダプタ５、切換手段８とを有している。
次に上記実施例の動作について説明する。図面において
、通信制御装置ｌＯの電源を○Ｎすると、強制的にブー
トストラップメモリ３ｃに記憶された予１１ｔｉプログ
ラムが主制御装置２に呼び出され、待ち受は状態となる
。そして、入力装置１がら、アプリケーションプログラ
ムやデータが入力されると、この信号が主制御装置２に
送出され、ＯＳアプリ′ｒ−ジョンプログラム３ａと主
制御装置２とが信号の授受を行なう。
、通信制御装置ｌＯの電源を○Ｎすると、強制的にブー
トストラップメモリ３ｃに記憶された予１１ｔｉプログ
ラムが主制御装置２に呼び出され、待ち受は状態となる
。そして、入力装置１がら、アプリケーションプログラ
ムやデータが入力されると、この信号が主制御装置２に
送出され、ＯＳアプリ′ｒ−ジョンプログラム３ａと主
制御装置２とが信号の授受を行なう。
通常は切換手段８は表示側８ａになっているので、これ
らのプログラム、データの信号は、伝送用バッファ３ｂ
に蓄積されて、表示装置４に内容が表示されることとな
る。
らのプログラム、データの信号は、伝送用バッファ３ｂ
に蓄積されて、表示装置４に内容が表示されることとな
る。
一方、主制御装置２の信号を伝送路９を介して他の装置
へ送出するときには、切換手段８を伝送側８ ｂにして
信号を２ポ一トＲＡＭ７に送出する。ｉ’ｉ（動制御装
置６が伝送路９および、他の装置の状態を確認して、良
好であれば、２ボ一トＲＡＭの信号を伝送路９を介して
他の装置へ送出する。
へ送出するときには、切換手段８を伝送側８ ｂにして
信号を２ポ一トＲＡＭ７に送出する。ｉ’ｉ（動制御装
置６が伝送路９および、他の装置の状態を確認して、良
好であれば、２ボ一トＲＡＭの信号を伝送路９を介して
他の装置へ送出する。
すなわち、通信アダプタのデータ伝送用メモリ空間には
そのアクセス権を制御するための制御信号が設けられて
おり、ホスト装置は制御信号によってデータ伝送用メモ
リ空間のアクセス権の獲得、放棄が可能となる。本装置
より他装置にデータを転送する場合には、アクセス権を
獲得後、転送データをデータ伝送用メモリ空間にセット
し、アクセス権を伝送アダプタに渡すお同時に転送要求
を発することにより転送が行われる。本装置より他装置
へ転送すべきデータがない場合には、アクセス権を通信
アダプタに渡しておくことにより、他装置からのランダ
ムなデータ送信を即時に受信することができるようにな
る。
そのアクセス権を制御するための制御信号が設けられて
おり、ホスト装置は制御信号によってデータ伝送用メモ
リ空間のアクセス権の獲得、放棄が可能となる。本装置
より他装置にデータを転送する場合には、アクセス権を
獲得後、転送データをデータ伝送用メモリ空間にセット
し、アクセス権を伝送アダプタに渡すお同時に転送要求
を発することにより転送が行われる。本装置より他装置
へ転送すべきデータがない場合には、アクセス権を通信
アダプタに渡しておくことにより、他装置からのランダ
ムなデータ送信を即時に受信することができるようにな
る。
本実施例によれば
（１）他装置とデータ送受信を行う場合に、伝送アダプ
タを意識することなくホスト装置のメモリ空間をアクセ
スするだけでよい。
タを意識することなくホスト装置のメモリ空間をアクセ
スするだけでよい。
（２）データ送受信の際のホスト装置と通信アダプタ間
のデータ転送を行う必要がないため、送受信のための時
間を短縮できる。
のデータ転送を行う必要がないため、送受信のための時
間を短縮できる。
（３） 他装置から送信されてくるデータを受信する
と、通信アダプタはホスト装置に対して、即時に割込み
によって通知するため、時間遅れがほとんどない。
と、通信アダプタはホスト装置に対して、即時に割込み
によって通知するため、時間遅れがほとんどない。
という利点を有する。
発明の効果
本発明は上記実施例より明らかな通り、ホスト装置メモ
リ内に設けられた伝送用バッファメモリ空間と、伝送路
に接続された通信アダプタ内に設けられたメモリ空間と
を切換える切換手段を設け、伝送路を介して他の装置へ
信号を伝送するときには、主制御装置から信号が直接通
信アダプタ内に伝送されるよう切換手段を切換えるよう
構成したので、主制御装置の信号を伝送路から他の装置
へ送出するときには、信号をホスト装置メモリ内の伝送
用バッファメモリ空間を経由させることな（、主制御装
置の信号が直接、通信アダプタのメモリ空間に送出され
て、そこから伝送路が送出されることとなり、伝送速度
が早くなるという効果を有する。
リ内に設けられた伝送用バッファメモリ空間と、伝送路
に接続された通信アダプタ内に設けられたメモリ空間と
を切換える切換手段を設け、伝送路を介して他の装置へ
信号を伝送するときには、主制御装置から信号が直接通
信アダプタ内に伝送されるよう切換手段を切換えるよう
構成したので、主制御装置の信号を伝送路から他の装置
へ送出するときには、信号をホスト装置メモリ内の伝送
用バッファメモリ空間を経由させることな（、主制御装
置の信号が直接、通信アダプタのメモリ空間に送出され
て、そこから伝送路が送出されることとなり、伝送速度
が早くなるという効果を有する。
図面は本発明の一実施例による通信制御装置のブロック
図である。 １・・・・・・入力装置、２・・・・・・主制御装置、
３・・・・・・ホスト装置メモリ、３ａ・・・・・・Ｏ
Ｓアプリケーションプログラム、３ｂ・・・・・・伝送
用バッファ、３ｃ・・・・・・ブートストラップメモリ
、４・・・・・・表示装置、５・・・・・・通信アダプ
タ、６・・・・・・補助制御装置、７・・・・・・２ボ
一トＲＡＭ、８・・・・・・切換手段、９・・・・・・
伝送路、１０・・・・・・通信制御装置。
図である。 １・・・・・・入力装置、２・・・・・・主制御装置、
３・・・・・・ホスト装置メモリ、３ａ・・・・・・Ｏ
Ｓアプリケーションプログラム、３ｂ・・・・・・伝送
用バッファ、３ｃ・・・・・・ブートストラップメモリ
、４・・・・・・表示装置、５・・・・・・通信アダプ
タ、６・・・・・・補助制御装置、７・・・・・・２ボ
一トＲＡＭ、８・・・・・・切換手段、９・・・・・・
伝送路、１０・・・・・・通信制御装置。
Claims (1)
- 入力装置から入力信号を入力し、ＯＳアプリケーション
プログラムにより制御信号を送出する主制御装置と、上
記ＯＳアプリケーションプログラムを記憶し、上記主制
御装置を介して上記入力装置の入力信号を一時記憶する
ホスト装置メモリと、このホスト装置の上記入力信号を
表示する表示装置と、上記主制御装置の上記入力信号を
一時記憶し、他の装置の状態を確認して伝送路へ送出す
る通信アダプタと、上記主制御装置の上記制御信号によ
り、上記主制御装置の上記入力信号を上記ホスト装置メ
モリ、通信アダプタのいずれか一方に送出する切換手段
とを備えた通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60202085A JPS6262648A (ja) | 1985-09-12 | 1985-09-12 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60202085A JPS6262648A (ja) | 1985-09-12 | 1985-09-12 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6262648A true JPS6262648A (ja) | 1987-03-19 |
Family
ID=16451715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60202085A Pending JPS6262648A (ja) | 1985-09-12 | 1985-09-12 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6262648A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537145A (en) * | 1976-07-09 | 1978-01-23 | Hitachi Ltd | Line memory control system at communication control equipment |
| JPS59231638A (ja) * | 1983-06-13 | 1984-12-26 | Nec Corp | デ−タ転送方式 |
-
1985
- 1985-09-12 JP JP60202085A patent/JPS6262648A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537145A (en) * | 1976-07-09 | 1978-01-23 | Hitachi Ltd | Line memory control system at communication control equipment |
| JPS59231638A (ja) * | 1983-06-13 | 1984-12-26 | Nec Corp | デ−タ転送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5063494A (en) | Programmable data communications controller | |
| KR100229897B1 (ko) | 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치 | |
| JPS6262648A (ja) | 通信制御装置 | |
| US5307468A (en) | Data processing system and method for controlling the latter as well as a CPU board | |
| JPH03160550A (ja) | エンディアン変換方式 | |
| JP2695773B2 (ja) | マルチｃｐｕ制御方式 | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| JPH0215355A (ja) | コンピュータ表示システム | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPS63128837A (ja) | 回線制御装置 | |
| KR100251849B1 (ko) | 다중화 기능을 갖는 입/출력 제어 보드 | |
| KR950010948B1 (ko) | 베사 로컬 시스템에서의 데이타 중계 방법 및 장치 | |
| JPH0381851A (ja) | コプロセッサを用いたシリアル通信装置 | |
| JPS62212754A (ja) | 送受信デ−タの転送制御方式 | |
| KR930011203B1 (ko) | 이중화 프로세서 시스팀의 입출력 장비 정합장치 | |
| JPS58202643A (ja) | 通信バスル−ト制御方式 | |
| KR20000003010A (ko) | 두 개의 공유 메모리를 사용한 프로세서의 이중화 장치 및 방법 | |
| JPH0236016B2 (ja) | ||
| JPS60196866A (ja) | デ−タ処理装置 | |
| JPS63143639A (ja) | システム監視装置 | |
| JPS62251954A (ja) | デ−タ通信処理装置 | |
| JPH03136151A (ja) | メモリ二重書き込み方式 | |
| JPH06175970A (ja) | データ通信制御回路 | |
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPH03139050A (ja) | 通信制御装置 |