JPH038144B2 - - Google Patents
Info
- Publication number
- JPH038144B2 JPH038144B2 JP56017665A JP1766581A JPH038144B2 JP H038144 B2 JPH038144 B2 JP H038144B2 JP 56017665 A JP56017665 A JP 56017665A JP 1766581 A JP1766581 A JP 1766581A JP H038144 B2 JPH038144 B2 JP H038144B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- buffer
- control unit
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 78
- 239000000872 buffer Substances 0.000 claims description 76
- 238000004891 communication Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000000605 extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/02—Details not particular to receiver or transmitter
- H04L13/08—Intermediate storage means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は通信制御方式、特にデータ通信回線の
伝送する直列ビツトデータをキヤラクタに組立
て、またその逆変換をする機能と、該直列ビツト
データを送受信する場合に生ずるアンダラン状態
およびオーバラン状態を検出する機能を具備する
データ送受信回路と、前記データ通信回線との間
にバツフアを設備する同期式データ通信制御シス
テムにおける通信制御回路に関する。
伝送する直列ビツトデータをキヤラクタに組立
て、またその逆変換をする機能と、該直列ビツト
データを送受信する場合に生ずるアンダラン状態
およびオーバラン状態を検出する機能を具備する
データ送受信回路と、前記データ通信回線との間
にバツフアを設備する同期式データ通信制御シス
テムにおける通信制御回路に関する。
第１図はこの種同期式データ通信制御システム
の回線対応部の構成例を示す図である。第１図に
おいて、回線対応部は、複数の回線個別制御部２
と、回線共通制御部１とにより構成される。回線
個別制御部２は該回線対応部に収容されるデータ
通信回線３毎に設けられ、該データ通信回線３の
伝送する直列ビツトデータをキヤラクタに変換し
て、回線共通制御部１との間で転送する。回線共
通制御部１は、各データ通信回線３を経由して行
われる通信の伝送手順の制御を行う。該回線個別
制御部２の従来ある構成例を第２図および第３図
に示す。第２図において、データ送受信回路２−
２は、図示されぬ回線共通制御部１からインタフ
エース制御回路２−１を介して並列転送される送
信キヤラクタSCを、直列ビツトデータに変換し、
データ通信回線３の送信回線３−１に固有の送信
タイミングSTに同期して、送信データSDとして
送信回線３−１に送信する。またデータ送受信回
路２−２は、データ通信回線３の受信回線３−２
から受信タイミングRTに同期して受信される直
列ビツト形式の受信データRDをキヤラクタ形式
の受信キヤラクタRCに変換し、インタフエース
制御回路２−１を介して図示されぬ回線共通制御
部１に並列転送する。なお送信キヤラクタSCお
よび受信キヤラクタRCは、データ送受信回路２
−２から送信キヤラクタ転送要求信号TRQおよ
び受信キヤラクタ転送要求信号RRQがインタフ
エース制御回路２−１を介して回線共通制御部１
に伝達されることにより、回線共通制御部１から
インタフエース制御回路２−１を介してデータ送
受信回路２−２に伝達される送信キヤラクタ転送
同期信号TACKおよび受信キヤラクタ転送同期
信号RACKに同期して転送される。この様な構
成によれば、データ送受信回路２−２と回線共通
制御部１との間の、送信キヤラクタSCおよび受
信キヤラクタRCの転送速度も、前記送信タイミ
ングSTおよび受信タイミングRTに同期する必
要がある。若し回線共通制御部１の負荷が輻輳す
る等の理由で、前記同期が崩れると、データ送受
信回路２−２に対し送信キヤラクタSCが供給不
足の状態（所謂アンダラン状態）、あるいは受信
データRDの供給過剰の状態（所謂オーバラン状
態）が発生する。データ送受信回路２−２は、前
記アンダラン状態およびオーバラン状態を検出す
る機能を具備しており、アンダラン状態を検出し
た場合には、送信回線３−１にアンダラン識別デ
ータを送出し、対向局にアンダラン状態の発生を
通知する。また、オーバラン状態を検出した場合
には、回線共通制御部１に対し、オーバラン状態
の発生を通知する信号を伝達する。この様なアン
ダラン状態およびオーバラン状態の発生確率を極
力減少させるために、従来第３図に示す如き通信
制御方式を用いた回線個別制御部２′が考慮され
ている。第３図において、インタフエース制御回
路２−３は、図示されぬ回線共通制御部１の処理
負荷を軽減させるために、例えばダイレクトメモ
リアクセス等の自動データ送受信機能を具備して
いる。またデータ送受信回路２−２と送信回線３
−１および受信回線３−２との間に、それぞれ送
信バツフア２−４および受信バツフア２−５が設
けられている。データ送受信回路２−２から送信
バツフア２−４に対する送信データSDの蓄積は、
タイミング作成回路２−６の作成する、送信デー
タSTより早い送信バツフアタイミングST′に同
期して行われる。同様に、データ送受信回路２−
２は受信バツフア２−５から、受信タイミング
RTより早い受信バツフアタイミングRT′に同期
して、受信データRDを抽出す。従つて通常は、
送信バツフア２−４の全蓄積容量は送信データ
SDにより満たされており、また受信バツフア２
−５上には受信データRDは殆ど存在しない。若
し回線共通制御部１の負荷が輻輳する等の理由
で、回線共通制御部１からの送信キヤラクタSC
の供給が一時途絶えた場合には、インタフエース
制御回路２−３から信号線Ｒを経由してタイミン
グ停止信号が伝達され、タイミング作成回路２−
６が送信バツフアタイミングST′の送出を停止す
ることにより、データ送受信回路２−２から送信
バツフア２−４への送信データSDの蓄積も中止
される。然し送信回線３−１に送信バツフア２−
４に蓄積されている送信データSDが送信されて
いる限り、アンダラン状態は発生しない。同様
に、回線共通制御部１が受信キヤラクタRCを受
信出来なくなり、インタフエース制御回路２−３
が回線共通制御部１に対する受信キヤラクタRC
の転送を停止すると共に、信号線Ｒを経由してタ
イミング停止信号を伝達し、タイミング作成回路
２−６が受信バツフアタイミングRT′を停止させ
た場合にも、受信回線３−２から受信バツフア２
−５に受信データRDが蓄積されている限り、オ
ーバラン状態は発生しない。然し送信バツフア２
−４に蓄積されている送信データSDが総べて送
信された後にも、未だ回線共通制御部１から送信
キヤラクタSCが供給されぬ場合には送信バツフ
ア２−４がアンダラン状態となる。然し送信バツ
フア２−４はアンダラン状態の検出機能を具備し
ていないので、送信回線３−１には無効データが
送出され、通信を混乱させる。また、受信バツフ
ア２−５は受信データRDにより蓄積し尽くされ
た後にも、未だ回線共通制御部１に対し受信キヤ
ラクタRCは転送されぬ場合には、受信バツフア
２−５はオーバラン状態となる。然し受信バツフ
ア２−５はオーバラン状態の検出機能を具備して
いないので、受信回線３−２から受信する受信デ
ータRDは消失して、通信を混乱させる。
の回線対応部の構成例を示す図である。第１図に
おいて、回線対応部は、複数の回線個別制御部２
と、回線共通制御部１とにより構成される。回線
個別制御部２は該回線対応部に収容されるデータ
通信回線３毎に設けられ、該データ通信回線３の
伝送する直列ビツトデータをキヤラクタに変換し
て、回線共通制御部１との間で転送する。回線共
通制御部１は、各データ通信回線３を経由して行
われる通信の伝送手順の制御を行う。該回線個別
制御部２の従来ある構成例を第２図および第３図
に示す。第２図において、データ送受信回路２−
２は、図示されぬ回線共通制御部１からインタフ
エース制御回路２−１を介して並列転送される送
信キヤラクタSCを、直列ビツトデータに変換し、
データ通信回線３の送信回線３−１に固有の送信
タイミングSTに同期して、送信データSDとして
送信回線３−１に送信する。またデータ送受信回
路２−２は、データ通信回線３の受信回線３−２
から受信タイミングRTに同期して受信される直
列ビツト形式の受信データRDをキヤラクタ形式
の受信キヤラクタRCに変換し、インタフエース
制御回路２−１を介して図示されぬ回線共通制御
部１に並列転送する。なお送信キヤラクタSCお
よび受信キヤラクタRCは、データ送受信回路２
−２から送信キヤラクタ転送要求信号TRQおよ
び受信キヤラクタ転送要求信号RRQがインタフ
エース制御回路２−１を介して回線共通制御部１
に伝達されることにより、回線共通制御部１から
インタフエース制御回路２−１を介してデータ送
受信回路２−２に伝達される送信キヤラクタ転送
同期信号TACKおよび受信キヤラクタ転送同期
信号RACKに同期して転送される。この様な構
成によれば、データ送受信回路２−２と回線共通
制御部１との間の、送信キヤラクタSCおよび受
信キヤラクタRCの転送速度も、前記送信タイミ
ングSTおよび受信タイミングRTに同期する必
要がある。若し回線共通制御部１の負荷が輻輳す
る等の理由で、前記同期が崩れると、データ送受
信回路２−２に対し送信キヤラクタSCが供給不
足の状態（所謂アンダラン状態）、あるいは受信
データRDの供給過剰の状態（所謂オーバラン状
態）が発生する。データ送受信回路２−２は、前
記アンダラン状態およびオーバラン状態を検出す
る機能を具備しており、アンダラン状態を検出し
た場合には、送信回線３−１にアンダラン識別デ
ータを送出し、対向局にアンダラン状態の発生を
通知する。また、オーバラン状態を検出した場合
には、回線共通制御部１に対し、オーバラン状態
の発生を通知する信号を伝達する。この様なアン
ダラン状態およびオーバラン状態の発生確率を極
力減少させるために、従来第３図に示す如き通信
制御方式を用いた回線個別制御部２′が考慮され
ている。第３図において、インタフエース制御回
路２−３は、図示されぬ回線共通制御部１の処理
負荷を軽減させるために、例えばダイレクトメモ
リアクセス等の自動データ送受信機能を具備して
いる。またデータ送受信回路２−２と送信回線３
−１および受信回線３−２との間に、それぞれ送
信バツフア２−４および受信バツフア２−５が設
けられている。データ送受信回路２−２から送信
バツフア２−４に対する送信データSDの蓄積は、
タイミング作成回路２−６の作成する、送信デー
タSTより早い送信バツフアタイミングST′に同
期して行われる。同様に、データ送受信回路２−
２は受信バツフア２−５から、受信タイミング
RTより早い受信バツフアタイミングRT′に同期
して、受信データRDを抽出す。従つて通常は、
送信バツフア２−４の全蓄積容量は送信データ
SDにより満たされており、また受信バツフア２
−５上には受信データRDは殆ど存在しない。若
し回線共通制御部１の負荷が輻輳する等の理由
で、回線共通制御部１からの送信キヤラクタSC
の供給が一時途絶えた場合には、インタフエース
制御回路２−３から信号線Ｒを経由してタイミン
グ停止信号が伝達され、タイミング作成回路２−
６が送信バツフアタイミングST′の送出を停止す
ることにより、データ送受信回路２−２から送信
バツフア２−４への送信データSDの蓄積も中止
される。然し送信回線３−１に送信バツフア２−
４に蓄積されている送信データSDが送信されて
いる限り、アンダラン状態は発生しない。同様
に、回線共通制御部１が受信キヤラクタRCを受
信出来なくなり、インタフエース制御回路２−３
が回線共通制御部１に対する受信キヤラクタRC
の転送を停止すると共に、信号線Ｒを経由してタ
イミング停止信号を伝達し、タイミング作成回路
２−６が受信バツフアタイミングRT′を停止させ
た場合にも、受信回線３−２から受信バツフア２
−５に受信データRDが蓄積されている限り、オ
ーバラン状態は発生しない。然し送信バツフア２
−４に蓄積されている送信データSDが総べて送
信された後にも、未だ回線共通制御部１から送信
キヤラクタSCが供給されぬ場合には送信バツフ
ア２−４がアンダラン状態となる。然し送信バツ
フア２−４はアンダラン状態の検出機能を具備し
ていないので、送信回線３−１には無効データが
送出され、通信を混乱させる。また、受信バツフ
ア２−５は受信データRDにより蓄積し尽くされ
た後にも、未だ回線共通制御部１に対し受信キヤ
ラクタRCは転送されぬ場合には、受信バツフア
２−５はオーバラン状態となる。然し受信バツフ
ア２−５はオーバラン状態の検出機能を具備して
いないので、受信回線３−２から受信する受信デ
ータRDは消失して、通信を混乱させる。
本発明の目的は、前述の如き従来ある通信制御
方式の欠点を除去し、バツフア上にアンダラン状
態またはオーバラン状態が発生した場合にも確実
に検出し、通信を混乱させぬ手段の提供にある。
方式の欠点を除去し、バツフア上にアンダラン状
態またはオーバラン状態が発生した場合にも確実
に検出し、通信を混乱させぬ手段の提供にある。
この目的は、回線共通制御部から転送されるキ
ヤラクタを直列ビツトデータに変換して送信バツ
フアに一旦蓄積した後データ通信回線に送出し、
前記データ通信回線から受信する直列ビツトデー
タを一旦受信バツフアに蓄積した後キヤラクタに
変換して前記回線共通制御部に転送し、且つ前記
回線共通制御部からキヤラクタの転送を受けない
ことをもつてアンダラン状態を検出し、前記受信
バツフア中に受信データがある状態で前記回線共
通制御部より受信キヤラクタの転送停止が指示さ
れていることをもつてオーバラン状態を検出する
データ送受信回路を備えたデータ通信制御システ
ムにおいて、前記回線共通制御部からの送信キヤ
ラクタの転送停止或いは前記回線共通制御部への
受信キヤラクタの転送停止指示を受信すると前記
データ送受信回路へのタイミング信号の送出を停
止し、前記送信バツフアおよび前記受信バツフア
各々に対するデータの蓄積量が所定量に達したこ
とを検出し、前記データ送受信回路にタイミング
信号の送出を再開するバツフア制御回路を供え、
前記データ送受信回路は、送信データの転送中で
のタイミング信号の再開時にアンダラン識別デー
タを前記送信バツフアに蓄積し、受信データの転
送中でのタイミング信号の再開時にオーバラン状
態の発生を前記回線共通制御部へ通知することに
より達成される。
ヤラクタを直列ビツトデータに変換して送信バツ
フアに一旦蓄積した後データ通信回線に送出し、
前記データ通信回線から受信する直列ビツトデー
タを一旦受信バツフアに蓄積した後キヤラクタに
変換して前記回線共通制御部に転送し、且つ前記
回線共通制御部からキヤラクタの転送を受けない
ことをもつてアンダラン状態を検出し、前記受信
バツフア中に受信データがある状態で前記回線共
通制御部より受信キヤラクタの転送停止が指示さ
れていることをもつてオーバラン状態を検出する
データ送受信回路を備えたデータ通信制御システ
ムにおいて、前記回線共通制御部からの送信キヤ
ラクタの転送停止或いは前記回線共通制御部への
受信キヤラクタの転送停止指示を受信すると前記
データ送受信回路へのタイミング信号の送出を停
止し、前記送信バツフアおよび前記受信バツフア
各々に対するデータの蓄積量が所定量に達したこ
とを検出し、前記データ送受信回路にタイミング
信号の送出を再開するバツフア制御回路を供え、
前記データ送受信回路は、送信データの転送中で
のタイミング信号の再開時にアンダラン識別デー
タを前記送信バツフアに蓄積し、受信データの転
送中でのタイミング信号の再開時にオーバラン状
態の発生を前記回線共通制御部へ通知することに
より達成される。
以下、本発明の一実施例を第４図により説明す
る。第４図は本発明の一実施例による通信制御方
式を用いた回線個別制御部２″の構成を示す図で
ある。第４図の第３図と異なる点は、タイミング
作成回路２−６の作成する送信バツフアタイミン
グST′および受信バツフアタイミングRT′を制御
して送信バツフア２−４、受信バツフア２−５お
よびデータ送受信回路２−２に供給するバツフア
制御回路２−７を具備することにある。データ送
受信回路２−２と図示されぬ回線共通制御部１と
の間に送信キヤラクタSCおよび受信キヤラクタ
RCの転送が行われている場合には、第３図同様
送信バツフア２−４の全蓄積容量は送信データ
SDにより満たされており、また受信バツフア２
−５上には受信データRDは殆ど存在しない。今
回線共通制御部１から供給される送信キヤラクタ
SCが途絶えると、インタフエース制御回路２−
３から信号線Ｒを経由してタイミング停止信号が
伝達され、バツフア制御回路２−７は送信バツフ
アタイミングST′の送出を停止し、データ送受信
回路２−２に送信バツフア２−４に対する送信デ
ータSDの伝達を中止させる。然し送信回線３−
１には送信バツフア２−４に蓄積されている送信
データSDが引続き送信されるが、送信バツフア
２−４上における送信データSDの蓄積量が所定
量に達し、例えばアンダラン発生寸前の状態に達
すると、送信バツフア２−４は検出信号ａをバツ
フア制御回路２−７に伝達する。検出信号ａを受
信したバツフア制御回路２−７は、停止した送信
バツフアタイミングSTを再び送出する。送信バ
ツフアタイミングST′の供給を受けたデータ送受
信回路２−２は、直ちに送信バツフア２−４に対
する送信データSDの蓄積を開始するが、前述の
如く、回線共通制御部１から送信キヤラクタSC
の供給を受けていないので、アンダラン状態が発
生する。データ送受信回路２−２はアンダラン状
態の発生を検出し、送信バツフア２−４にアンダ
ラン識別データを蓄積する。該アンダラン識別デ
ータは、送信バツフア２−４に蓄積されていた送
信データSDに続いて送信回線３−１に送出され、
対向局にアンダラン状態の発生を通知する。同様
に、回線共通制御部１が受信キヤラクタRCを受
信出来なくなり、インタフエース制御回路２−３
が回線共通制御部１に対する受信キヤラクタRC
の転送を停止すると共に、信号線Ｒを経由してバ
ツフア制御部２−７にタイミング停止信号を伝達
すると、バツフア制御回路２−７は受信バツフア
タイミングRTの送出を停止し、データ送受信回
路２−２に受信バツフア２−５からの受信データ
RDの抽出を中止させる。然し受信回線３−２か
ら到来する受信データRDは、引続き受信バツフ
ア２−５に蓄積されるが、受信バツフア２−５上
における受信データRDの蓄積量が所定量に達
し、例えばオーバラン発生寸前の状態に達する
と、受信バツフア２−５は検出信号ｂをバツフア
制御回路２−７に伝達する。検出信号ｂを受信し
たバツフア制御回路２−７は、停止した受信バツ
フアタイミングRT′を再び送出する。受信バツフ
アタイミングRT″の供給を受けたデータ送受信回
路２−２は、直ちに受信バツフア２−５からの受
信データRDの抽出を開始するが、前述の如く、
回線共通制御部１に対する受信キヤラクタRCの
転送が停止されているので、オーバラン状態が発
生する。データ送受信回路２−２はオーバラン状
態の発生を検出し、回線共通制御部１に対し、オ
ーバラン状態の発生を通知する信号を伝達する。
以上により、送信バツフア２−４のアンダラン状
態または受信バツフア２−５のオーバラン状態に
よる、対向局との通信の混乱が防止される。
る。第４図は本発明の一実施例による通信制御方
式を用いた回線個別制御部２″の構成を示す図で
ある。第４図の第３図と異なる点は、タイミング
作成回路２−６の作成する送信バツフアタイミン
グST′および受信バツフアタイミングRT′を制御
して送信バツフア２−４、受信バツフア２−５お
よびデータ送受信回路２−２に供給するバツフア
制御回路２−７を具備することにある。データ送
受信回路２−２と図示されぬ回線共通制御部１と
の間に送信キヤラクタSCおよび受信キヤラクタ
RCの転送が行われている場合には、第３図同様
送信バツフア２−４の全蓄積容量は送信データ
SDにより満たされており、また受信バツフア２
−５上には受信データRDは殆ど存在しない。今
回線共通制御部１から供給される送信キヤラクタ
SCが途絶えると、インタフエース制御回路２−
３から信号線Ｒを経由してタイミング停止信号が
伝達され、バツフア制御回路２−７は送信バツフ
アタイミングST′の送出を停止し、データ送受信
回路２−２に送信バツフア２−４に対する送信デ
ータSDの伝達を中止させる。然し送信回線３−
１には送信バツフア２−４に蓄積されている送信
データSDが引続き送信されるが、送信バツフア
２−４上における送信データSDの蓄積量が所定
量に達し、例えばアンダラン発生寸前の状態に達
すると、送信バツフア２−４は検出信号ａをバツ
フア制御回路２−７に伝達する。検出信号ａを受
信したバツフア制御回路２−７は、停止した送信
バツフアタイミングSTを再び送出する。送信バ
ツフアタイミングST′の供給を受けたデータ送受
信回路２−２は、直ちに送信バツフア２−４に対
する送信データSDの蓄積を開始するが、前述の
如く、回線共通制御部１から送信キヤラクタSC
の供給を受けていないので、アンダラン状態が発
生する。データ送受信回路２−２はアンダラン状
態の発生を検出し、送信バツフア２−４にアンダ
ラン識別データを蓄積する。該アンダラン識別デ
ータは、送信バツフア２−４に蓄積されていた送
信データSDに続いて送信回線３−１に送出され、
対向局にアンダラン状態の発生を通知する。同様
に、回線共通制御部１が受信キヤラクタRCを受
信出来なくなり、インタフエース制御回路２−３
が回線共通制御部１に対する受信キヤラクタRC
の転送を停止すると共に、信号線Ｒを経由してバ
ツフア制御部２−７にタイミング停止信号を伝達
すると、バツフア制御回路２−７は受信バツフア
タイミングRTの送出を停止し、データ送受信回
路２−２に受信バツフア２−５からの受信データ
RDの抽出を中止させる。然し受信回線３−２か
ら到来する受信データRDは、引続き受信バツフ
ア２−５に蓄積されるが、受信バツフア２−５上
における受信データRDの蓄積量が所定量に達
し、例えばオーバラン発生寸前の状態に達する
と、受信バツフア２−５は検出信号ｂをバツフア
制御回路２−７に伝達する。検出信号ｂを受信し
たバツフア制御回路２−７は、停止した受信バツ
フアタイミングRT′を再び送出する。受信バツフ
アタイミングRT″の供給を受けたデータ送受信回
路２−２は、直ちに受信バツフア２−５からの受
信データRDの抽出を開始するが、前述の如く、
回線共通制御部１に対する受信キヤラクタRCの
転送が停止されているので、オーバラン状態が発
生する。データ送受信回路２−２はオーバラン状
態の発生を検出し、回線共通制御部１に対し、オ
ーバラン状態の発生を通知する信号を伝達する。
以上により、送信バツフア２−４のアンダラン状
態または受信バツフア２−５のオーバラン状態に
よる、対向局との通信の混乱が防止される。
以上、本発明によれば、同期式データ通信制御
システムにおいて、データ送受信回路とデータ通
信回線との間に設けられたバツフア上に生ずるア
ンダラン状態またはオーバラン状態は、データ送
受信回路に転稼され、該データ送受信回路の具備
するアンダラン状態またはオーバラン状態の検出
機能により、対向局との通信の混乱が防止され
る。
システムにおいて、データ送受信回路とデータ通
信回線との間に設けられたバツフア上に生ずるア
ンダラン状態またはオーバラン状態は、データ送
受信回路に転稼され、該データ送受信回路の具備
するアンダラン状態またはオーバラン状態の検出
機能により、対向局との通信の混乱が防止され
る。
第１図は同期式データ通信制御システムの回線
対応部の構成例を示す図、第２図は回線個別制御
部の従来ある構成例を示す図、第３図は従来ある
通信制御方式を用いた回線個別制御部の構成例を
示す図、第４図は本発明の一実施例による通信制
御式を用いた回線個別制御部の構成を示す図であ
る。 図において、１は回線共通制御部、２，２′お
よび２″は回線個別制御部、２−１および２−３
はインタフエース制御回路、２−２はデータ送受
信回路、２−４は送信バツフア、２−５は受信バ
ツフア、２−６はタイミング作成回路、２−７は
バツフア制御回路、３はデータ通信回線、３−１
は送信回線、３−２は受信回線、SCは送信キヤ
ラクタ、RCは受信キヤラクタ、SDは送信デー
タ、RDは受信データ、STは送信タイミング、
RTは受信タイミング、ST′は送信バツフアタイ
ミング、RT′は受信バツフアタイミング、ａおよ
びｂは検出信号、を示す。
対応部の構成例を示す図、第２図は回線個別制御
部の従来ある構成例を示す図、第３図は従来ある
通信制御方式を用いた回線個別制御部の構成例を
示す図、第４図は本発明の一実施例による通信制
御式を用いた回線個別制御部の構成を示す図であ
る。 図において、１は回線共通制御部、２，２′お
よび２″は回線個別制御部、２−１および２−３
はインタフエース制御回路、２−２はデータ送受
信回路、２−４は送信バツフア、２−５は受信バ
ツフア、２−６はタイミング作成回路、２−７は
バツフア制御回路、３はデータ通信回線、３−１
は送信回線、３−２は受信回線、SCは送信キヤ
ラクタ、RCは受信キヤラクタ、SDは送信デー
タ、RDは受信データ、STは送信タイミング、
RTは受信タイミング、ST′は送信バツフアタイ
ミング、RT′は受信バツフアタイミング、ａおよ
びｂは検出信号、を示す。
Claims (1)
- １ 回線共通制御部１から転送されるキヤラクタ
を直列ビツトデータに変換して送信バツフア２−
４に一旦蓄積した後データ通信回線に送出し、前
記データ通信回線から受信する直列ビツトデータ
を一旦受信バツフア２−５に蓄積した後キヤラク
タに変換して前記回線共通制御部に転送し、且つ
前記回線共通制御部からキヤラクタの転送を受け
ないことをもつてアンダラン状態を検出し、前記
受信バツフア中に受信データがある状態で前記回
線共通制御部より受信キヤラクタの転送停止が指
示されていることをもつてオーバラン状態を検出
するデータ送受信回路２−２を備えたデータ通信
制御システムにおいて、前記回線共通制御部から
の送信キヤラクタの転送停止或いは前記回線共通
制御部への受信キヤラクタの転送停止指示を受信
すると前記データ送受信回路へのタイミング信号
ST′，RT′の送出を停止し、前記送信バツフアお
よび前記受信バツフア各々に対するデータの蓄積
量が所定量に達したことを検出し、前記データ送
受信回路にタイミング信号の送出を再開するバツ
フア制御回路２−７を供え、前記データ送受信回
路は、送信データの転送中でのタイミング信号の
再開時にアンダラン識別データを前記送信バツフ
アに蓄積し、受信データの転送中でのタイミング
信号の再開時にオーバラン状態の発生を前記回線
共通制御部へ通知することを特徴とする通信制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017665A JPS57132457A (en) | 1981-02-09 | 1981-02-09 | Communication controlling system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56017665A JPS57132457A (en) | 1981-02-09 | 1981-02-09 | Communication controlling system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57132457A JPS57132457A (en) | 1982-08-16 |
| JPH038144B2 true JPH038144B2 (ja) | 1991-02-05 |
Family
ID=11950144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56017665A Granted JPS57132457A (en) | 1981-02-09 | 1981-02-09 | Communication controlling system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57132457A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846746A (ja) * | 1981-09-12 | 1983-03-18 | Nec Corp | 回線アダプタ |
-
1981
- 1981-02-09 JP JP56017665A patent/JPS57132457A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57132457A (en) | 1982-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201817B1 (en) | Memory based buffering for a UART or a parallel UART like interface | |
| US5835779A (en) | Message transmission among processing units using interrupt control technique | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPH038144B2 (ja) | ||
| EP0601853A2 (en) | Line accommodation circuit | |
| JPH114259A (ja) | 仮想コネクション通信装置及び通信方法 | |
| JP2697744B2 (ja) | チャネル装置 | |
| JPH0234501B2 (ja) | ||
| CA1307347C (en) | Data communication systems | |
| KR100196227B1 (ko) | 전송속도 정합을 위한 데이터 저장 방법 및 그장치 | |
| JPH054040Y2 (ja) | ||
| JP2604494B2 (ja) | トークンリングｌａｎフロー制御方式 | |
| JP2504478B2 (ja) | ファクシミリ蓄積交換装置 | |
| JP2752456B2 (ja) | チャネル装置 | |
| JPH0361389B2 (ja) | ||
| JPH104410A (ja) | 通信制御システム | |
| JPS604352A (ja) | メデイア変換方式 | |
| JPH09163119A (ja) | 高速ファクシミリ通信方式 | |
| JPH05327984A (ja) | ファクシミリ蓄積交換装置 | |
| JPS61142831A (ja) | 多重集配信装置 | |
| JPH04150436A (ja) | バス転送方式 | |
| JPH0422381B2 (ja) | ||
| JPH0142538B2 (ja) | ||
| JPH01212994A (ja) | 通信制御装置 | |
| JPH0399533A (ja) | 無線データ伝送方式 |