JPH0380470A - 記憶制御装置 - Google Patents
記憶制御装置Info
- Publication number
- JPH0380470A JPH0380470A JP21695789A JP21695789A JPH0380470A JP H0380470 A JPH0380470 A JP H0380470A JP 21695789 A JP21695789 A JP 21695789A JP 21695789 A JP21695789 A JP 21695789A JP H0380470 A JPH0380470 A JP H0380470A
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- data block
- storage device
- control information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は磁気テープ装置等の記憶装置を制御する記憶制
御装置に関し、特にデータブロックが短い場合に記憶装
置の実質的な記憶容量の低下を招かずに使用する技術に
関する。
御装置に関し、特にデータブロックが短い場合に記憶装
置の実質的な記憶容量の低下を招かずに使用する技術に
関する。
(従来の技術)
従来、この種の記憶制御装置においては、書込み命令に
より上位装置から転送される各データブロックはそれぞ
れ1つの物理データブロックとして磁気テープ装置など
の記憶装置上に書き込まれていた。
より上位装置から転送される各データブロックはそれぞ
れ1つの物理データブロックとして磁気テープ装置など
の記憶装置上に書き込まれていた。
(発明が解決しようとする課題〉
しかしながら、各物理データブロック間には、第4図に
示すように数100バイトもの一定長のブロック間ギャ
ップ(I B G : Inter Block Ga
p)が存在するため、上述した従来の記憶制御装置にお
いては特に短いデータブロックを書き込む場合にIBG
の占める割合が大きくなり記憶装置の利用効率が下り実
質的な記憶容量が著しく低下するという欠点があった。
示すように数100バイトもの一定長のブロック間ギャ
ップ(I B G : Inter Block Ga
p)が存在するため、上述した従来の記憶制御装置にお
いては特に短いデータブロックを書き込む場合にIBG
の占める割合が大きくなり記憶装置の利用効率が下り実
質的な記憶容量が著しく低下するという欠点があった。
本発明は、上記従来技術の問題点に鑑みて、予め決めた
データ長より短いデータブロックが転送されて来た場合
には複数個のデータブロックをまとめて1つの物理デー
タブロックにすることによりIBGの占める割合を下げ
て記憶装置の利用効率を高め実質的な記憶容量の低下を
招かないことのできる記憶制御装置を提供することにあ
る。
データ長より短いデータブロックが転送されて来た場合
には複数個のデータブロックをまとめて1つの物理デー
タブロックにすることによりIBGの占める割合を下げ
て記憶装置の利用効率を高め実質的な記憶容量の低下を
招かないことのできる記憶制御装置を提供することにあ
る。
(課題を解決するための手段〉
本発明は、上記の目的を達成するために次の手段構成を
有する。
有する。
即ち、本発明の記憶制御装置は、各書込み命令により上
位装置から転送される各データブロックの長さを読み取
る手段と; 読み取った長さ情報を含む制御情報を各デ
ータブロックに付加する手段と; 転送されて来たデー
タおよびその制御情報を一時記憶するデータバッファ回
路と; データバッファ回路から読み出し記憶装置へ書
き込むべきデータブロックの長さが予め決められた設定
値より大きいか小さいかを識別し、識別の結果大であれ
ば、該データブロックおよびそれに付加されている制御
情報を記憶装置へ書き込むべき1つの物理データブロッ
クとして出力し、識別の結果が小の場合には、設定値を
越えるまで順次後続のデータブロックの長さを加算し、
設定値を越えたところで、長さを加算したデータブロッ
クおよびそれぞれに付加されている制御情報を合わせて
記憶装置へ書き込むべき1つの物理データブロックとし
て出力する手段と; を具備することを特徴とするもの
である。
位装置から転送される各データブロックの長さを読み取
る手段と; 読み取った長さ情報を含む制御情報を各デ
ータブロックに付加する手段と; 転送されて来たデー
タおよびその制御情報を一時記憶するデータバッファ回
路と; データバッファ回路から読み出し記憶装置へ書
き込むべきデータブロックの長さが予め決められた設定
値より大きいか小さいかを識別し、識別の結果大であれ
ば、該データブロックおよびそれに付加されている制御
情報を記憶装置へ書き込むべき1つの物理データブロッ
クとして出力し、識別の結果が小の場合には、設定値を
越えるまで順次後続のデータブロックの長さを加算し、
設定値を越えたところで、長さを加算したデータブロッ
クおよびそれぞれに付加されている制御情報を合わせて
記憶装置へ書き込むべき1つの物理データブロックとし
て出力する手段と; を具備することを特徴とするもの
である。
(実 施 例〉
以下に本発明の実施例について、図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を上位装置および記憶
装置とともにブロック的に示した回路図である。第1図
において本発明の記憶制御共W、20は上位装置IOと
接続されており、また複数個の記憶装置30.同31.
・・・と接続されている0本発明の記憶制御装置20は
上位装置接続回路2I、データ転送制御回路22、記憶
装置接続回路23、データバッファ回路24およびマイ
クロプログラム制御回路25より構成されており、本発
明の記憶制御装置20の基本的な動作はマイクロプログ
ラム制御回路25に含まれているマイクロプログラムに
よって制御されている。
装置とともにブロック的に示した回路図である。第1図
において本発明の記憶制御共W、20は上位装置IOと
接続されており、また複数個の記憶装置30.同31.
・・・と接続されている0本発明の記憶制御装置20は
上位装置接続回路2I、データ転送制御回路22、記憶
装置接続回路23、データバッファ回路24およびマイ
クロプログラム制御回路25より構成されており、本発
明の記憶制御装置20の基本的な動作はマイクロプログ
ラム制御回路25に含まれているマイクロプログラムに
よって制御されている。
上位装置10が記憶制御装置20を通して記憶装置30
に対するデータブロックの書込みを実施する場合の動作
について以下に説明する。
に対するデータブロックの書込みを実施する場合の動作
について以下に説明する。
上位装置lOが記憶装置に対するデータブロックの書込
みを行う場合、上位装置IOは信号線101を通して記
憶装置番号および命令を記憶制御装置20に送出する。
みを行う場合、上位装置IOは信号線101を通して記
憶装置番号および命令を記憶制御装置20に送出する。
マイクロプログラム制御回路25は上位装置接続回路2
1、信号線113を通して上位装置10から送られた記
憶装置番号を記憶すると共に命令をデコードする。上位
装置lOから送られた命令がWr(ITE(書き込み)
命令であれば、マイクロプログラム制御回路25はデー
タバッファ回路24内の上位装置から転送されるデータ
ブロックが格納されるべきエリアを決定する。
1、信号線113を通して上位装置10から送られた記
憶装置番号を記憶すると共に命令をデコードする。上位
装置lOから送られた命令がWr(ITE(書き込み)
命令であれば、マイクロプログラム制御回路25はデー
タバッファ回路24内の上位装置から転送されるデータ
ブロックが格納されるべきエリアを決定する。
本発明の実施例においては説明を簡単にするため、デー
タバッファ回路24は複数個のセグメン■・に分割され
ており、本発明の記憶制御装置2oに接続されている記
憶装置30.同31.・・・に各セグメントが固定的に
割当てられているものとするが、セグメントの数が記憶
装置の数よりも少ない場合には記憶装置の使用状況に合
わせて、セグメントを記憶装置に自動的に割当てても良
い。
タバッファ回路24は複数個のセグメン■・に分割され
ており、本発明の記憶制御装置2oに接続されている記
憶装置30.同31.・・・に各セグメントが固定的に
割当てられているものとするが、セグメントの数が記憶
装置の数よりも少ない場合には記憶装置の使用状況に合
わせて、セグメントを記憶装置に自動的に割当てても良
い。
マイクロプログラム制御回路25は既に記憶している記
憶装置番号からデータブロックが格納されるべきセグメ
ントを決定し、信号線118を通してデータバッファ回
路24に上位袋210から転送されるデータブロックの
格納開始番地をセットし、更に信号線+14を通してデ
ータ転送制御回路22に上位袋WIOがら転送されるデ
ータをデータバッファ回路24に格納するよう指示する
。この後信号線101を通して上位装置1ifIOがら
送られてくるデータブロックは上位装置接続回路21、
信号線111.データ転送制御回路22、信号線+15
を通してデータバッファ回路24内に書き込まれる。
憶装置番号からデータブロックが格納されるべきセグメ
ントを決定し、信号線118を通してデータバッファ回
路24に上位袋210から転送されるデータブロックの
格納開始番地をセットし、更に信号線+14を通してデ
ータ転送制御回路22に上位袋WIOがら転送されるデ
ータをデータバッファ回路24に格納するよう指示する
。この後信号線101を通して上位装置1ifIOがら
送られてくるデータブロックは上位装置接続回路21、
信号線111.データ転送制御回路22、信号線+15
を通してデータバッファ回路24内に書き込まれる。
以上の処理により、第2図に示すデータプロ・ンク20
1がデータバッファ回路24内に書き込まれる。
1がデータバッファ回路24内に書き込まれる。
1つのデータブロックの転送が終了するとマイクロプロ
グラム制御回路25はデータ転送制御回路22内に存在
する上位装置10からの転送データ数をカウントするカ
ウンタから転送されたデータブロックの長さを読み取り
、これに必要な制御情報を付加し、データブロック20
1に対する制御情報21+としてデータバッファ回路2
4内に書き込む。
グラム制御回路25はデータ転送制御回路22内に存在
する上位装置10からの転送データ数をカウントするカ
ウンタから転送されたデータブロックの長さを読み取り
、これに必要な制御情報を付加し、データブロック20
1に対する制御情報21+としてデータバッファ回路2
4内に書き込む。
以上の処理が正常に行われると、上位装置IOからデー
タバッファ回路24に転送されたデータブロックが指定
された記憶装置に書き込まれるのを待たずにマイクロプ
ログラム制御回路25は信号線113、上位装置接続回
路21.信号線101を通して上位装置lOにWRIT
E命令の終了を報告する。
タバッファ回路24に転送されたデータブロックが指定
された記憶装置に書き込まれるのを待たずにマイクロプ
ログラム制御回路25は信号線113、上位装置接続回
路21.信号線101を通して上位装置lOにWRIT
E命令の終了を報告する。
このようにしてデータバッファ回路24内に第2図のよ
うなデータブロック202〜207およびその制御情報
212〜217が順次書き込まれる。
うなデータブロック202〜207およびその制御情報
212〜217が順次書き込まれる。
データバッファ回路24内に一定量のデータブロックが
書き込まれると、マイクロプログラム制御回路25は以
上の処理と並行してデータバッファ回路24内のデータ
ブロックを記憶装置に書き込むための処理を開始する。
書き込まれると、マイクロプログラム制御回路25は以
上の処理と並行してデータバッファ回路24内のデータ
ブロックを記憶装置に書き込むための処理を開始する。
マイクロプログラム制御回路25は上位袋210より転
送され、マイクロプログラム制御回路25内に記憶され
ている記憶装置番号を信号線117.記憶装置接続回路
23、信号線121−123を通して記憶装置に送り、
記憶装置番号で指定される記憶装置を選択する。ここで
は記憶装置30が選択されたものとする。
送され、マイクロプログラム制御回路25内に記憶され
ている記憶装置番号を信号線117.記憶装置接続回路
23、信号線121−123を通して記憶装置に送り、
記憶装置番号で指定される記憶装置を選択する。ここで
は記憶装置30が選択されたものとする。
マイクロプログラム制御回路25はデータバッファ回路
24内のデータブロック201〜207を以下のように
して記憶装置30に書き込む。
24内のデータブロック201〜207を以下のように
して記憶装置30に書き込む。
データブロック201のブロックサイズが一定数よりも
大であれば、マイクロプログラム制御回路25はデータ
ブロック201およびブロックサイズを含む制御情報2
11を1つの物理データブロックとして記憶装置30に
書き込むために、データバッファ回路24に制御情報お
よびデータブロックの続出開始番号をセットし、更にデ
ータ転送制御回路22内の記憶装置に転送すべきデータ
数をカウントするためのカウンタにデータブロック20
1および制御情報211の合計の長さをセットし、記憶
装置30へのデータ転送を開始させる。
大であれば、マイクロプログラム制御回路25はデータ
ブロック201およびブロックサイズを含む制御情報2
11を1つの物理データブロックとして記憶装置30に
書き込むために、データバッファ回路24に制御情報お
よびデータブロックの続出開始番号をセットし、更にデ
ータ転送制御回路22内の記憶装置に転送すべきデータ
数をカウントするためのカウンタにデータブロック20
1および制御情報211の合計の長さをセットし、記憶
装置30へのデータ転送を開始させる。
この結果、データバッファ回路24内のデータブロック
201および制御情報211は信号線116、データ転
送制御回路22、信号線112.記憶装置接続回路23
、信号線121を通して記憶袋f30に転送され、書き
込まれる。
201および制御情報211は信号線116、データ転
送制御回路22、信号線112.記憶装置接続回路23
、信号線121を通して記憶袋f30に転送され、書き
込まれる。
以上に対して、データブロック201のブロックサイズ
が一定値よりも小であれば、データブロック201およ
び202のブロックサイズの合計が一定値よりも大であ
るか否かチエツクされ、一定値を越えていれば制御情報
2+1.データブロック201.制御情報212、デー
タブロック202が1つの物理データブロックとして同
様に記憶装置30に書き込まれる。データブロック20
1および202の合計が一定値を越えていなければ次に
データブロック201゜202および203の合計が一
定値を越えるか否かチエツクされる。このようにしてデ
ータブロックの長さの合計が一定値を越えるまで複数個
のデータブロックが集められ、各データブロックにブロ
ックサイズを含む制御情報を付加し、1つの物理ブロッ
クとして書き込む。
が一定値よりも小であれば、データブロック201およ
び202のブロックサイズの合計が一定値よりも大であ
るか否かチエツクされ、一定値を越えていれば制御情報
2+1.データブロック201.制御情報212、デー
タブロック202が1つの物理データブロックとして同
様に記憶装置30に書き込まれる。データブロック20
1および202の合計が一定値を越えていなければ次に
データブロック201゜202および203の合計が一
定値を越えるか否かチエツクされる。このようにしてデ
ータブロックの長さの合計が一定値を越えるまで複数個
のデータブロックが集められ、各データブロックにブロ
ックサイズを含む制御情報を付加し、1つの物理ブロッ
クとして書き込む。
以上の処理においてデータブロックの長さの合計が一定
値に満たない場合でも、磁気テープ装置におけるREW
IND命令が発行されるなど、最後のデータブロックで
あることが明らかな場合、あるいは上位装置からの命令
により記憶装置への書き込みが指示された場合には、一
定値に満たない長さの物理データブロックが記憶装置に
書き込まれる。
値に満たない場合でも、磁気テープ装置におけるREW
IND命令が発行されるなど、最後のデータブロックで
あることが明らかな場合、あるいは上位装置からの命令
により記憶装置への書き込みが指示された場合には、一
定値に満たない長さの物理データブロックが記憶装置に
書き込まれる。
一方、読み収り時には記憶装置から物理ブロック単位で
読み込まれたデータブロックはデータバッファ回路24
に格納され、1つのREAD命令に対して1つのデータ
ブロックが転送される。
読み込まれたデータブロックはデータバッファ回路24
に格納され、1つのREAD命令に対して1つのデータ
ブロックが転送される。
第3図は第2図におけるデータブロック201および2
02.データブロック203、データブロック204.
205および206、データブロック207がそれぞれ
lつの物理データブロックとして書かれた場合の図であ
る。第4図に較べIBGの数が少なくなっており、上位
装置から短いデータブロックが転送されてきても記憶装
置に対する利用効率の低下を招かずに稼働できることが
示されている。
02.データブロック203、データブロック204.
205および206、データブロック207がそれぞれ
lつの物理データブロックとして書かれた場合の図であ
る。第4図に較べIBGの数が少なくなっており、上位
装置から短いデータブロックが転送されてきても記憶装
置に対する利用効率の低下を招かずに稼働できることが
示されている。
(発明の効果)
以上説明したように、本発明は短い複数個のデータブロ
ックを1つの物理データブロックとして記憶装置上に書
き込むようにしているので、データブロックサイズが小
さい場合でもIBGの占める割合を小さくすることがで
き、実質的な記憶容量の低下を防止できるという効果が
ある。
ックを1つの物理データブロックとして記憶装置上に書
き込むようにしているので、データブロックサイズが小
さい場合でもIBGの占める割合を小さくすることがで
き、実質的な記憶容量の低下を防止できるという効果が
ある。
第1図は本発明の記憶制御装置の実施例の構成を上位装
置および記憶装置とともに示すブロック図、第2図は第
1図におけるデータバッファ回路の記憶内容を示したデ
ータ図、第3図は本発明装置における物理データブロッ
クの例を示す図、第4図は従来の記憶制御装置における
物理データブロックの例を示す図である。 10・・・・・・上位装置、 20・・・・・・記憶制
御装置、21・・・・・・上位装置接続回路、 22・
・・・・・データ転送制御回路、 23・・・・・・記
憶装置接続回路、 24・・・・・・データバッファ回
路、 25・・・・・・マイクロプログラム制御回路、
30.31・・・・・・記憶装置、201〜207・
・・・・・書き込み命令により上位装置がら転送された
データブロック、 211〜217・・・・・・データブロック201〜2
07に対するデータブロックサイズを含む制御情報、3
01〜307・・・・・・それぞれ第2図におけるデー
タブロック201〜207に対葛する物理データブロッ
ク、401〜404・・・・・・本発明装置における物
理データブロック。
置および記憶装置とともに示すブロック図、第2図は第
1図におけるデータバッファ回路の記憶内容を示したデ
ータ図、第3図は本発明装置における物理データブロッ
クの例を示す図、第4図は従来の記憶制御装置における
物理データブロックの例を示す図である。 10・・・・・・上位装置、 20・・・・・・記憶制
御装置、21・・・・・・上位装置接続回路、 22・
・・・・・データ転送制御回路、 23・・・・・・記
憶装置接続回路、 24・・・・・・データバッファ回
路、 25・・・・・・マイクロプログラム制御回路、
30.31・・・・・・記憶装置、201〜207・
・・・・・書き込み命令により上位装置がら転送された
データブロック、 211〜217・・・・・・データブロック201〜2
07に対するデータブロックサイズを含む制御情報、3
01〜307・・・・・・それぞれ第2図におけるデー
タブロック201〜207に対葛する物理データブロッ
ク、401〜404・・・・・・本発明装置における物
理データブロック。
Claims (1)
- 各書込み命令により上位装置から転送される各データブ
ロックの長さを読み取る手段と;読み取った長さ情報を
含む制御情報を各データブロックに付加する手段と;転
送されて来たデータおよびその制御情報を一時記憶する
データバッファ回路と;データバッファ回路から読み出
し記憶装置へ書き込むべきデータブロックの長さが予め
決められた設定値より大きいか小さいかを識別し、識別
の結果大であれば、該データブロックおよびそれに付加
されている制御情報を記憶装置へ書き込むべき1つの物
理データブロックとして出力し、識別の結果が小の場合
には、設定値を越えるまで順次後続のデータブロックの
長さを加算し、設定値を越えたところで、長さを加算し
たデータブロックおよびそれぞれに付加されている制御
情報を合わせて記憶装置へ書き込むべき1つの物理デー
タブロックとして出力する手段と;を具備することを特
徴とする記憶制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21695789A JPH0380470A (ja) | 1989-08-23 | 1989-08-23 | 記憶制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21695789A JPH0380470A (ja) | 1989-08-23 | 1989-08-23 | 記憶制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0380470A true JPH0380470A (ja) | 1991-04-05 |
Family
ID=16696568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21695789A Pending JPH0380470A (ja) | 1989-08-23 | 1989-08-23 | 記憶制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0380470A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03259457A (ja) * | 1990-03-08 | 1991-11-19 | Fujitsu Ltd | 磁気テープ装置 |
JPH04353680A (ja) * | 1991-05-31 | 1992-12-08 | Sumitomo Electric Ind Ltd | 地図データの記憶方法および記憶構造ならびにその記憶構造を有する地図データ記憶媒体 |
-
1989
- 1989-08-23 JP JP21695789A patent/JPH0380470A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03259457A (ja) * | 1990-03-08 | 1991-11-19 | Fujitsu Ltd | 磁気テープ装置 |
JPH04353680A (ja) * | 1991-05-31 | 1992-12-08 | Sumitomo Electric Ind Ltd | 地図データの記憶方法および記憶構造ならびにその記憶構造を有する地図データ記憶媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0380470A (ja) | 記憶制御装置 | |
JPH08235092A (ja) | データ転送制御装置 | |
JPH02235262A (ja) | 情報記録・再生方法およびそれを用いた磁気テープサブシステム | |
JPS61100852A (ja) | デ−タ転送方式 | |
JPH02310649A (ja) | 受信フレーム転送方式および通信制御装置 | |
JP3825605B2 (ja) | データ処理装置 | |
JP2577604Y2 (ja) | 画像メモリ・データ演算装置 | |
JPH02171843A (ja) | インターフェース装置 | |
JP2533886B2 (ja) | デ―タ転送方式 | |
JP2504193B2 (ja) | 緩衝記憶付き制御装置 | |
JPS63255888A (ja) | フアイル装置 | |
JPS61153728A (ja) | 磁気記憶装置の高速制御方式 | |
JPH01501661A (ja) | タグ高速転送の改良 | |
JPS63292356A (ja) | Dma制御装置 | |
JPS6229831B2 (ja) | ||
JP2826780B2 (ja) | データ転送方法 | |
JPH0430061B2 (ja) | ||
JP2000132498A (ja) | Dma転送制御装置 | |
JPH0486047A (ja) | 優先処理機能付バッファ回路 | |
JPS5917447B2 (ja) | デ−タチヤネル装置 | |
JPH02163820A (ja) | データバッファ装置 | |
JPH05204830A (ja) | 入出力制御装置 | |
JPH0456333B2 (ja) | ||
JPS60133588A (ja) | 磁気バブルメモリアクセス制御装置 | |
JPH04359312A (ja) | 電子ディスクサブシステム |