JPH0380470A - 記憶制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は磁気テープ装置等の記憶装置を制御する記憶制
御装置に関し、特にデータブロックが短い場合に記憶装
置の実質的な記憶容量の低下を招かずに使用する技術に
関する。

（従来の技術） 従来、この種の記憶制御装置においては、書込み命令に
より上位装置から転送される各データブロックはそれぞ
れ１つの物理データブロックとして磁気テープ装置など
の記憶装置上に書き込まれていた。

（発明が解決しようとする課題〉 しかしながら、各物理データブロック間には、第４図に
示すように数１００バイトもの一定長のブロック間ギャ
ップ（Ｉ　Ｂ　Ｇ　：　Ｉｎｔｅｒ　Ｂｌｏｃｋ　Ｇａ
ｐ）が存在するため、上述した従来の記憶制御装置にお
いては特に短いデータブロックを書き込む場合にＩＢＧ
の占める割合が大きくなり記憶装置の利用効率が下り実
質的な記憶容量が著しく低下するという欠点があった。

本発明は、上記従来技術の問題点に鑑みて、予め決めた
データ長より短いデータブロックが転送されて来た場合
には複数個のデータブロックをまとめて１つの物理デー
タブロックにすることによりＩＢＧの占める割合を下げ
て記憶装置の利用効率を高め実質的な記憶容量の低下を
招かないことのできる記憶制御装置を提供することにあ
る。

（課題を解決するための手段〉 本発明は、上記の目的を達成するために次の手段構成を
有する。

即ち、本発明の記憶制御装置は、各書込み命令により上
位装置から転送される各データブロックの長さを読み取
る手段と；　読み取った長さ情報を含む制御情報を各デ
ータブロックに付加する手段と；　転送されて来たデー
タおよびその制御情報を一時記憶するデータバッファ回
路と；　データバッファ回路から読み出し記憶装置へ書
き込むべきデータブロックの長さが予め決められた設定
値より大きいか小さいかを識別し、識別の結果大であれ
ば、該データブロックおよびそれに付加されている制御
情報を記憶装置へ書き込むべき１つの物理データブロッ
クとして出力し、識別の結果が小の場合には、設定値を
越えるまで順次後続のデータブロックの長さを加算し、
設定値を越えたところで、長さを加算したデータブロッ
クおよびそれぞれに付加されている制御情報を合わせて
記憶装置へ書き込むべき１つの物理データブロックとし
て出力する手段と；　を具備することを特徴とするもの
である。

（実　施　例〉 以下に本発明の実施例について、図面を参照して説明す
る。

第１図は本発明の一実施例の構成を上位装置および記憶
装置とともにブロック的に示した回路図である。第１図
において本発明の記憶制御共Ｗ、２０は上位装置ＩＯと
接続されており、また複数個の記憶装置３０．同３１．
・・・と接続されている０本発明の記憶制御装置２０は
上位装置接続回路２Ｉ、データ転送制御回路２２、記憶
装置接続回路２３、データバッファ回路２４およびマイ
クロプログラム制御回路２５より構成されており、本発
明の記憶制御装置２０の基本的な動作はマイクロプログ
ラム制御回路２５に含まれているマイクロプログラムに
よって制御されている。

上位装置１０が記憶制御装置２０を通して記憶装置３０
に対するデータブロックの書込みを実施する場合の動作
について以下に説明する。

上位装置ｌＯが記憶装置に対するデータブロックの書込
みを行う場合、上位装置ＩＯは信号線１０１を通して記
憶装置番号および命令を記憶制御装置２０に送出する。

マイクロプログラム制御回路２５は上位装置接続回路２
１、信号線１１３を通して上位装置１０から送られた記
憶装置番号を記憶すると共に命令をデコードする。上位
装置ｌＯから送られた命令がＷｒ（ＩＴＥ（書き込み）
命令であれば、マイクロプログラム制御回路２５はデー
タバッファ回路２４内の上位装置から転送されるデータ
ブロックが格納されるべきエリアを決定する。

本発明の実施例においては説明を簡単にするため、デー
タバッファ回路２４は複数個のセグメン■・に分割され
ており、本発明の記憶制御装置２ｏに接続されている記
憶装置３０．同３１．・・・に各セグメントが固定的に
割当てられているものとするが、セグメントの数が記憶
装置の数よりも少ない場合には記憶装置の使用状況に合
わせて、セグメントを記憶装置に自動的に割当てても良
い。

マイクロプログラム制御回路２５は既に記憶している記
憶装置番号からデータブロックが格納されるべきセグメ
ントを決定し、信号線１１８を通してデータバッファ回
路２４に上位袋２１０から転送されるデータブロックの
格納開始番地をセットし、更に信号線＋１４を通してデ
ータ転送制御回路２２に上位袋ＷＩＯがら転送されるデ
ータをデータバッファ回路２４に格納するよう指示する
。この後信号線１０１を通して上位装置１ｉｆＩＯがら
送られてくるデータブロックは上位装置接続回路２１、
信号線１１１．データ転送制御回路２２、信号線＋１５
を通してデータバッファ回路２４内に書き込まれる。

以上の処理により、第２図に示すデータプロ・ンク２０
１がデータバッファ回路２４内に書き込まれる。

１つのデータブロックの転送が終了するとマイクロプロ
グラム制御回路２５はデータ転送制御回路２２内に存在
する上位装置１０からの転送データ数をカウントするカ
ウンタから転送されたデータブロックの長さを読み取り
、これに必要な制御情報を付加し、データブロック２０
１に対する制御情報２１＋としてデータバッファ回路２
４内に書き込む。

以上の処理が正常に行われると、上位装置ＩＯからデー
タバッファ回路２４に転送されたデータブロックが指定
された記憶装置に書き込まれるのを待たずにマイクロプ
ログラム制御回路２５は信号線１１３、上位装置接続回
路２１．信号線１０１を通して上位装置ｌＯにＷＲＩＴ
Ｅ命令の終了を報告する。

このようにしてデータバッファ回路２４内に第２図のよ
うなデータブロック２０２〜２０７およびその制御情報
２１２〜２１７が順次書き込まれる。

データバッファ回路２４内に一定量のデータブロックが
書き込まれると、マイクロプログラム制御回路２５は以
上の処理と並行してデータバッファ回路２４内のデータ
ブロックを記憶装置に書き込むための処理を開始する。

マイクロプログラム制御回路２５は上位袋２１０より転
送され、マイクロプログラム制御回路２５内に記憶され
ている記憶装置番号を信号線１１７．記憶装置接続回路
２３、信号線１２１−１２３を通して記憶装置に送り、
記憶装置番号で指定される記憶装置を選択する。ここで
は記憶装置３０が選択されたものとする。

マイクロプログラム制御回路２５はデータバッファ回路
２４内のデータブロック２０１〜２０７を以下のように
して記憶装置３０に書き込む。

データブロック２０１のブロックサイズが一定数よりも
大であれば、マイクロプログラム制御回路２５はデータ
ブロック２０１およびブロックサイズを含む制御情報２
１１を１つの物理データブロックとして記憶装置３０に
書き込むために、データバッファ回路２４に制御情報お
よびデータブロックの続出開始番号をセットし、更にデ
ータ転送制御回路２２内の記憶装置に転送すべきデータ
数をカウントするためのカウンタにデータブロック２０
１および制御情報２１１の合計の長さをセットし、記憶
装置３０へのデータ転送を開始させる。

この結果、データバッファ回路２４内のデータブロック
２０１および制御情報２１１は信号線１１６、データ転
送制御回路２２、信号線１１２．記憶装置接続回路２３
、信号線１２１を通して記憶袋ｆ３０に転送され、書き
込まれる。

以上に対して、データブロック２０１のブロックサイズ
が一定値よりも小であれば、データブロック２０１およ
び２０２のブロックサイズの合計が一定値よりも大であ
るか否かチエツクされ、一定値を越えていれば制御情報
２＋１．データブロック２０１．制御情報２１２、デー
タブロック２０２が１つの物理データブロックとして同
様に記憶装置３０に書き込まれる。データブロック２０
１および２０２の合計が一定値を越えていなければ次に
データブロック２０１゜２０２および２０３の合計が一
定値を越えるか否かチエツクされる。このようにしてデ
ータブロックの長さの合計が一定値を越えるまで複数個
のデータブロックが集められ、各データブロックにブロ
ックサイズを含む制御情報を付加し、１つの物理ブロッ
クとして書き込む。

以上の処理においてデータブロックの長さの合計が一定
値に満たない場合でも、磁気テープ装置におけるＲＥＷ
ＩＮＤ命令が発行されるなど、最後のデータブロックで
あることが明らかな場合、あるいは上位装置からの命令
により記憶装置への書き込みが指示された場合には、一
定値に満たない長さの物理データブロックが記憶装置に
書き込まれる。

一方、読み収り時には記憶装置から物理ブロック単位で
読み込まれたデータブロックはデータバッファ回路２４
に格納され、１つのＲＥＡＤ命令に対して１つのデータ
ブロックが転送される。

第３図は第２図におけるデータブロック２０１および２
０２．データブロック２０３、データブロック２０４．
２０５および２０６、データブロック２０７がそれぞれ
ｌつの物理データブロックとして書かれた場合の図であ
る。第４図に較べＩＢＧの数が少なくなっており、上位
装置から短いデータブロックが転送されてきても記憶装
置に対する利用効率の低下を招かずに稼働できることが
示されている。

（発明の効果） 以上説明したように、本発明は短い複数個のデータブロ
ックを１つの物理データブロックとして記憶装置上に書
き込むようにしているので、データブロックサイズが小
さい場合でもＩＢＧの占める割合を小さくすることがで
き、実質的な記憶容量の低下を防止できるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の記憶制御装置の実施例の構成を上位装
置および記憶装置とともに示すブロック図、第２図は第
１図におけるデータバッファ回路の記憶内容を示したデ
ータ図、第３図は本発明装置における物理データブロッ
クの例を示す図、第４図は従来の記憶制御装置における
物理データブロックの例を示す図である。 １０・・・・・・上位装置、　２０・・・・・・記憶制
御装置、２１・・・・・・上位装置接続回路、　２２・
・・・・・データ転送制御回路、　２３・・・・・・記
憶装置接続回路、　２４・・・・・・データバッファ回
路、　２５・・・・・・マイクロプログラム制御回路、
　３０．３１・・・・・・記憶装置、２０１〜２０７・
・・・・・書き込み命令により上位装置がら転送された
データブロック、 ２１１〜２１７・・・・・・データブロック２０１〜２
０７に対するデータブロックサイズを含む制御情報、３
０１〜３０７・・・・・・それぞれ第２図におけるデー
タブロック２０１〜２０７に対葛する物理データブロッ
ク、４０１〜４０４・・・・・・本発明装置における物
理データブロック。

Claims (1)

【特許請求の範囲】
1. 各書込み命令により上位装置から転送される各データブ
   ロックの長さを読み取る手段と；読み取った長さ情報を
   含む制御情報を各データブロックに付加する手段と；転
   送されて来たデータおよびその制御情報を一時記憶する
   データバッファ回路と；データバッファ回路から読み出
   し記憶装置へ書き込むべきデータブロックの長さが予め
   決められた設定値より大きいか小さいかを識別し、識別
   の結果大であれば、該データブロックおよびそれに付加
   されている制御情報を記憶装置へ書き込むべき１つの物
   理データブロックとして出力し、識別の結果が小の場合
   には、設定値を越えるまで順次後続のデータブロックの
   長さを加算し、設定値を越えたところで、長さを加算し
   たデータブロックおよびそれぞれに付加されている制御
   情報を合わせて記憶装置へ書き込むべき１つの物理デー
   タブロックとして出力する手段と；を具備することを特
   徴とする記憶制御装置。