JPH0380339A - 入出力装置模擬機能を有する情報処理装置 - Google Patents

入出力装置模擬機能を有する情報処理装置

Info

Publication number
JPH0380339A
JPH0380339A JP1217915A JP21791589A JPH0380339A JP H0380339 A JPH0380339 A JP H0380339A JP 1217915 A JP1217915 A JP 1217915A JP 21791589 A JP21791589 A JP 21791589A JP H0380339 A JPH0380339 A JP H0380339A
Authority
JP
Japan
Prior art keywords
access
output
input
processor
output device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1217915A
Other languages
English (en)
Inventor
Takashi Horikawa
隆 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1217915A priority Critical patent/JPH0380339A/ja
Publication of JPH0380339A publication Critical patent/JPH0380339A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサの入出力アクセスにより入出力装
置の制御を行なう情報処理装置、特には入出力装置の模
擬を行なう情報処理装置に関する。
〔従来の技術〕
プロセッサから入出力装置をアクセスするためには、プ
ロセッサの入出力アクセスにより入出力装置にコマンド
を送るか、入出力装置が解釈できるチャネル・プログラ
ムを作成して入出力装置を起動する必要がある。前者の
方法は、主にパーソナル・コンピュータなどの小規模な
計算機システムで採用されている方法であり、後者は汎
用計算機など比較的・大規模な計算機システムで採用さ
れている方式である。一般に、パーソナル・コンピュー
タでは、様々なオペレーティング・システムが提供され
ているが、同時刻においては単一のオペレーティング・
システムしか動作しないため、異なるオペレーティング
・システムを使用するユーザはオペレーティング・シス
テムを変更するたびにパーソナル・コンピュータを再起
動する必要があった。このような不便を解消するために
、複数のオペレーティング・システムが同時に動作する
マルチOSワークステーションが出現している。
一般に、オペレーティング・システムは単独で動くこと
を前提に作られたいるため、入出力装置を他のオペレー
ティング・システムと共用することは考慮されていない
、このため、マルチOSワークステーションにおいては
、第2図に示すように、オペレーティング・システム1
0が動作するプロセッサ1から入出力装置への入出力ア
クセスをアクセス手段2の発行する入出力装置アドレス
により認識する認識手段3、ホスト・プロセッサ11上
で動作しワークステーション全体を管理するホスト・オ
ペレーティング・システム12に対してアクセス内容を
通知したり、オペレーティング・システム10に対して
処理結果を通知するための受け渡し手段4、および、ホ
スト・オペレーティング・システム12中に入出力装置
の動作を模擬する模擬手段5を持たせることにより、オ
ペレーティング・システム10が入出力装置に対して発
行する入出力アクセスを模擬していた。
このような情報処理装置において、プロセッサ1上で動
作しているソフトウェアから模擬対象となっている入出
力装置に対して入出力アクセスが行なわれたときは、以
下のように動作する。まず、認識手段3が、プロセッサ
1が発行するアクセスを認識し、受け渡し手段4および
模擬手段5を起動する。受け渡し手段4は、認識手段3
によって起動されるとプロセッサ1に対してウェイト要
求を出してプロセッサ1をウェイトさせるとともに、プ
ロセッサ1が行なっている入出力アクセスの内容を取り
込む、模擬手段5は、認識手段3によって起動されると
、受け渡し手段4に対してアクセスの内容を受け渡すよ
うに要求する。受け渡し手段4は、この要求により、ア
クセス内容を模擬手段5に受け渡す、プロセッサ1から
のアクセスが、出力アクセスの場合、受け渡し手段4は
、模擬手段5に対する受け渡し操作が完了すると、プロ
セッサ1に対するウェイト要求を解除してプロセッサ1
における処理を再開させる。模擬手段5では、受け渡し
手段4から受け渡されたアクセス内容に従って入出力装
置の模擬を行なう。
プロセッサ1からのアクセスが入力アクセスの場合、模
擬手段5は受け渡し手段4に対し、入出力装置の模擬操
作の結果、すなわち、プロセッサ1が入力アクセスによ
り受け取るべき値を受け渡し手段4に設定する。受け渡
し手段4はこの値を受け取ると、これをプロセッサ1に
受け渡すとともにプロセッサ1に対するウェイト要求を
解除してプロセッサ1における処理を再開させる。この
ような一連の操作により、プロセッサ1上で動作するソ
フトウェアは、実際の入出力装置が接続されているのか
模擬手段5により模擬される入出力装置であるのかを意
識することなく動作することを可能にしている。なお、
模擬手段5における入出力装置模擬動作に際しては、模
擬対象となっている装置に類似した類似入出力装置13
を使用することもあり、また、このような入出力装置を
全く使用しないこともある。
また、受け渡し手段4に要求バッファ18を持たせるこ
とにより、プロセッサ1からのアクセスが出力アクセス
の場合には受け渡し手段4が出力アクセスの内容を取り
込んだ時点で出力アクセスを完了させて、プロセッサ1
における処理を再開させることを可能にする方式も提案
されている。
このように、プロセッサの発行する出力アクセスが受け
渡し手段4内の要求バッファ18によって一旦、バッフ
ァリングされるマルチOSワークステーションでは、プ
ロセッサの出力アクセス完了時刻と、受け渡し手段4か
ら模擬手段5に対するデータ受け渡しの完了時刻の間に
時間的なずれを生じる可能性がある。
一方、入出力装置の中には、プロセッサの発行する出力
アクセスにより同期をとるものがある。
例えば、出力アクセスによってコマンドが発行されると
割り込み要求を取り下げる入出力装置である、この場合
、プロセッサ1上で動作するソフトウェアは、出力アク
セスによる同期を前提にして作られている。すなわち、
プロセッサの出力アクセス完了直後には割り込み要求が
クリアされていることを想定しているのである。このよ
うなソフトウェアを従来技術によるマルチOSワークス
テーションで実行させると、上記の時間的なずれのため
、正常に動作しない可能性があるため、従来のマルチO
Sワークステーションでは、総ての出力アクセスを、受
け渡し手段4から模擬手段5に対する受け渡し操作完了
時点までウェイトさせていた。
〔発明が解決しようとする課題〕
受け渡し手段において出力アクセスをバッファリングす
る、従来技術による情報処理装置では、プロセッサのア
クセス手段から発行される出力アクセス完了時刻と、受
け渡し手段から模擬手段に対するデータ受け渡しの完了
時刻の間に時間的なずれを生じる。このため、プロセッ
サの発行する出力命令により同期をとる入出力装置に対
してアクセスするソフトウェアを動作させるには、総て
の出力アクセスを、受け渡し手段から模擬手段に対する
受け渡し操作完了時点までウェイトさせていた。この結
果、受け渡し手段のバッファリング機能が有効に働かな
いという問題があった。
〔課題を解決するための手段〕
本発明では、認識手段による認識結果の一つとして出力
アクセス完了要因信号を出力させ、さらに、受け渡し手
段内に、アクセス手段から発行される出力アクセスの完
了要因を出力アクセス完了要因信号に応じて選択するア
クセス完了要因選択手段を持たせることにより、上記の
問題点を解決する。
〔作用〕
プロセッサが、模擬対象となっている入出力装置に対し
出力アクセスを行なうと、認識手段では、この出力アク
セスを完了させる要因は、j受け渡し手段により出力ア
クセス内容の格納1なのか、j模擬手段に対するデータ
の受け渡し操作完了」なのかを示す出力アクセス完了要
因信号を出力する。アクセス完了要因選択手段を内蔵す
る受け渡し手段では、この信号で示される要因が発生し
た時点で出力アクセスの完了をアクセス手段に通知する
〔実施例〕
以下、本発明について図面を参照しながら説明する。
第1図は本発明の一実施例を示すブロック図である。第
1図において、本実施例による情報処理装置では、プロ
セッサ1内部のアクセス手段2により、入出力装置に対
し入出力アクセスを行なう。また、本プロセッサはウェ
イト信号16を受け付けることが可能である。この信号
がアクティブの場合、プロセッサ1は入出力アクセスの
完了をウェイト信号16がインアクティブになるまで保
留する。入出力装置に対するアクセスは、アクセス手段
2に接続されたバスを通して行なわれる。バスにはアド
レス・バス14とデータ・バス15がある。プロセッサ
1が入出力装置に対してアクセスを行なうと、アクセス
手段2はアドレス・バス14に、この入出力装置のアド
レスを出力する。このアドレスによりアクセス対象であ
る入出力装置が区別される。
認識手段3および受け渡し手段4もバスに接続される。
認識手段3はアドレス・バス14を常に監視しており、
模擬対象である入出力装置のアドレス・バス14に出力
されると、認識手段出力17を有効にすることにより、
受け渡し手段4、および、模擬手段5を起動する。アク
セスが出力アクセスの場合、認識手段3は同時に、入出
力装置のアクセスをもとに、出力アクセスの完了要因が
、を受け渡し手段による出力アクセス内容の格納」なの
か、r模擬手段に対するデータの受け渡し操作完了1な
のかを判別する。この結果は、出力アクセス完了要因信
号7として受け渡し手段4に内蔵されたアクセス完了要
因選択手段6に送られる。受け渡し手段4は、要求バッ
ファ18を内蔵する。これにより、プロセッサ]からの
アクセス内容、すなわち、「アドレス・バス14とデー
タ・バス15の値およびプロセッサ1が行なっているの
が入力アクセスであるか出力アクセスであるのかの区別
」を示す情報をバッファリングすることが可能となって
いる。要求バッファ18に保持されたアクセス内容は、
模擬手段5からの要求によりアクセス内容を模擬手段5
に受け渡す。
模擬手段5はシステム全体を管理するホスト・プロセッ
サ11に内蔵される。模擬手段5が認識手段3により起
動されると、受け渡し手段4よりアクセス内容を受け取
る。これにより、プロセッサlからの発行された入出力
アクセスを解釈する。模擬手段5では、この解釈結果に
従い入出力装置の模擬を行なう、このとき必要であれば
、自分の制御する類似入出力装置13を動作させる。
本情報処理装置において、プロセッサ1が模擬対象であ
る入出力装置に対して出力アクセスを行なうときの動作
は以下の通りである。まず、認識手段3は、認識手段出
力17を有効にすることにより受け渡し手段と模擬手段
を起動する。このとき、この出力アクセスの完了要因が
、r受け渡し手段による出力アクセス内容の格納」なの
か、r模擬手段に対するデータの受け渡し操作完了J゛
なのかを示す。出力アクセス完了要因信号7のアクセス
完了要因選択手段6に送る。認識手段3により起動され
た受け渡し手段4はプロセッサ1のウェイト信号16を
アクティブにしてプロセッサ1をウェイトさせ、アクセ
ス内容を取り込む。
出力アクセス完了要因信号7がr受け渡し手段による出
力アクセス内容の格納1を示しており、かつ、受け渡し
手段4に内蔵されている要求バッファに空き領域があれ
ば、アクセス内容を要求バッファ18に記録した直後に
、プロセッサのウェイト信号をインアクティブにする。
すなわち、受け渡し手段においてアクセス内容を要求バ
ッファ18に記録する操作が完了すると、アクセス完了
要因選択手段6は直ちにプロセッサ1のウェイト信号1
6をインアクティブにする。この結果、プロセッサは動
作を再開する。また、要求バッファに空き領域がない場
合には、受け渡し手段4ではウェイト信号16をアクテ
ィブ状態にして、プロセッサ1をウェイトさせておく、
この場合、アクセス内容を模擬手段5に受け渡し、要求
バッファに空き領域が発生するまでプロセッサ1をウェ
イトさせておく、出力アクセス完了要因信号7が、「模
擬手段に対するデータの受け渡し操作完了1を示してい
れば、アクセス完了要因選択手段6はプロセッサ1のウ
ェイト信号16をアクティブのままにしておく、この場
合、模擬手段5に対する受け渡し操作が完了すると、受
け渡し手段4内のアクセス完了要因選択手段6はプロセ
ッサ1に対するウェイト要求を解除してプロセッサ1に
おける処理を再開させる。上記の操作により、模擬対象
となっている入出力装置に応じて、プロセッサが発行す
る出力プロセッサの完了要因を、「受け渡し手段による
出力アクセス内容の格納jおよび「模擬手段に対するデ
ータの受け渡し操作完了」の中から選択することが可能
となる。すなわち、模擬対象となっている入出力装置が
、プロセッサの発行する出力アクセスによって同期をと
っている場合には、出力アクセスの完了要因をr模擬手
段に対するデータの受け渡し操作完了」とし、そうでな
い入出力装置については、出力アクセスの完了要因を「
受け渡し手段による出力アクセス内容の格納1とするこ
とが可能となる。したがって、本発明による情報処理装
置では、出力アクセスによって同期をとるために必要な
ウェイト期間を最小限にすることが可能となる。
なお、プロセッサlが模擬対象である入出力装置に対し
て入力アクセスを行なったときの動作は、従来技術によ
る情報処理装置と同様な動作をする。すなわち、受け渡
し手段4は、認識手段3により起動されると、プロセッ
サ1をウェイトさせ、模擬手段5からの要求によりアク
セス内容を模擬手段5に渡す、模擬手段5ではプロセッ
サ1が受けとるべきデータを作成し、これを受け渡し手
段4に模擬結果として渡す、受け渡し手段4では、模擬
結果を受け取ると、データ・バス15にこれを出力する
とともにウェイト信号16をインアクティブにする。プ
ロセッサ1は、ウェイト信号16がインアクティブにな
った時点におけるデータ・バス15の値すなわち模擬結
果を入力するアクセスの結果として受け取る。
〔発明の効果〕
本発明は入出力装置を模擬する情報処理装置において、
プロセッサの発行する出力命令により同期をとっている
入出力装置に対してアクセスするソフトウェアを実行さ
せる場合においても、出力アクセスのウェイトによる速
度低下を最小限にすることが可能となる効果がある。
【図面の簡単な説明】 第1図は、本発明の一実施例である情報処理装置の構成
を示す図、第2図は、従来技術による情報処理装置の構
成を示す図である。 1・・・プロセッサ、2・・・アクセス手段、3・・・
認識手段、4・・・受け渡し手段、5・・・模擬手段、
6・・・アクセス完了要因選択手段、7・・・出力アク
セス完了要因信号、10・・・オペレーティングシステ
ム、11・・・ホストプロセッサ、12・・・ホストオ
ペレーティングシステム、13・・・類似入出力装置、
14・・・アドレスバス、15・・・データバス、16
・・・ウェイト信号、17・・・認識手段出力、18・
・・要求バッファ。

Claims (1)

    【特許請求の範囲】
  1. 入出力装置に対するアクセス手段、特定の入出力装置に
    対するアクセスが行なわれていることを認識する認識手
    段、入出力装置の動作を模擬する模擬手段、模擬手段と
    プロセッサとの間でプロセッサからの要求および模擬手
    段における実行結果を受け渡すための受け渡し手段を持
    たせ、入出力装置の動作を模擬することを可能とした情
    報処理装置において、認識手段の出力の一つとして出力
    アクセス完了要因信号を出力させ、さらに、受け渡し手
    段内に、アクセス手段から発行される出力アクセスの完
    了要因を出力アクセス完了要因信号に応じて選択するア
    クセス完了要因選択手段を含むことを特徴とする入出力
    装置模擬機能を有する情報処理装置。
JP1217915A 1989-08-23 1989-08-23 入出力装置模擬機能を有する情報処理装置 Pending JPH0380339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1217915A JPH0380339A (ja) 1989-08-23 1989-08-23 入出力装置模擬機能を有する情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1217915A JPH0380339A (ja) 1989-08-23 1989-08-23 入出力装置模擬機能を有する情報処理装置

Publications (1)

Publication Number Publication Date
JPH0380339A true JPH0380339A (ja) 1991-04-05

Family

ID=16711739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1217915A Pending JPH0380339A (ja) 1989-08-23 1989-08-23 入出力装置模擬機能を有する情報処理装置

Country Status (1)

Country Link
JP (1) JPH0380339A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9038697B2 (en) 2010-08-26 2015-05-26 Shigeo Ikeda Electric curtain opening and closing device and curtain opening and closing method using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9038697B2 (en) 2010-08-26 2015-05-26 Shigeo Ikeda Electric curtain opening and closing device and curtain opening and closing method using the same

Similar Documents

Publication Publication Date Title
CN110609730B (zh) 一种实现虚拟处理器间中断透传的方法及设备
CA2012420C (en) Extended memory address control system
JPH0594317A (ja) 仮想計算機の入出力割り込み処理方式
JPH0689269A (ja) プロセッサの制御装置、プロセッサの休止装置およびそれらの方法
JPH0380339A (ja) 入出力装置模擬機能を有する情報処理装置
JPH0380340A (ja) 入出力装置模擬機能を有する情報処理装置
CN113296899A (zh) 基于分布式系统的事务主机、事务从机及事务处理方法
JP2638078B2 (ja) 情報処理装置
JPH02114351A (ja) 入出力装置模擬機能を有する情報処理装置
JP2595221B2 (ja) データ入力装置
JPH02181849A (ja) 入出力装置の模擬機能を有する情報処理装置
JPS61292752A (ja) 仮想計算機システム
Glinka et al. Design, thru simulation, of a multiple-access information system
KR950009572B1 (ko) 고속 중형 컴퓨터에서 고속 온라인 백업 방법
JPH03211649A (ja) 入出力装置模擬機能を有する情報処理装置
JPH065838B2 (ja) サーバ制御装置
JPH03154139A (ja) キャッシュメモリ
JPS61240333A (ja) 入出力割込処理方式
JPH01263763A (ja) 多重処理計算機
JPH04113432A (ja) 仮想記憶制御方法
JPH0290331A (ja) 仮想計算機システムのためのプロセツサ間通信命令処理装置
JPH0675793A (ja) 仮想計算機間データ送受信処理方法
JPH0690671B2 (ja) 入出力装置のアクセス方法
JPS5931737B2 (ja) 多重制御デ−タ処理システム
JPH04199217A (ja) 入出力制御方法