JPH02114351A - 入出力装置模擬機能を有する情報処理装置 - Google Patents

入出力装置模擬機能を有する情報処理装置

Info

Publication number
JPH02114351A
JPH02114351A JP26861688A JP26861688A JPH02114351A JP H02114351 A JPH02114351 A JP H02114351A JP 26861688 A JP26861688 A JP 26861688A JP 26861688 A JP26861688 A JP 26861688A JP H02114351 A JPH02114351 A JP H02114351A
Authority
JP
Japan
Prior art keywords
input
output device
processor
output
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26861688A
Other languages
English (en)
Inventor
Takashi Horikawa
隆 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP26861688A priority Critical patent/JPH02114351A/ja
Publication of JPH02114351A publication Critical patent/JPH02114351A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入出力装置模擬機能を有する情報処理装・置
に関し、特に入出力装置に対しプロセッサの入出力アク
セスにより制御を行なう情報処理装置に関する。
〔従来の技術〕
プロセッサから入出力装置をアクセスするなめには、プ
ロセッサの入出力アクセスにより入出力装置にコマンド
を送るか、入出力装置が解釈できるチャネル・プログラ
ムを作成して入出力装置を起動する必要がある。前者の
方法は、主にパーソナル・コンピュータなどの小規模な
計算機シスムで採用されている方法であり、後者は汎用
計算機など比較的・大規模な計算機システムで採用され
ている方式である。一般に、パーソナル・コンピュータ
では、様々なオペレーティング・システムが提供されて
いるが、同時刻においては単一のオペレーティング・シ
ステムしか動作しないため、異なるオペレーティング・
システムを使用するユーザはオペレーティング・システ
ムを変更するたびにパーソナル・コンピュータを再起動
する必要があった。このような不便を解消するために、
複数のオペレーティング・システムが同時に動作するマ
ルチOSワークステーションが出現している。
一般に、オペレーティング・システムは単独で動くこと
を前提に作られているため、入出力装置を他のオペレー
ティング・システムと共用することは考慮されていない
、このため、マルチOSワークステーションにおいては
、第2図に示すように、各オペレーティング・システム
10が動作するプロセッサ1が入出力装置に対して入出
力アクセスを行なっていることをアクセス手段2を発行
する入出力装置アドレスにより認識する認識手段3、ホ
スト・プロセッサ12上で動作しワークステーション全
体を管理するオペレーティング・システム11に対して
処理結果を通知するための受渡し手段4、および、ホス
ト・オペレーティングシステムll中に入出力装置の動
作を模擬する模擬手段5を持たせることにより、各オペ
レーティング・システム10が入出力装置に対して発行
する入出力アクセスを模擬していた6模擬手段における
入出力装置模擬動作に際しては、模擬対象となっている
装置に類似した類似入出力装置13を使用することもあ
り、また、このような入出力装置を全く使用しないこと
もある。
〔発明が解決しようとする課題〕
従来のこの種の情報処理装置は認識手段が、特定の入出
力装置に対するアクセスを認識し、受渡し手段および模
擬手段を起動するが、認識対象とする入出力装置が固定
されているため、模擬対象入出力装置を変更するために
は、認識手段を交換しなればならなかった。従って、情
報処理装置の動作中に入出力装置構成を変更することが
不可能であった。また、入出力装置の構成が異なる装置
については、各々に対して認識手段を用意する必要があ
るため、ハードウェア設計コストおよび、入出力装置構
成の変更による保守コストが大きいという問題点があっ
た。
〔課題を解決するための手段〕
本発明の入出力装置模擬機能を有する情報処理装置は、
入出力装置に対するアクセス手段を内蔵するプロセッサ
と、特定の入出力装置に対するアクセスが行なわれてい
ることを認識する認識手段と、前記入出力装置の動作を
模擬する模擬手段と、該模擬手段と前記プロセッサとの
間でプロセッサからの要求および模擬手段における実行
結果をやりとりするための受渡し手段とを持つ情報処理
装置において、前記模擬手段に認識手段に対する設定手
段を有している。
本発明は模擬手段で模擬対象入出力装置が変更されると
設定手段を起動し、認識手段に対して認識する入出力装
置を変更するように設定し、がっプロセッサから模擬手
段より設定された入出力装置に対する入出力アクセスを
認識することにより、模擬対象入出力装置の変更を可能
にする。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
第2図は本発明の一実施例を示すブロック図である。第
2図において、まず、本実施例により、入出力装置の模
擬を行なう方法について説明すると、′プロセッサ1内
部のアクセス手段2は入出力装置に対し入出力アクセス
を行なう部分である。
また、本プロセッサ1はウェイト信号16を受は付ける
。この信号がアクティブの場合、プロセッサ1は入出力
アクセスの完了をウェイト信号16がインアクティブに
なるまで保留する。
本情報処理装置では、通常の入出力装置に対するアクセ
スは、アクセス手段2に接続されたバスを通して行なわ
れる。バスにはアドレス・バス14とデータ・バス15
がある。プロセッサ1が入出力装置に対してアクセスを
行なうと、アクセス手段2はアドレス・バス14に、こ
の入出力装置のアドレスを出力する。このアドレスによ
りアクセス対象である入出力装置が区別される。
認識手段3および受渡し手段4もバスに接続される。′
認識手段3はアドレス・バス14を常に監視しており、
模擬対象である入出力装置のアドレスがアドレス・バス
14に出力されると、認識手段出力25を有効にするこ
とにより、受渡し手段4に対してアドレス・バス14と
データ・バス15の値およびプロセッサ1が行なってい
るのが入力アクセスであるか出力アクセスであるのかの
区別を取り込むように指示するとともに、模擬手段5を
起動する。
受渡し手段1では上記の情報を取り込むとともに、プロ
セッサ1のアクセスが入力アクセスの場合には、模擬手
段5から模擬結果を渡されるまでウェイト信号16をア
クティブにしてプロセッサ1をウェイトさせる。
模擬手段5はシステム全体を管理するホスト・プロセッ
サ12に内蔵される。ここでは、プロセッサ1がアクセ
スを行なっている入出力装置の動作を模擬し、その結果
を受渡し手段4を通じてプロセッサ1に反映させる。こ
の模擬動作に際しては、模擬対象入出力装置に類似した
入出力装置を使用することもあり、また、全く使用しな
いこともある。
模擬手段5が認識手段3により起動されると、受渡し手
段4よりアドレス・バス14とデータ・バス15の値お
よびプロセッサ1が行なっているの゛が入力アクセスで
あるか出力アクセスであるかの区別を受は取って、プロ
セッサ1からの発行された入出力アクセスを解釈する。
模擬手段5では、この解釈結果に従い入出力装置の模擬
を行なう、このとき必要であれば、自分の制御する類似
入出力装置13を動作させる。
プロセッサ1のアクセスが出力アクセスの場合、模擬手
段5はプロセッサ1の出力するアドレスおよびデータを
受は取り、これを解釈することによりプロセッサ1が行
なう入出力装置の制御コマンドを認識する。さらに模擬
手段5では、この結果に従って、類似入出力装置13に
対し同様の役割を果すコマンドを発行する。
プロセッサ1のアクセスの場合、模擬手段5ではプロセ
ッサ1が受は取るべきデータを作成し、これを受渡し手
段4に模擬結果として渡す。受渡し手段4では、模擬手
段を受は取ると、データ・バス15にこれを出力すると
ともにウェイト信号16をインアクティブにする。プロ
セッサ1は、ウェイト信号16がインアクティブになっ
た時点におけるデータ・バス15の値すなわち模擬結果
を入力アクセスの結果として受は取る。以上の操作によ
り、入出力装置の模擬動作を行なうことが可能となる。
次に、模擬対象入出力装置を変更するときの操作を説明
する。第3図は本発明の一実施例における認識手段3へ
の設定方法を示すブロック図である。
認識手段3は、アドレス選択部20と判別部21から構
成される。アドレス選択部20には、アクセス手段2か
ら送られる入出力装置のアドレスを送るためのアドレス
・バス14と設定手段6から送られる設定アドレス・バ
ス22が接続され、判別部21へ送るアドレスを選択を
する。アドレス選択部20においては、書き込み指示2
4が無効となっている通常状態では、アクセス手段2か
ら送られるアドレスを選択して判別部21に送る。判別
部21では、アドレス選択部2oがら送られたアドレス
で示される入出力装置が模擬対象入出力装置かどうかを
判別する。
模擬対象入出力装置が変更されて新たに追加されると、
設定手段6では変更された入出力装置のアドレスを設定
アドレス・バス22、模擬対象であることを示す値を設
定データ・バス23に送出し、書き込み指示24を有効
にする。アドレス選択部20では、書き込み指示24が
有効になると、設定アドレス・バス22から送られるア
ドレスを判別部21に送る0判別部21では、書き込み
指示24が有効になると、アドレス選択部20から送ら
れるアドレスで示される入出力装置についての判別結果
を設定データ・バス23で送られる内容に設定する0判
別部21では、この設定操作以後に行なわれるアクセス
手段2から当該入出力装置に対する入出力アクセスに対
しては、設定操作により設定された値、すなわち、模擬
対象であることを示す値を出力する。この出力は、認識
手段出力25となり、受渡し手段4および模擬手段5を
起動する。これにより、当該入出力装置を模擬対象入出
力装置に追加することが可能となる。
模擬対象入出力装置が変更されて削除されると、設定手
段6では模擬対象でないことを示す値を設定データ・バ
ス23に送出して上記の書き込み効果を行なう、この操
作以後、アクセス手段2により当該入出力装置に対して
入出力アクセスが行なわれると上記の動作により、判別
部21では模擬対象でないことを示す値を出力する。こ
の値は、認識手段出力25となり、受渡し手段4および
模擬手段5は起動されない、これにより、当該入出力装
置を模擬対象入出力装置から削除することが可能となる
以上の操作により、認識対象とする入出力装置を追加ま
たは削除することが可能となる。
〔発明の効果〕
本発明は、入出力装置を模擬する情報処理装置において
、ハードウェアで構成される認識手段を交換することな
く認識対象入出力装置を変更することが可能となる。こ
のため、情報処理装置の動作中に入出力装置構成の変更
が可能となり、使用環境が格段に改善された情報処理装
置を定期要することか可能になる。
また、入出力装置の構成が異なる装置についても同一の
ハードウェアを使用することが可能になるため、ハード
ウェア設計コストおよび、入出力装置構成の変更による
保守コストを大幅に削減することも可能になる。
【図面の簡単な説明】
第1図は、本発明の一実施例における基本構成を示す図
、第2図は、本発明の一実施例である情報処理装置の構
成を示す図、第3図は、本発明の一実施例のける認識手
段への設定方法を示すブロック図である。 1・・・プロセッサ、2・・・アクセス手段、3・・・
認識手段、4・・・受渡し手段、5・・・模擬手段、6
・・・設定手段。

Claims (1)

    【特許請求の範囲】
  1. 入出力装置に対するアクセス手段を内蔵するプロセッサ
    と、特定の入出力装置に対するアクセスが行なわれてい
    ることを認識する認識手段と、前記入出力装置の動作を
    模擬する模擬手段と、該模擬手段と前記プロセッサとの
    間でプロセッサからの要求および模擬手段における実行
    結果をやりとりするための受渡し手段とを持つ情報処理
    装置において、前記模擬手段に認識手段に対する設定手
    段を含むことにより、模擬対象入出力装置を変更可能に
    したことを特徴とする入出力装置模擬機能を有する情報
    処理装置。
JP26861688A 1988-10-24 1988-10-24 入出力装置模擬機能を有する情報処理装置 Pending JPH02114351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26861688A JPH02114351A (ja) 1988-10-24 1988-10-24 入出力装置模擬機能を有する情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26861688A JPH02114351A (ja) 1988-10-24 1988-10-24 入出力装置模擬機能を有する情報処理装置

Publications (1)

Publication Number Publication Date
JPH02114351A true JPH02114351A (ja) 1990-04-26

Family

ID=17461020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26861688A Pending JPH02114351A (ja) 1988-10-24 1988-10-24 入出力装置模擬機能を有する情報処理装置

Country Status (1)

Country Link
JP (1) JPH02114351A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8966144B2 (en) 1997-03-04 2015-02-24 Papst Licensing Gmbh & Co. Kg Analog data generating and processing device having a multi-use automatic processor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8966144B2 (en) 1997-03-04 2015-02-24 Papst Licensing Gmbh & Co. Kg Analog data generating and processing device having a multi-use automatic processor
US9189437B2 (en) 1997-03-04 2015-11-17 Papst Licensing Gmbh & Co. Kg Analog data generating and processing device having a multi-use automatic processor
US9836228B2 (en) 1997-03-04 2017-12-05 Papst Licensing Gmbh & Co. Kg Analog data generating and processing device having a multi-use automatic processor

Similar Documents

Publication Publication Date Title
EP0192944B1 (en) Data processing system with a main processor and a co-processor sharing the same resources
JPH0784883A (ja) 仮想計算機システムのアドレス変換バッファパージ方法
US5291605A (en) Arrangement and a method for handling interrupt requests in a data processing system in a virtual machine mode
US5228127A (en) Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
US4621319A (en) Personal development system
US5301277A (en) Method and apparatus for communicating peripheral data to/from minor operating systems running as subprocesses on a main operating system
JPH0689269A (ja) プロセッサの制御装置、プロセッサの休止装置およびそれらの方法
EP0139254A2 (en) Apparatus and method for direct memory to peripheral and peripheral to memory data transfer
US6314495B1 (en) Method and apparatus for executing multiply-initiated, multiply-sourced variable delay system bus operations
JPH02114351A (ja) 入出力装置模擬機能を有する情報処理装置
JPH0380339A (ja) 入出力装置模擬機能を有する情報処理装置
JP2866588B2 (ja) 処理プロセス間で制御の移転を行うシステムおよび方法
JP2638078B2 (ja) 情報処理装置
JPH0380340A (ja) 入出力装置模擬機能を有する情報処理装置
KR940009104B1 (ko) 시스템간의 데이타 전송방법
JPH03211649A (ja) 入出力装置模擬機能を有する情報処理装置
JP2802109B2 (ja) メモリアクセス制御方式
JPH05189004A (ja) プラント制御装置
JPH0460858A (ja) 割込アドレス設定制御方式
JPH02181849A (ja) 入出力装置の模擬機能を有する情報処理装置
JPH0675925A (ja) 情報処理装置
JPH03268033A (ja) リモートデバッグ方式
JPH11120041A (ja) ダンプ解析システム
JPH065838B2 (ja) サーバ制御装置
JPS60215250A (ja) デ−タ処理装置