JPH038007A - プログラムド・ロジック・アレイのパワーセーブ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 通信装置や情報処理装置のディジタル回路で使用される
プログラムド・ロジック・アレイのパワーセーブ回路に
関し、 電源投入時に外部ＲＯＭから回路情報の読み込み終了後
の電源の供給を制限し、回路の高密度化を可能とするプ
ログラムド・ロジック・アレイのパワーセーブ回路を提
供することを目的とし、パワーオンリセット回路の出力
による電源投入時にＲＯＭから回路情報を読み込むプロ
グラムド・ロジック・アレイを有する回路において、パ
ワーオンリセット回路の出力に接続され、ＲＯＭからプ
ログラムド・ロジック・アレイに回路情報を読み込むた
めに要する時間に等しい時間を予め設定しておき、電源
投入と同時に時間の計測を開始し設定時間が経過した時
電源制限回路からＲＯＭへの電源の供給をやめるための
制御信号を出力するタイマ回路と、タイマ回路に接続さ
れ、パワーオンリセット回路による電源の投入時にＲＯ
Ｍへ電源を供給し、タイマ回路の出力の制御信号により
ＲＯＭへの電源の供給をやめる電源制限回路とを設けて
構成する。

そこで電源投入時にＲＯＭから回路情報を読み込んで目
的とする回路を作るＬＣＡが、必要に応じて大規模な回
路に対応できるので需要が高まっている。この場合、外
部に電源投入時にのみ必要なプログラム用のＲＯＭをも
つことから、このＲＯＭに関するＬＣＡのパワーセーブ
回路が要望されている。

〔産業上の利用分野］ 本発明は、通信装置や情報処理装置のディジタル回路で
使用されるプログラムド・ロジック・アレイ（以下ＬＣ
Ａと称する）のパワーセーブ回路の改良に関するもので
ある。

最近はディジタル回路の使用による通信装置や情報処理
装置の大容量化にともない、装置の高密度化が要求され
ている。このため、従来のＳＳＩ、ＭＳＩ等によるロジ
ック回路はＬＳＩに置き換えられているが、開発時にお
いては仕様の変更が発生することや少量生産のため専用
のＬＳＩを作ることが困難な場合がある。

〔従来の技術］ 第３図は従来例のＬＣＡを用いた回路の構成を示すブロ
ック図である。

第３図において、電源投入時にパワーオンリセット回路
３はＬＣＡＩに対しリセット信号を送る。

ＬＣＡＩはこの信号を受信して、外部のＲＯＭ２に記憶
した回路情報のデータを読み出すために、ＲＯＭ２にア
ドレスを示す信号を送信する。ＲＯＭ２では該当するア
ドレスに記憶したデータを読み出し、ＬＣＡＩに転送す
る。そして上記動作を終了後は、ＬＣＡＩは上記回路情
報のデータを基に目的とする回路を作り、通常のロジッ
クの動作に移行する。

尚、外部のＲＯＭ２は電源投入時にＬＣＡＩに回路情報
のデータの転送を行うが、終了後も電源は供給されてい
る。

〔発明が解決しようとする課題］ しかしながら上述の回路においては、電源投入時にＲＯ
Ｍ２からＬＣＡＩに回路情報のデータの転送の終了後は
ＲＯＭ２の役割は終了しているが、電源が供給されてい
るため電力を消費している。

このため、回路の不要な温度上昇源となり、回路の高密
度実装を妨げるという問題点があった。

したがって本発明の目的は、電源投入時に外部ＲＯＭか
ら回路情報の読み込み終了後の電源の供給を制限し、回
路の高密度実装化を可能とするＬＣＡのパワーセーブ回
路を提供することにある。

〔課題を解決するための手段〕

上記問題点は第１図に示す回路構成によって解決される
。

即ち第１図において、パワーオンリセット回路３００の
出力による電源投入時にＲＯＭ２００から回路情報を読
み込むプログラムド・ロジック・アレイ１００を有する
回路において、５００はパワーオンリセット回路の出力
に接続され、ＲＯＭからプログラムド・ロジック・アレ
イに回路情報を読み込むために要する時間に等しい時間
を予め設定しておき、電源投入と同時に時間の計測を開
始し設定時間が経過した時電源制限回路６００からＲＯ
Ｍへの電源の供給をやめるための制御信号を出力するタ
イマ回路である。

６００はタイマ回路に接続され、パワーオンリセット回
路による電源の投入時にＲＯＭへ電源を供給し、タイマ
回路の出力の制御信号によりＲＯＭへの電源の供給をや
める電源制限回路である。

〔作　用〕

第１図において、タイマ回路５００にはＲＯＭ２００か
らプログラムド・ロジック・アレイ１００に回路情報を
読み込むために要する時間に等しい時間を予め設定して
おく。そして、パワーオンリセット回路３００の出力に
よる電源投入と同時に時間の計測を開始し、設定時間が
経過した時電源制限回路６００からＲＯＭ２Ｏ０への電
源の供給をやめるための制御信号を出力する。

一方、電源制限回路６００ではパワーオンリセット回路
３００による電源の投入時にＲＯＭ２Ｏ０へ電源を供給
する。そして、上述のタイマ回路５００の出力の制御信
号によりＲＯＭ２Ｏ０への電源の供給をやめる。

この結果、電源投入時にＲＯＭ２００からプログラムド
・ロジック・アレイ１００に回路情報を読み込んでいる
時には、ＲＯＭ２００に正常な電源供給を行い、回路情
報の読み込みを終了した通常動作時には電源制限を行う
。

この結果、不要な電力消費を制限すると共に回路の不要
な温度上昇を制限することで、回路の高密度実装を可能
にする。

〔実施例〕

第２図は本発明の実施例の回路の構成を示すブロック図
である。

全図を通じて同一符号は同一対象物を示す。

第２図において、周知のへリファイ回路４０はＲＯＭ２
０からＬＣＡＩＯに回路情報のデータを転送する動作を
１ｉｊｌし、上記動作を確実に行うための回路である。

電源投入時にパワーオンリセット回路３０はベリファイ
回路４０を介してＬＣＡＩＯに対しりセント信号を送信
する。ＬＣＡＩＯはリセット信号を受信して、外部のＲ
ＯＭ２０に記憶した回路情報のデータを読み出すために
ＲＯＭ２０にアドレスを示す信号を送り、ＲＯＭ２０か
ら回路情報のデータを読み出す。

一方、ベリファイ回路４０はこの時タイマ回路５０に対
して開始信号を送出する。タイマ回路５０は開始信号を
受信して時間の計測を開始する。

尚、ベリファイがチエツクの結果異常終了した場合は、
ベリファイ回路４０は再度この動作を繰り返す。

電源制限回路６０は電源投入と同時にＲＯＭ２０及びベ
リファイ回路４０に対して電源を供給する。上記タイマ
回路５０では、ＲＯＭ２０からＬＣＡＩＯに回路情報の
データを読み込むために要する時間とベリファイに要す
る時間の和の時間に等しい時間を予め設定しておき、設
定時間が経過した時、電源制限回路６０に対して制御信
号を送出する。この結果、電源制限回路６０はＲＯＭ２
０に対して電源の供給をやめる。

又、ベリファイ回路４０も上記回路情報のデータ転送の
終了後は不要となるため、タイマ回路５０において設定
時間が経過した時同様にして電源制限回路６０からヘリ
ファイ回路４０に対して電源の供給をやめる。

尚、上述のタイマ回路５０は周知の単安定フリップフロ
ップ回路あるいはクロンクを用いるカウンタ回路等で構
成できる。

又、電源制限回路６０はＲＯＭ２０にパワーセーブ・モ
ードがある場合はそれの利用も可能である。

〔発明の効果〕

以上説明したように本発明によれば、ＲＯＭからＬＣＡ
に回路情報のデータ転送時はＲＯＭに正常な電源供給を
行い、上記データ転送終了後の通常動作時は電源制限を
行うタイマ回路及び電源制限回路を設けることにより、
不要な電力消費を制限すると共に回路の不要な温度上昇
を制限することで、回路の高密度実装を実現することが
できる。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明の実施例の回路の構成を示すブロック図
、 第３図は従来例のＬＣＡを用いた回路の構成を示すブロ
ック図である。 図において ５００はタイマ回路、 ６００は電源制限回路 本光明の扉ｊ里図 本尭巳月の黄施４５１１の回メロの木へ、仮と示寸ブ′
口・ツク図

Claims (1)

1. 【特許請求の範囲】 パワーオンリセット回路（３００）の出力による電源投
   入時にＲＯＭ（２００）から回路情報を読み込むプログ
   ラムド・ロジック・アレイ（１００）を有する回路にお
   いて、 該パワーオンリセット回路の出力に接続され、該ＲＯＭ
   から該プログラムド・ロジック・アレイに回路情報を読
   み込むために要する時間に等しい時間を予め設定してお
   き、電源投入と同時に時間の計測を開始し該設定時間が
   経過した時電源制限回路（６００）からＲＯＭへの電源
   の供給をやめるための制御信号を出力するタイマ回路（
   ５００）と、該タイマ回路に接続され、該パワーオンリ
   セット回路による電源の投入時に該ＲＯＭへ電源を供給
   し、該タイマ回路の出力の制御信号により該ＲＯＭへの
   電源の供給をやめる電源制限回路（６００）とを設けた
   ことを特徴とするプログラムド・ロジック・アレイのパ
   ワーセーブ回路。