JPH037834Y2 - - Google Patents
Info
- Publication number
- JPH037834Y2 JPH037834Y2 JP1985184098U JP18409885U JPH037834Y2 JP H037834 Y2 JPH037834 Y2 JP H037834Y2 JP 1985184098 U JP1985184098 U JP 1985184098U JP 18409885 U JP18409885 U JP 18409885U JP H037834 Y2 JPH037834 Y2 JP H037834Y2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- counter
- signal
- minute
- hour
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012937 correction Methods 0.000 claims description 9
- 210000001072 colon Anatomy 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Description
【考案の詳細な説明】
(a) 産業上の利用分野
本考案は、時・分、分・秒切換表示可能なデジ
タル時計に関するものであり、ロツクスイツチ及
び修正用の秒スイツチの操作により表示を切り換
えるようにしたものに関する。
タル時計に関するものであり、ロツクスイツチ及
び修正用の秒スイツチの操作により表示を切り換
えるようにしたものに関する。
(b) 従来技術
従来よりデジタル時計は、一般に10時桁、1時
桁、10分桁、1分桁の4桁を時・分に分けて表示
可能な表示部を有し、実開昭52−154271号公報に
示されているデジタル時計のように外部スイツチ
の操作により時刻を時・分表示と分・秒表示に切
換表示するようにしたものもあつた。
桁、10分桁、1分桁の4桁を時・分に分けて表示
可能な表示部を有し、実開昭52−154271号公報に
示されているデジタル時計のように外部スイツチ
の操作により時刻を時・分表示と分・秒表示に切
換表示するようにしたものもあつた。
このような時・分表示と分・秒表示とを切換表
示可能な時計において時刻を修正する場合、表示
部に表示されているもののみ修正されるように設
定していることが一般的であつた。
示可能な時計において時刻を修正する場合、表示
部に表示されているもののみ修正されるように設
定していることが一般的であつた。
即ち、このような時計においては、時・分が表
示されている場合には時・分が修正可能になり、
分・秒が表示されている場合には秒修正が可能に
なるように構成されていた。
示されている場合には時・分が修正可能になり、
分・秒が表示されている場合には秒修正が可能に
なるように構成されていた。
また、特公昭56−25438号公報に示されている
ように、ロツクスイツチを設け、このロツクスイ
ツチをオン状態にすると修正用スイツチが有効に
なるようにして、誤操作を防止したものもあつ
た。
ように、ロツクスイツチを設け、このロツクスイ
ツチをオン状態にすると修正用スイツチが有効に
なるようにして、誤操作を防止したものもあつ
た。
(c) 考案が解決しようとする問題点
上記従来例においては、修正時の修正動作及び
修正後の時刻を確認することができる反面、修正
されたことのみ確認できれば良い秒リセツトの場
合にも、いちいち時・分表示から分・秒表示に切
り換え、その後、秒リセツトスイツチを操作する
ことが必要であり、非常に煩わしい操作を必要と
していた。
修正後の時刻を確認することができる反面、修正
されたことのみ確認できれば良い秒リセツトの場
合にも、いちいち時・分表示から分・秒表示に切
り換え、その後、秒リセツトスイツチを操作する
ことが必要であり、非常に煩わしい操作を必要と
していた。
また、ロツクスイツチを設けると、さらに上記
操作の前にロツクスイツチを操作しなければなら
ず、より秒修正に要する操作を煩雑にしてしまう
結果になつた。
操作の前にロツクスイツチを操作しなければなら
ず、より秒修正に要する操作を煩雑にしてしまう
結果になつた。
特に秒リセツトの場合、テレビ、ラジオ等の時
報に合わせて修正することが多く、素早く修正可
能な状態にすることが必要とされており、改善が
望まれていた。
報に合わせて修正することが多く、素早く修正可
能な状態にすることが必要とされており、改善が
望まれていた。
(d) 問題点を解決するための手段
本考案は、時・分表示、分・秒表示切換可能な
デジタル時計において、ロツクスイツチ等の外部
スイツチの操作により分・秒表示に切り換え、そ
の後の修正用の秒スイツチの操作により時・分表
示に切り換える切換回路と、外部スイツチの操作
により秒スイツチを有効とする第1のゲートと、
該秒スイツチが操作されて時・分表示になつてか
ら外部スイツチがオフ状態になるまで修正用の時
スイツチと分スイツチを有効とする第2のゲート
とを有することを特徴とし、これによつて前記問
題点を解決するものである。
デジタル時計において、ロツクスイツチ等の外部
スイツチの操作により分・秒表示に切り換え、そ
の後の修正用の秒スイツチの操作により時・分表
示に切り換える切換回路と、外部スイツチの操作
により秒スイツチを有効とする第1のゲートと、
該秒スイツチが操作されて時・分表示になつてか
ら外部スイツチがオフ状態になるまで修正用の時
スイツチと分スイツチを有効とする第2のゲート
とを有することを特徴とし、これによつて前記問
題点を解決するものである。
(e) 実施例
以下図面に基づいて本考案の実施例を説明す
る。
る。
第1図は本考案の一実施例に係るデジタル時計
の回路構成を示す図である。
の回路構成を示す図である。
2は水晶発振回路からなる発振器、4は発振器
からの周波数信号を適宜分周する分周回路、6は
分周回路4からの1Hz信号を入力してカウントす
る秒カウンタ、8は秒カウンタ6からの1分信号
をオアゲート12を介して入力しカウントする分
カウンタ、10は分カウンタ8からの1時信号を
オアゲート14を介して入力しカウントする時カ
ウンタである。
からの周波数信号を適宜分周する分周回路、6は
分周回路4からの1Hz信号を入力してカウントす
る秒カウンタ、8は秒カウンタ6からの1分信号
をオアゲート12を介して入力しカウントする分
カウンタ、10は分カウンタ8からの1時信号を
オアゲート14を介して入力しカウントする時カ
ウンタである。
16は選択回路であり、それぞれ7個のアンド
ゲートを組合わせてなるアンド回路18〜24
と、それぞれ7個のオアゲートを組合わせてなる
オア回路26,28とから構成されている。
ゲートを組合わせてなるアンド回路18〜24
と、それぞれ7個のオアゲートを組合わせてなる
オア回路26,28とから構成されている。
アンド回路18は秒カウンタ6の出力信号を入
力し、それをオア回路26に供給する。
力し、それをオア回路26に供給する。
アンド回路20,22は分カウンタ8の出力信
号を入力し、それをそれぞれオア回路28,26
に供給する。アンド回路24は時カウンタ8の出
力信号を入力し、それをオア回路28に供給す
る。このアンド回路18〜24は後述する切換回
路からの信号D,Eにより開閉し、信号D,Eが
Hレベルのときに開状態になり、Lレベルのとき
に閉状態になるものである。
号を入力し、それをそれぞれオア回路28,26
に供給する。アンド回路24は時カウンタ8の出
力信号を入力し、それをオア回路28に供給す
る。このアンド回路18〜24は後述する切換回
路からの信号D,Eにより開閉し、信号D,Eが
Hレベルのときに開状態になり、Lレベルのとき
に閉状態になるものである。
30,32はデコーダ・ドライバであり、それ
ぞれオア回路26,28の出力信号を入力し、そ
れぞれ表示駆動信号を出力する。
ぞれオア回路26,28の出力信号を入力し、そ
れぞれ表示駆動信号を出力する。
34はドライバであり、分周回路4からの1Hz
信号等を入力しコロン駆動信号を出力する。
信号等を入力しコロン駆動信号を出力する。
36は4桁の表示可能な表示部であり、デコー
ダ・ドライバ30からの駆動信号により1分桁と
10分桁又は1秒桁と10秒桁を表示する下位桁表示
部38と、デコーダ・ドライバ32からの駆動信
号により1時桁と10時桁又は1分桁と10分桁を表
示する上位桁表示部40と、その間に設けられド
ライバ34からの駆動信号により点滅するコロン
42とを有する。
ダ・ドライバ30からの駆動信号により1分桁と
10分桁又は1秒桁と10秒桁を表示する下位桁表示
部38と、デコーダ・ドライバ32からの駆動信
号により1時桁と10時桁又は1分桁と10分桁を表
示する上位桁表示部40と、その間に設けられド
ライバ34からの駆動信号により点滅するコロン
42とを有する。
44,46,48は時刻修正用の秒スイツチ、
分スイツチ、時スイツチであり、50は修正状態
にするためのロツクスイツチである。
分スイツチ、時スイツチであり、50は修正状態
にするためのロツクスイツチである。
52は切換回路であり、フリツプフロツプ(以
下「FF」と略称する)54と、インバータ56,
58と、アンドゲート60とから構成されてい
る。
下「FF」と略称する)54と、インバータ56,
58と、アンドゲート60とから構成されてい
る。
FF54は、ロツクスイツチ50からの信号
LOCKをD入力に入力し、またインバータ56を
介してリセツト入力Rにも入力しており、さらに
秒スイツチ44からの信号Sをクロツク入力に
入力している。
LOCKをD入力に入力し、またインバータ56を
介してリセツト入力Rにも入力しており、さらに
秒スイツチ44からの信号Sをクロツク入力に
入力している。
アンドゲート60は、ロツクスイツチ50から
の信号LOCKとFF54の出力からの信号Cを
入力し、信号Dを出力して選択回路16内のアン
ド回路18,20に印加する。
の信号LOCKとFF54の出力からの信号Cを
入力し、信号Dを出力して選択回路16内のアン
ド回路18,20に印加する。
インバータ58は、信号Dを反転し、その反転
した信号Eを選択回路16内のアンド回路22,
24に印加する。
した信号Eを選択回路16内のアンド回路22,
24に印加する。
62,64,66はアンドゲートであり、アン
ドゲート62は秒スイツチ44からの信号Sとロ
ツクスイツチ50からの信号LOCKとFF54か
らの信号Cを入力し、アンドゲート64は分スイ
ツチ46からの信号Mとロツクスイツチ50から
の信号LOCKとFF54からの信号Bとを入力し、
アンドゲート66は時スイツチ48からの信号H
とロツクスイツチ50からの信号LOCKとFF5
4からの信号Bを入力して、それぞれ信号F,
G,Hを出力する。
ドゲート62は秒スイツチ44からの信号Sとロ
ツクスイツチ50からの信号LOCKとFF54か
らの信号Cを入力し、アンドゲート64は分スイ
ツチ46からの信号Mとロツクスイツチ50から
の信号LOCKとFF54からの信号Bとを入力し、
アンドゲート66は時スイツチ48からの信号H
とロツクスイツチ50からの信号LOCKとFF5
4からの信号Bを入力して、それぞれ信号F,
G,Hを出力する。
68は帰零回路であり、アンドゲート62から
の信号Fと秒カウンタ6のカウント値を示す信号
を入力し、秒スイツチ44が操作されたときに、
秒カウンタ6のカウント値が0〜29であると秒カ
ウンタ6をリセツトし、30〜59であると秒カウン
タ6のリセツトと同時にオアゲート12を介して
分カウンタ8に信号を出力し桁上げするものであ
る。
の信号Fと秒カウンタ6のカウント値を示す信号
を入力し、秒スイツチ44が操作されたときに、
秒カウンタ6のカウント値が0〜29であると秒カ
ウンタ6をリセツトし、30〜59であると秒カウン
タ6のリセツトと同時にオアゲート12を介して
分カウンタ8に信号を出力し桁上げするものであ
る。
70,72はアンドゲートであり、アンドゲー
ト64,66からの信号G,Hをそれぞれの一入
力端に入力し、他の入力端には分周回路4からの
クロツク信号φ1を入力し、オアゲート12,1
4を介して分カウンタ8、時カウンタ10にそれ
ぞれ信号I,Jを印加する。
ト64,66からの信号G,Hをそれぞれの一入
力端に入力し、他の入力端には分周回路4からの
クロツク信号φ1を入力し、オアゲート12,1
4を介して分カウンタ8、時カウンタ10にそれ
ぞれ信号I,Jを印加する。
次に第2図に示すタイムチヤートを用いて本実
施例の動作を説明する。
施例の動作を説明する。
通常、ロツクスイツチ50はオフ状態で、その
操作信号LOCKはLレベルになつている。
操作信号LOCKはLレベルになつている。
このためアンドゲート62〜66はすべて閉状
態になり、FF54もインバータ56の出力信号
Aによりリセツトされている。
態になり、FF54もインバータ56の出力信号
Aによりリセツトされている。
また、信号LOCKがLレベルであると、アンド
ゲート60も閉状態になつており、その出力信号
DはLレベル、インバータ58にて反転された信
号EはHレベルになつている。
ゲート60も閉状態になつており、その出力信号
DはLレベル、インバータ58にて反転された信
号EはHレベルになつている。
このため、アンド回路18,20は閉状態、ア
ンド回路22,24は開状態になつており、分カ
ウンタ8と時カウンタ10のカウント値がオア回
路26,28を介してそれぞれデコーダ・ドライ
バ30,32に供給され、表示部36の下位桁表
示部38には分、上位桁表示部40には時が表示
されている。
ンド回路22,24は開状態になつており、分カ
ウンタ8と時カウンタ10のカウント値がオア回
路26,28を介してそれぞれデコーダ・ドライ
バ30,32に供給され、表示部36の下位桁表
示部38には分、上位桁表示部40には時が表示
されている。
この状態のときに、ロツクスイツチ50をオン
状態にすると、その操作信号LOCKはHレベルに
なり、アンドゲート60,62を開状態にし、
FF54のリセツトを解除する。
状態にすると、その操作信号LOCKはHレベルに
なり、アンドゲート60,62を開状態にし、
FF54のリセツトを解除する。
このため、アンドゲート60の出力信号DはH
レベルになり、アンド回路22,24に代わつて
アンド回路18,20が開状態になり、秒カウン
タ6と分カウンタ8のカウント値をオア回路2
6,28を介してデコーダ・ドライバ30,32
に供給し、表示部36の下位桁表示部38に秒、
上位桁表示部40に分を表示する状態に切り換わ
る。
レベルになり、アンド回路22,24に代わつて
アンド回路18,20が開状態になり、秒カウン
タ6と分カウンタ8のカウント値をオア回路2
6,28を介してデコーダ・ドライバ30,32
に供給し、表示部36の下位桁表示部38に秒、
上位桁表示部40に分を表示する状態に切り換わ
る。
このときに、秒スイツチ44を操作すると、そ
の操作信号Sにスイツチ操作パルスが発生し、す
でに開状態になつているアンドゲート62の出力
信号Fにパルスが発生する。
の操作信号Sにスイツチ操作パルスが発生し、す
でに開状態になつているアンドゲート62の出力
信号Fにパルスが発生する。
帰零回路68は、この信号Fに発生したパルス
に応答してリセツト信号を出力し、これにより秒
カウンタ6はリセツトされる。
に応答してリセツト信号を出力し、これにより秒
カウンタ6はリセツトされる。
また、これと同時に、信号Sに発生したパルス
はFF54のクロツク入力にも印加され、この
パルスの立ち下がりに同期してFF54の出力Q,
QはそれぞれH,Lレベルに切り換わる。
はFF54のクロツク入力にも印加され、この
パルスの立ち下がりに同期してFF54の出力Q,
QはそれぞれH,Lレベルに切り換わる。
この結果、再びアンドゲート60は閉状態にな
り、アンド回路18,20に代わつてアンド回路
22,24が開状態になり、表示部36には再び
時・分が表示される。
り、アンド回路18,20に代わつてアンド回路
22,24が開状態になり、表示部36には再び
時・分が表示される。
このように、FF54の出力信号B,Cがそれ
ぞれH,Lレベルになると、アンドゲート62は
閉状態になり、これに代わつてアンドゲート6
4,66が開状態になる。
ぞれH,Lレベルになると、アンドゲート62は
閉状態になり、これに代わつてアンドゲート6
4,66が開状態になる。
従つて、分スイツチ46あるいは時スイツチ4
8を操作すると、スイツチ操作中アンドゲート6
4,66の出力信号G,HがHレベルになり、ア
ンドゲート70,72は開状態になり、その出力
信号I,Jにクロツク信号φ1が発生する。
8を操作すると、スイツチ操作中アンドゲート6
4,66の出力信号G,HがHレベルになり、ア
ンドゲート70,72は開状態になり、その出力
信号I,Jにクロツク信号φ1が発生する。
この信号I,Jは、オアゲート12,14を介
して分カウンタ8と時カウンタ10に印加され、
そのカウントを早送りし、これによつて分桁・時
桁は修正される。
して分カウンタ8と時カウンタ10に印加され、
そのカウントを早送りし、これによつて分桁・時
桁は修正される。
その後、ロツクスイツチ50をオフ状態にすれ
ば、信号LOCKはLレベル、信号AはHレベルに
なり、再びアンドゲート62〜66はすべて閉状
態になり、またFF54はリセツトされる。
ば、信号LOCKはLレベル、信号AはHレベルに
なり、再びアンドゲート62〜66はすべて閉状
態になり、またFF54はリセツトされる。
このように、本実施例における切換回路52
は、ロツクスイツチ50がオン操作されると、
時・分表示を分・秒表示に切り換え、また続いて
秒スイツチ44が操作されると再び時・分表示に
切り換えるものである。
は、ロツクスイツチ50がオン操作されると、
時・分表示を分・秒表示に切り換え、また続いて
秒スイツチ44が操作されると再び時・分表示に
切り換えるものである。
さらに、アンドゲート62は、ロツクスイツチ
50がオン操作されると秒スイツチ44の操作を
有効とし、アンドゲート64,66は秒修正が行
なわれてからロツクスイツチ50がオフ操作され
るまで分スイツチ46及び時スイツチ48を有効
とするものである。
50がオン操作されると秒スイツチ44の操作を
有効とし、アンドゲート64,66は秒修正が行
なわれてからロツクスイツチ50がオフ操作され
るまで分スイツチ46及び時スイツチ48を有効
とするものである。
(f) 考案の効果
本考案によれば、ロツクスイツチ等の外部スイ
ツチを操作すると分・秒表示になり、秒スイツチ
を操作すると時・分表示にもどるので、修正桁を
いちいち選択する必要がない。
ツチを操作すると分・秒表示になり、秒スイツチ
を操作すると時・分表示にもどるので、修正桁を
いちいち選択する必要がない。
また、スイツチ操作を煩雑にすることなく、ロ
ツクスイツチを設けることができ、誤操作を防止
することができる。
ツクスイツチを設けることができ、誤操作を防止
することができる。
第1図は本考案の一実施例に係るデジタル時計
の回路構成を示す図、第2図はタイムチヤートで
ある。 2……発振器、4……分周回路、6……秒カウ
ンタ、8……分カウンタ、10……時カウンタ、
16……選択回路、30,32……デコーダ・ド
ライバ、36……表示部、44……秒スイツチ、
46……分スイツチ、48……時スイツチ、50
……ロツクスイツチ、52……折換回路、62,
64,66……アンドゲート。
の回路構成を示す図、第2図はタイムチヤートで
ある。 2……発振器、4……分周回路、6……秒カウ
ンタ、8……分カウンタ、10……時カウンタ、
16……選択回路、30,32……デコーダ・ド
ライバ、36……表示部、44……秒スイツチ、
46……分スイツチ、48……時スイツチ、50
……ロツクスイツチ、52……折換回路、62,
64,66……アンドゲート。
Claims (1)
- 【実用新案登録請求の範囲】 発振器と、 分周回路と、 秒カウンタと分カウンタと時カウンタと、 前記各カウンタのカウント内容を修正するため
の秒スイツチと分スイツチと時スイツチと、 4桁表示可能な表示部と、 前記表示部に時カウンタと分カウンタの出力と
分カウンタと秒カウンタの出力のうちいずれかを
選択して供給する選択回路と、 を有するデジタル時計において、 各修正用のスイツチの操作を無効とする外部ス
イツチと、 該外部スイツチからの無効解除信号に応答して
分カウンタと秒カウンタからの出力を選択する状
態に切り換わり、その後の秒スイツチの操作信号
に応答して時カウンタと分カウンタからの出力を
選択する状態に切り換わると共に、前記秒スイツ
チの操作信号応答時に秒スイツチ操作信号を有効
とするゲート制御信号を時スイツチと分スイツチ
の操作信号を有効とするゲート制御信号に切り換
える切換回路と、 前記無効解除信号とゲート制御信号に応答して
各修正用のスイツチの操作信号を各々対応するカ
ウンタの修正信号として出力するゲート回路と、 を有することを特徴とするデジタル時計。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985184098U JPH037834Y2 (ja) | 1985-11-29 | 1985-11-29 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1985184098U JPH037834Y2 (ja) | 1985-11-29 | 1985-11-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6292495U JPS6292495U (ja) | 1987-06-12 |
JPH037834Y2 true JPH037834Y2 (ja) | 1991-02-26 |
Family
ID=31131447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1985184098U Expired JPH037834Y2 (ja) | 1985-11-29 | 1985-11-29 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH037834Y2 (ja) |
-
1985
- 1985-11-29 JP JP1985184098U patent/JPH037834Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS6292495U (ja) | 1987-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1079987A (en) | Digital electronic alarm timepiece | |
JPH037834Y2 (ja) | ||
JPS6023317B2 (ja) | 電子時計 | |
JPH0313755Y2 (ja) | ||
US3939641A (en) | Electronic circuit for individually correcting each digit of time displayed | |
US4110969A (en) | Digital electronic alarm timepiece | |
JPS625678Y2 (ja) | ||
JPH041515Y2 (ja) | ||
JPS625677Y2 (ja) | ||
JPH0633435Y2 (ja) | デジタル時計 | |
JPH041514Y2 (ja) | ||
JPH043275Y2 (ja) | ||
JPH04312Y2 (ja) | ||
JPS6145504Y2 (ja) | ||
JPS5852557Y2 (ja) | 電子式腕時計 | |
JPS6025594Y2 (ja) | 電子腕時計 | |
JPS5916868Y2 (ja) | カレンダ−表示電子時計 | |
JPS6210716Y2 (ja) | ||
JPH04311Y2 (ja) | ||
JPH04314Y2 (ja) | ||
JPS6148111B2 (ja) | ||
JPS637918Y2 (ja) | ||
JPS628160B2 (ja) | ||
JPS6333213Y2 (ja) | ||
US4173117A (en) | Electronic timepiece |