JPH037834Y2 - - Google Patents

Description

【考案の詳細な説明】 (a) 産業上の利用分野 本考案は、時・分、分・秒切換表示可能なデジ
タル時計に関するものであり、ロツクスイツチ及
び修正用の秒スイツチの操作により表示を切り換
えるようにしたものに関する。

(b) 従来技術 従来よりデジタル時計は、一般に10時桁、１時
桁、10分桁、１分桁の４桁を時・分に分けて表示
可能な表示部を有し、実開昭52−154271号公報に
示されているデジタル時計のように外部スイツチ
の操作により時刻を時・分表示と分・秒表示に切
換表示するようにしたものもあつた。

このような時・分表示と分・秒表示とを切換表
示可能な時計において時刻を修正する場合、表示
部に表示されているもののみ修正されるように設
定していることが一般的であつた。

即ち、このような時計においては、時・分が表
示されている場合には時・分が修正可能になり、
分・秒が表示されている場合には秒修正が可能に
なるように構成されていた。

また、特公昭56−25438号公報に示されている
ように、ロツクスイツチを設け、このロツクスイ
ツチをオン状態にすると修正用スイツチが有効に
なるようにして、誤操作を防止したものもあつ
た。

(c) 考案が解決しようとする問題点 上記従来例においては、修正時の修正動作及び
修正後の時刻を確認することができる反面、修正
されたことのみ確認できれば良い秒リセツトの場
合にも、いちいち時・分表示から分・秒表示に切
り換え、その後、秒リセツトスイツチを操作する
ことが必要であり、非常に煩わしい操作を必要と
していた。

また、ロツクスイツチを設けると、さらに上記
操作の前にロツクスイツチを操作しなければなら
ず、より秒修正に要する操作を煩雑にしてしまう
結果になつた。

特に秒リセツトの場合、テレビ、ラジオ等の時
報に合わせて修正することが多く、素早く修正可
能な状態にすることが必要とされており、改善が
望まれていた。

(d) 問題点を解決するための手段 本考案は、時・分表示、分・秒表示切換可能な
デジタル時計において、ロツクスイツチ等の外部
スイツチの操作により分・秒表示に切り換え、そ
の後の修正用の秒スイツチの操作により時・分表
示に切り換える切換回路と、外部スイツチの操作
により秒スイツチを有効とする第１のゲートと、
該秒スイツチが操作されて時・分表示になつてか
ら外部スイツチがオフ状態になるまで修正用の時
スイツチと分スイツチを有効とする第２のゲート
とを有することを特徴とし、これによつて前記問
題点を解決するものである。

(e) 実施例 以下図面に基づいて本考案の実施例を説明す
る。

第１図は本考案の一実施例に係るデジタル時計
の回路構成を示す図である。

２は水晶発振回路からなる発振器、４は発振器
からの周波数信号を適宜分周する分周回路、６は
分周回路４からの１Hz信号を入力してカウントす
る秒カウンタ、８は秒カウンタ６からの１分信号
をオアゲート１２を介して入力しカウントする分
カウンタ、１０は分カウンタ８からの１時信号を
オアゲート１４を介して入力しカウントする時カ
ウンタである。

１６は選択回路であり、それぞれ７個のアンド
ゲートを組合わせてなるアンド回路１８〜２４
と、それぞれ７個のオアゲートを組合わせてなる
オア回路２６，２８とから構成されている。

アンド回路１８は秒カウンタ６の出力信号を入
力し、それをオア回路２６に供給する。

アンド回路２０，２２は分カウンタ８の出力信
号を入力し、それをそれぞれオア回路２８，２６
に供給する。アンド回路２４は時カウンタ８の出
力信号を入力し、それをオア回路２８に供給す
る。このアンド回路１８〜２４は後述する切換回
路からの信号Ｄ，Ｅにより開閉し、信号Ｄ，Ｅが
Ｈレベルのときに開状態になり、Ｌレベルのとき
に閉状態になるものである。

３０，３２はデコーダ・ドライバであり、それ
ぞれオア回路２６，２８の出力信号を入力し、そ
れぞれ表示駆動信号を出力する。

３４はドライバであり、分周回路４からの１Hz
信号等を入力しコロン駆動信号を出力する。

３６は４桁の表示可能な表示部であり、デコー
ダ・ドライバ３０からの駆動信号により１分桁と
10分桁又は１秒桁と10秒桁を表示する下位桁表示
部３８と、デコーダ・ドライバ３２からの駆動信
号により１時桁と10時桁又は１分桁と10分桁を表
示する上位桁表示部４０と、その間に設けられド
ライバ３４からの駆動信号により点滅するコロン
４２とを有する。

４４，４６，４８は時刻修正用の秒スイツチ、
分スイツチ、時スイツチであり、５０は修正状態
にするためのロツクスイツチである。

５２は切換回路であり、フリツプフロツプ（以
下「FF」と略称する）５４と、インバータ５６，
５８と、アンドゲート６０とから構成されてい
る。

FF５４は、ロツクスイツチ５０からの信号
LOCKをＤ入力に入力し、またインバータ５６を
介してリセツト入力Ｒにも入力しており、さらに
秒スイツチ４４からの信号Ｓをクロツク入力に
入力している。

アンドゲート６０は、ロツクスイツチ５０から
の信号LOCKとFF５４の出力からの信号Ｃを
入力し、信号Ｄを出力して選択回路１６内のアン
ド回路１８，２０に印加する。

インバータ５８は、信号Ｄを反転し、その反転
した信号Ｅを選択回路１６内のアンド回路２２，
２４に印加する。

６２，６４，６６はアンドゲートであり、アン
ドゲート６２は秒スイツチ４４からの信号Ｓとロ
ツクスイツチ５０からの信号LOCKとFF５４か
らの信号Ｃを入力し、アンドゲート６４は分スイ
ツチ４６からの信号Ｍとロツクスイツチ５０から
の信号LOCKとFF５４からの信号Ｂとを入力し、
アンドゲート６６は時スイツチ４８からの信号Ｈ
とロツクスイツチ５０からの信号LOCKとFF５
４からの信号Ｂを入力して、それぞれ信号Ｆ，
Ｇ，Ｈを出力する。

６８は帰零回路であり、アンドゲート６２から
の信号Ｆと秒カウンタ６のカウント値を示す信号
を入力し、秒スイツチ４４が操作されたときに、
秒カウンタ６のカウント値が０〜29であると秒カ
ウンタ６をリセツトし、30〜59であると秒カウン
タ６のリセツトと同時にオアゲート１２を介して
分カウンタ８に信号を出力し桁上げするものであ
る。

７０，７２はアンドゲートであり、アンドゲー
ト６４，６６からの信号Ｇ，Ｈをそれぞれの一入
力端に入力し、他の入力端には分周回路４からの
クロツク信号φ₁を入力し、オアゲート１２，１
４を介して分カウンタ８、時カウンタ１０にそれ
ぞれ信号Ｉ，Ｊを印加する。

次に第２図に示すタイムチヤートを用いて本実
施例の動作を説明する。

通常、ロツクスイツチ５０はオフ状態で、その
操作信号LOCKはＬレベルになつている。

このためアンドゲート６２〜６６はすべて閉状
態になり、FF５４もインバータ５６の出力信号
Ａによりリセツトされている。

また、信号LOCKがＬレベルであると、アンド
ゲート６０も閉状態になつており、その出力信号
ＤはＬレベル、インバータ５８にて反転された信
号ＥはＨレベルになつている。

このため、アンド回路１８，２０は閉状態、ア
ンド回路２２，２４は開状態になつており、分カ
ウンタ８と時カウンタ１０のカウント値がオア回
路２６，２８を介してそれぞれデコーダ・ドライ
バ３０，３２に供給され、表示部３６の下位桁表
示部３８には分、上位桁表示部４０には時が表示
されている。

この状態のときに、ロツクスイツチ５０をオン
状態にすると、その操作信号LOCKはＨレベルに
なり、アンドゲート６０，６２を開状態にし、
FF５４のリセツトを解除する。

このため、アンドゲート６０の出力信号ＤはＨ
レベルになり、アンド回路２２，２４に代わつて
アンド回路１８，２０が開状態になり、秒カウン
タ６と分カウンタ８のカウント値をオア回路２
６，２８を介してデコーダ・ドライバ３０，３２
に供給し、表示部３６の下位桁表示部３８に秒、
上位桁表示部４０に分を表示する状態に切り換わ
る。

このときに、秒スイツチ４４を操作すると、そ
の操作信号Ｓにスイツチ操作パルスが発生し、す
でに開状態になつているアンドゲート６２の出力
信号Ｆにパルスが発生する。

帰零回路６８は、この信号Ｆに発生したパルス
に応答してリセツト信号を出力し、これにより秒
カウンタ６はリセツトされる。

また、これと同時に、信号Ｓに発生したパルス
はFF５４のクロツク入力にも印加され、この
パルスの立ち下がりに同期してFF５４の出力Ｑ，
ＱはそれぞれＨ，Ｌレベルに切り換わる。

この結果、再びアンドゲート６０は閉状態にな
り、アンド回路１８，２０に代わつてアンド回路
２２，２４が開状態になり、表示部３６には再び
時・分が表示される。

このように、FF５４の出力信号Ｂ，Ｃがそれ
ぞれＨ，Ｌレベルになると、アンドゲート６２は
閉状態になり、これに代わつてアンドゲート６
４，６６が開状態になる。

従つて、分スイツチ４６あるいは時スイツチ４
８を操作すると、スイツチ操作中アンドゲート６
４，６６の出力信号Ｇ，ＨがＨレベルになり、ア
ンドゲート７０，７２は開状態になり、その出力
信号Ｉ，Ｊにクロツク信号φ₁が発生する。

この信号Ｉ，Ｊは、オアゲート１２，１４を介
して分カウンタ８と時カウンタ１０に印加され、
そのカウントを早送りし、これによつて分桁・時
桁は修正される。

その後、ロツクスイツチ５０をオフ状態にすれ
ば、信号LOCKはＬレベル、信号ＡはＨレベルに
なり、再びアンドゲート６２〜６６はすべて閉状
態になり、またFF５４はリセツトされる。

このように、本実施例における切換回路５２
は、ロツクスイツチ５０がオン操作されると、
時・分表示を分・秒表示に切り換え、また続いて
秒スイツチ４４が操作されると再び時・分表示に
切り換えるものである。

さらに、アンドゲート６２は、ロツクスイツチ
５０がオン操作されると秒スイツチ４４の操作を
有効とし、アンドゲート６４，６６は秒修正が行
なわれてからロツクスイツチ５０がオフ操作され
るまで分スイツチ４６及び時スイツチ４８を有効
とするものである。

(f) 考案の効果 本考案によれば、ロツクスイツチ等の外部スイ
ツチを操作すると分・秒表示になり、秒スイツチ
を操作すると時・分表示にもどるので、修正桁を
いちいち選択する必要がない。

また、スイツチ操作を煩雑にすることなく、ロ
ツクスイツチを設けることができ、誤操作を防止
することができる。

【図面の簡単な説明】

第１図は本考案の一実施例に係るデジタル時計
の回路構成を示す図、第２図はタイムチヤートで
ある。 ２……発振器、４……分周回路、６……秒カウ
ンタ、８……分カウンタ、１０……時カウンタ、
１６……選択回路、３０，３２……デコーダ・ド
ライバ、３６……表示部、４４……秒スイツチ、
４６……分スイツチ、４８……時スイツチ、５０
……ロツクスイツチ、５２……折換回路、６２，
６４，６６……アンドゲート。

Claims (1)

1. 【実用新案登録請求の範囲】 発振器と、 分周回路と、 秒カウンタと分カウンタと時カウンタと、 前記各カウンタのカウント内容を修正するため
   の秒スイツチと分スイツチと時スイツチと、 ４桁表示可能な表示部と、 前記表示部に時カウンタと分カウンタの出力と
   分カウンタと秒カウンタの出力のうちいずれかを
   選択して供給する選択回路と、 を有するデジタル時計において、 各修正用のスイツチの操作を無効とする外部ス
   イツチと、 該外部スイツチからの無効解除信号に応答して
   分カウンタと秒カウンタからの出力を選択する状
   態に切り換わり、その後の秒スイツチの操作信号
   に応答して時カウンタと分カウンタからの出力を
   選択する状態に切り換わると共に、前記秒スイツ
   チの操作信号応答時に秒スイツチ操作信号を有効
   とするゲート制御信号を時スイツチと分スイツチ
   の操作信号を有効とするゲート制御信号に切り換
   える切換回路と、 前記無効解除信号とゲート制御信号に応答して
   各修正用のスイツチの操作信号を各々対応するカ
   ウンタの修正信号として出力するゲート回路と、 を有することを特徴とするデジタル時計。