JPH0378260A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0378260A JPH0378260A JP21526989A JP21526989A JPH0378260A JP H0378260 A JPH0378260 A JP H0378260A JP 21526989 A JP21526989 A JP 21526989A JP 21526989 A JP21526989 A JP 21526989A JP H0378260 A JPH0378260 A JP H0378260A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- electrode
- ions
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000012299 nitrogen atmosphere Substances 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 14
- 229910021332 silicide Inorganic materials 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 abstract 3
- 239000005380 borophosphosilicate glass Substances 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- -1 phosphorus ions Chemical class 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特に不純物の
拡散及びスムーズコート膜からの不純物の拡散防止用の
酸化膜の形成に関するものである。
拡散及びスムーズコート膜からの不純物の拡散防止用の
酸化膜の形成に関するものである。
第２図は従来の半導体装置の制欲工程を示す断面図であ
る。
る。
まず、シリコン基板（１）上にゲート酸化膜（３）を熱
酸化法によシ形成した凌、ＣＶ Ｄ （Ｃｈｅｍｉｃａ
ｌ ＶａｐｏｒＤθｐｏｓｔｔｔｏｎ）法及びスパッタ
法によシ、多結晶シリコン（４）及びＷＳｉ２ 、 Ｍ
ｏ８１２などのシリサイド（５）を順次形成し、写真製
版、乾式エツチング法によシ、選択的に上記多結晶シリ
コン（４）、シリサイド（５）のエツチングを行なう。
酸化法によシ形成した凌、ＣＶ Ｄ （Ｃｈｅｍｉｃａ
ｌ ＶａｐｏｒＤθｐｏｓｔｔｔｏｎ）法及びスパッタ
法によシ、多結晶シリコン（４）及びＷＳｉ２ 、 Ｍ
ｏ８１２などのシリサイド（５）を順次形成し、写真製
版、乾式エツチング法によシ、選択的に上記多結晶シリ
コン（４）、シリサイド（５）のエツチングを行なう。
次いで、多１前晶シリコン（４）。
シリサイド（５）、ゲート酸化ｊＬ！ （３）をマスク
にして燐イオン（６）の注入を行ない、さらに（’／Ｄ
法によシ酸化膜を形成した後、ＲＩ Ｅ （Ｒｅａｃｔ
ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により酸化膜のエツ
チングを行なうと段差部の膜厚の厚い部分が残シ、サイ
ドウオール（２）が形成される。なお、この際多結晶シ
リコン（４）及びサイドウオール下以外のゲート酸化Ｍ
（３）もエツチングされる（第２図（ａ）参照）０ 次に、サイドウオール（２）、シリサイド（５）、多結
晶シリコン（４）、ゲート酸化膜（３）をマスクにして
砒素イオン（７）の注入を行ない（第２図（ｂ）参照）
、熱拡散法によシ燐イオン（６）、砒素イオン（７）を
拡赦し、シリコン基板（１）表面付近にＮ−不純物拡散
層（９）。
にして燐イオン（６）の注入を行ない、さらに（’／Ｄ
法によシ酸化膜を形成した後、ＲＩ Ｅ （Ｒｅａｃｔ
ｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により酸化膜のエツ
チングを行なうと段差部の膜厚の厚い部分が残シ、サイ
ドウオール（２）が形成される。なお、この際多結晶シ
リコン（４）及びサイドウオール下以外のゲート酸化Ｍ
（３）もエツチングされる（第２図（ａ）参照）０ 次に、サイドウオール（２）、シリサイド（５）、多結
晶シリコン（４）、ゲート酸化膜（３）をマスクにして
砒素イオン（７）の注入を行ない（第２図（ｂ）参照）
、熱拡散法によシ燐イオン（６）、砒素イオン（７）を
拡赦し、シリコン基板（１）表面付近にＮ−不純物拡散
層（９）。
Ｎ＋不純物拡散層（１０を形成した後、熱酸化法により
、シリコン基板（１）の表面付近に酸化膜υを形成する
（第２図（Ｃ）参照）。続いてＯＶＤ法によシ、ＢＰＳ
Ｇ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅ
Ｇｌａｓｓ）などのスムーズコート０◇を形成する（第
２図（ｄ）参照）。
、シリコン基板（１）の表面付近に酸化膜υを形成する
（第２図（Ｃ）参照）。続いてＯＶＤ法によシ、ＢＰＳ
Ｇ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅ
Ｇｌａｓｓ）などのスムーズコート０◇を形成する（第
２図（ｄ）参照）。
従来の製造方法は以上のように、燐イオン（６）及び砒
素イオン（７）の拡散を行なった険、熱酸化法によシス
ムーズコートαηからのボロンや燐などの不純物の拡散
防止用の酸化膜を形成していた。
素イオン（７）の拡散を行なった険、熱酸化法によシス
ムーズコートαηからのボロンや燐などの不純物の拡散
防止用の酸化膜を形成していた。
従来の半導体装置の製造方法では、スムーズコートから
の不純物拡散防止用の酸化膜の形成を熱酸化法により行
なっていたので、砒素の注入されているシリコン基板の
酸化及びシリサイド表面の酸化により、拡散抵抗やゲー
ト電極、配線の抵抗が高くなるという問題点があった。
の不純物拡散防止用の酸化膜の形成を熱酸化法により行
なっていたので、砒素の注入されているシリコン基板の
酸化及びシリサイド表面の酸化により、拡散抵抗やゲー
ト電極、配線の抵抗が高くなるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、拡散抵抗や電極、配線材料の抵抗の上昇を抑
えた半導体装置を得ることを目的とする。
たもので、拡散抵抗や電極、配線材料の抵抗の上昇を抑
えた半導体装置を得ることを目的とする。
この発明に係る半導体装置の製造方法は、スムーズコー
トからの不純物拡散防止用酸化膜をａＶＤ法によシ形成
したものである。
トからの不純物拡散防止用酸化膜をａＶＤ法によシ形成
したものである。
この発明においては、不純物の拡散を行なった後、ＯＶ
Ｄ法により、不純物拡散防止の酸化膜形成を行なったの
で、拡散抵抗、配線材料の抵抗の上昇を抑えることがで
きる。
Ｄ法により、不純物拡散防止の酸化膜形成を行なったの
で、拡散抵抗、配線材料の抵抗の上昇を抑えることがで
きる。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例による半導体装置の製造方法を
工程順に示す断面図で、回生符号は前記従来のものと同
一のものを示す。
図はこの発明の一実施例による半導体装置の製造方法を
工程順に示す断面図で、回生符号は前記従来のものと同
一のものを示す。
次に製造工程について説明する。第１図（ａ）及び（鴫
はそれぞれ第２図（ａ）及び（ｂ）に示す工程と同一の
ものを示している。次に、９００″Ｃ〜９５０°Ｃの窒
素雰囲気内で燐イオン（６）及び砒素イオン（７）の拡
散を行なった後、ＯＶＤ法によシ酸化膜（８）を形成す
る（第１図（Ｑ）参照）０続いてＯＶＤ法によりＢＰＳ
Ｃ）などのスムーズコートＣ１◇を形成する（第１図（
、ｉ）参照）。
はそれぞれ第２図（ａ）及び（ｂ）に示す工程と同一の
ものを示している。次に、９００″Ｃ〜９５０°Ｃの窒
素雰囲気内で燐イオン（６）及び砒素イオン（７）の拡
散を行なった後、ＯＶＤ法によシ酸化膜（８）を形成す
る（第１図（Ｑ）参照）０続いてＯＶＤ法によりＢＰＳ
Ｃ）などのスムーズコートＣ１◇を形成する（第１図（
、ｉ）参照）。
このように本実施例では不純物の拡散後に熱酸化を行な
っていないので、シリコン基板（１）表面及びシリサイ
ド（５）表面は酸化されなくなる。
っていないので、シリコン基板（１）表面及びシリサイ
ド（５）表面は酸化されなくなる。
なお、上記実施例ではＮ型のＭＯＳ）ランリスタの場合
について説明したが、Ｐ型のＭＯＳ）ランリスタであっ
てもよく、またゲート電極が単層多結晶シリコンで形成
されていても上記実施例と同様の効果を奏する。
について説明したが、Ｐ型のＭＯＳ）ランリスタであっ
てもよく、またゲート電極が単層多結晶シリコンで形成
されていても上記実施例と同様の効果を奏する。
以上のようにこの発明によれば、不純物の拡散後スムー
ズコートからの不純物の拡散防止用の酸化膜をＯＶＤ法
によシ形成したので、シリコン基板表面及びゲート電極
や配線表面が酸化されなくなシ、拡散抵抗、ゲート電極
や配線の抵抗のと昇を抑えることができる効果がある。
ズコートからの不純物の拡散防止用の酸化膜をＯＶＤ法
によシ形成したので、シリコン基板表面及びゲート電極
や配線表面が酸化されなくなシ、拡散抵抗、ゲート電極
や配線の抵抗のと昇を抑えることができる効果がある。
第１図（ａ）〜（ｄ）はこの発明の一実施例による半導
体装置の製造方法を工程順に示す断面図、第２図（ａ）
〜（ａは従来の製造方法を工程順に示す断面図である。 図において、（１）はシリコン基板、（２）はサイドウ
オール、（３）はゲート酸化膜、（４）は多結晶シリコ
ン、（５）はシリサイド、（６）は燐イオン、（７）は
砒素イオン、（８）はＯＶＤによる酸化膜、（９）はＮ
−不純物拡散領域、０１はＮ＋不純物拡赦領域、０］）
はスムーズコートを示すＯ なお、図中、同一符号は同一、又は相当部分を示す。
体装置の製造方法を工程順に示す断面図、第２図（ａ）
〜（ａは従来の製造方法を工程順に示す断面図である。 図において、（１）はシリコン基板、（２）はサイドウ
オール、（３）はゲート酸化膜、（４）は多結晶シリコ
ン、（５）はシリサイド、（６）は燐イオン、（７）は
砒素イオン、（８）はＯＶＤによる酸化膜、（９）はＮ
−不純物拡散領域、０１はＮ＋不純物拡赦領域、０］）
はスムーズコートを示すＯ なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- シリコンゲートＭＯＳトランジスタのソース・ドレイン
形成において、窒素雰囲気内での不純物拡散を行なつた
後、ゲート電極及びソース・ドレイン領域上に形成され
たスムーズコートからの不純物の拡散を防止するための
酸化膜をＣＶＤ法により形成したことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21526989A JPH0378260A (ja) | 1989-08-21 | 1989-08-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21526989A JPH0378260A (ja) | 1989-08-21 | 1989-08-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378260A true JPH0378260A (ja) | 1991-04-03 |
Family
ID=16669514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21526989A Pending JPH0378260A (ja) | 1989-08-21 | 1989-08-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378260A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5683921A (en) * | 1994-02-25 | 1997-11-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
1989
- 1989-08-21 JP JP21526989A patent/JPH0378260A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5683921A (en) * | 1994-02-25 | 1997-11-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0378260A (ja) | 半導体装置の製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JPH10209299A (ja) | 半導体装置およびその製造方法 | |
| JP2558124B2 (ja) | 半導体装置の製造方法 | |
| JPH05347410A (ja) | 半導体装置とその製法 | |
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JPH0547783A (ja) | 半導体装置の製造方法 | |
| JPH01179455A (ja) | 半導体装置の製法 | |
| JPS61181148A (ja) | 半導体装置の製造方法 | |
| JPH01208865A (ja) | 半導体装置の製造方法 | |
| JP2685493B2 (ja) | 半導体装置の製造方法 | |
| JPH0786195A (ja) | 半導体装置の製造方法 | |
| JPH05175205A (ja) | 半導体装置の製造方法 | |
| JPH03231431A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| JPH1154743A (ja) | 半導体装置及びその製造方法 | |
| JPH0834195B2 (ja) | 半導体装置の製造方法 | |
| JPH02246374A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6066461A (ja) | 相補型半導体装置の製造方法 | |
| JPH065854A (ja) | 半導体装置とその製法 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| JPH022634A (ja) | 半導体装置 | |
| JPS60254751A (ja) | 半導体装置の製造方法 | |
| JPH0325944B2 (ja) | ||
| JPH05129294A (ja) | 半導体装置の製造方法 | |
| JPH03225821A (ja) | 半導体装置の製造方法 |