JPH0374755A - データアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数ユニットの共通データの読み出しを、１回で済ませ
るようにしたデータアクセス方式に関し、各プロセッサ
の待ち時間を減少させ、データ記憶装置の空き時間を増
加させることを目的とし、データ記憶装置に並列動作の
複数のデータ処理ユニットがデータバスとアドレスバス
を介して接続され、各ユニットは記憶装置にアクセス要
求を出し、記憶装置は同時発生の複数のアクセス要求を
優先順に受け付けて要求元にアクセス許可を戻し、アク
セス許可されたユニットが記憶装置との間でデータの読
み書きを行なうデータ処理装置において、マスタユニッ
トからスレーブユニットに次の処理の開始を通知すると
ともに、スレーブからマスタに処理の終了を通知するよ
うにし、マスタは全ユニットの処理終了時、次の処理の
開始を全スレーブに通知して、次処理で複数ユニットが
共通に必要とするデータを最初にアクセスし、スレーブ
は開始通知を受けたのち記憶装置からマスタへのアクセ
ス許可があったとき、マスタと同時に共通データを取り
込むことによって構成される。

〔産業上の利用分野〕

本発明は複数のデータ処理ユニットが共通のデータ記憶
装置に接続され、各ユニットの並列動作によって所期の
機能を果たすデータ処理装置において、各ユニットが共
通に必要とするデータの読み出しを、１回で済ませるよ
うにしたデータアクセス方式に関するものである。

複数のデータ処理ユニット（プロセッサ）によって所期
の機能を発揮するように構成されたデータ処理装置にお
いて、各プロセッサが必要とするデータが共通のデータ
記憶装置に格納されている場合がある。

このような場合、各ユニットが共通に必要とするデータ
の読み出しを、１回で済ませることができるようにする
ことが要望される。

〔従来の技術〕

複数のプロセッサによって所期の機能を発揮するように
構成されたデータ処理装置において、各プロセッサが必
要とするデータが、共通のデータ記憶装置に格納されて
いる場合には、各プロセッサの動作タイミングによって
は、複数のプロセッサが同時にデータ記憶装置をアクセ
スすることがあり、データアクセスの競合が生じる。

このためデータ記憶装置側に何らかの調停手段を設け、
各プロセッサのアクセスに優先順位を付して、順次アク
セスに応じる方式が用いられている。

第５図は従来のデータ処理装置の構成を示したものであ
って、１，２．・・−２ｎはそれぞれプロセッサ、１０
は記憶装置、２０はデータバス、３０はアドレスバスで
ある。

各プロセッサ１　、　２、−、　　ｎと記憶装置ＩＯと
は、データバス２０およびアドレスバス３０を介して相
互に共通に接続されている。

このような処理装置においては、前述のように複数のプ
ロセッサによる記憶装置に対するデータアクセスの競合
が生じるので、記憶装置１０にアクセス調停部を設けて
、各プロセッサのアクセス要求に対し、何らかの優先順
位を付してアクセス許可を行なう。そして許可を受けた
プロセッサだけがアドレスを出力して、記憶装置１０に
対しデータの読み書きを行なうことによって、アクセス
の競合を防止するようにしている。

第６図は従来のデータアクセス方式を説明する図であっ
て、プロセッサの動作が非同期の場合のプロセッサおよ
び記憶装置における待ち時間の発生を示したものである
。同図はｎ＝３の場合を例示し、各プロセッサの優先順
位は、プロセッサｌが最も高く、以下プロセッサ２，３
の順に優先度が低くなるものとする。

いまタイムスロット１でプロセッサ１．２．３がアクセ
ス要求を出した場合は、プロセッサ１が優先度が最も高
い□のでアクセス許可を受けてアドレスバス３０を経て
アドレスを出力し、これによって記憶装置１０はデータ
バス２０を経て、データ１をプロセッサ１に渡す。一方
、他のプロセッサ２゜３はアクセス要求を出しても、優
先度が低いのでアクセス許可を得られず待ちとなる。

タイムスロット２で、プロセッサ１はデータ１の処理を
行う。プロセッサ１の処理は２サイクルを要するものと
する。このときプロセッサ２．３がアクセス要求を出す
と、プロセッサ２が次に優先度が高いのでアクセス許可
を得て、記憶装置１０からデータ１を読み取る。一方、
他のプロセッサ３はアクセス要求を出しても、優先度が
低いのでアクセス許可を得られず待ちとなる。

タイムスロット３で、プロセッサｌはデータ１の処理を
続け、プロセッサ２はデータ１の処理に入る。プロセッ
サ２の処理は３サイクルを要するものとする。このとき
プロセッサ３がアクセス要求を出すと、アクセス許可を
得て記憶装置１０からデータ１を読み取る。

タイムスロット４で、プロセッサ１はデータ１の処理を
終了したので、アクセス要求を行いデータ２を読み取る
。プロセッサ２はデータ１の処理を続け、プロセッサ３
はデータ１の処理に入る。

プロセッサ３の処理は２サイクルを要するものとする。

タイムスロット５では、各プロセッサはデータの処理を
行い記憶装置１０に対するアクセスを行なわないので、
記憶装置１０は空きとなる。

以下同様にして各プロセッサはアクセス要求とデータの
処理とを行なう。

〔発明が解決しようとする課題〕

いまプロセッサのアクセスが、データ記憶装置からプロ
セッサへのデータの読み出しであり、かつアクセス位置
（アドレス）が同じであれば、−度のアクセスで複数の
プロセッサにサービスすることも可能である。

しかしながら実際には、このような方法は用いられてい
ない。このような動作が可能であるためには、あるプロ
セッサがデータを読み出そうとしているときに、そのデ
ータを必要とする他のプロセッサにおいて、「必要であ
ること」がわかるところまで処理が進み、アドレスの一
致を検出する状態になっていなければならないという条
件があるのに対し、非同期に動作している複数個のプロ
セッサからなる装置においては、この条件は必ずしも保
証されないからである。従って同一のデータを各プロセ
ッサが個々にアクセスすることになり、優先順位の低い
プロセッサは、それより優先順位が高いすべてのプロセ
ッサのアクセス要求が完了するまで待たされ、その結実
装置全体の実質的な能力が低下することになる。

またデータ記憶装置の空き時間も減少するので、プロセ
ッサの追加が困難になる。

ここで、複数プロセッサが同一データを読み出す例とし
て、動画信号処理における動き補償を挙げることができ
る。

動き補償は、処理対象画面をある大きさ（例えばＢ画素
ｘｓライン）のブロックに分割して、各ブロックごとに
予測画面の中から、誤差が最も少ないブロックを探索す
るものである。

この場合、予測効率を上げるためには、探索範囲を広げ
るのが効果的であるが、必然的に処理量の増大を伴う。

また信号の入力速度（ＮＴＳＣ信号の場合、約７Ｍ画素
／秒）と、現状のデバイスの処理能力とを考慮すると、
単一プロセッサで動き補償の処理を行なうことは、処理
量の上から困難である。

その結果、複数のプロセッサをパイプラインまたは並列
に接続して、動き補償を行なうことになる。このうち並
列接続の場合を考えると、各プロセッサは同一の被予測
ブロックの読み出しを行なうことが必要となる。

本発明はこのような従来技術の課題を解決しようとする
ものであって、１つのデータ記憶装置に並列に動作する
複数のプロセッサが接続され、データ記憶装置が、同時
に発生する各プロセッサからのアクセス要求を優先順位
に従って順次受け付けることによって、各プロセッサが
データの読み書きを行うように構成されたデータ処理装
置において、各プロセッサの待ち時間を減少させること
ができるとともに、データ記憶装置の空き時間を増加さ
せることができるようにすることを目的としている。

〔課題を解決する−ための手段〕

本発明は、第１図にその原理的ｍ戒を示されるようなも
のである。本発明が対象とするデータ処理装置は、１つ
のデータ記憶装置１０に並列動作によって所定の機能を
果たすように構成された複数のデータ処理ユニット１．
・・・、ｎが、データバス２０およびアドレスバス３０
を介して接続されており、各データ処理ユニット１．−
・・・２　ｎがデータ記憶装置１０にアクセス要求を出
す。複数のアクセス要求が同時に発生しアこ場合、デー
タ記憶装置１０は複数のアクセス要求を優先順位に従っ
て順次受け付けて、受け付けたアクセスの要求元にアク
セス許可を戻す。これによってアクセス許可されたデー
タ処理ユニットｉ　、−・、ｎが、データ記憶装置１０
との間でデータの読み書きを行なうものである。

このようなデータ処理装置において、１つのデータ処理
ユニットをマスタ、他の処理ユニットをスレーブとする
とともに、マスタユニットからスレーブユニットに次の
処理の開始を通知する開始通知信号線４１と、スレーブ
ユニットからマスタユニットに処理の終了を通知する終
了通知信号線４２とを設ける。

そして、マスタユニットは自ユニットと終了通知信号線
４２を介する全スレーブユニットの処理終了を検出した
とき、次の処理の開始を開始通知信号線４１を経て全ス
レーブユニットに通知して、その次の処理で複数プロセ
ッサが共通に必要とするデータを最初にアクセスする。

スレーブユニットはこの開始通知を受け取ったのちデー
タ記憶装置１０からマスタユニットへのアクセス許可が
あったとき、マスタユニットと同時に共通データを取り
込む。

従って各ユニットが共通に必要とするデータの読み出し
を、１回で済ませることができる。

〔作用〕

本発明においては、プロセッサの動作を準同期型にする
とともに、アクセス競合の調停をプロセッサ側で行なう
ことによって、上述の問題点を解決するようにしている
。

すなわち、複数のプロセッサのうちどれか１つく以後の
記述においてはこれをプロセッサ１とする）をマスタと
し、それ以外のプロセッサはすべてスレーブとする。

そして第１図に示されるように、スレーブプロセッサは
、他のプロセッサとは非同期に進めていた処理が終了し
た時点で、そのことをマスタプロセッサに知らせる。

マスタプロセッサは、各スレーブプロセッサおよび自己
の処理が終了するのを待って、次の処理を開始するとと
もに、このことをスレーブプロセッサに通知する。この
時点で各プロセッサの処理開始の同期がとられる。

ここで、開始後最初にマスタプロセッサが行なう記憶装
置アクセスは、スレーブプロセッサにも必要な共通デー
タの読み出しであることを予め約束しておけば、スレー
ブプロセッサはマスタプロセッサへのアクセス許可信号
を監視することによって、個別のアクセス要求を行なう
ことなく、共通データの読み出しを行なうことができる
ようになる。

〔実施例〕

第２図は本発明の一実施例の構成を示したものであって
、第５図におけると同じものを同じ番号で示している。

第２図に示された実施例においては、プロセッサ１がマ
スタとなり、他のプロセッサ２．・−・、ｎがスレーブ
となる場合を示し、第５図に示された従来例の場合と比
較して、プロセッサ１から他の各プロセッサ２．−・・
、ｎとの間に開始通知信号線４１を有し、各プロセッサ
２．・・・、ｎからプロセッサ１との間に終了通知信号
線４２を有している。また記憶装置１０のアクセス調停
部からプロセッサ１に対するアクセス許可信号を、他の
プロセッサ２゜−・・　ｎにおいてモニタできるように
構成されている。

また第３図および第４図は、本発明方式におけるデータ
アクセス方式を示したものであって、プロセッサの動作
が準同期の場合の、プロセッサおよびデータ記憶装置に
おける待ち時間の発生を示すものであり、ｎ−３の場合
について、第３図は共通データが１つの場合を、第４図
は共通データが３つの場合をそれぞれ例示している。

以下、第３図および第４図に基づいて、第２図に示され
た本発明方式の実施例の動作を説明する。

第３図において、いまタイムスロットｌで共通デ、−タ
（データ１）の読み出しを行なう場合には、マスタとな
ったプロセッサ１から開始通知信号線４１を経て、スレ
ーブとなった他のプロセッサ２３に対し開始通知を行な
うとともに、プロセッサｌがアクセス要求を出す。これ
によって記憶装置１０はデータ１をデータバス２０に読
み出す。このときスレーブプロセッサ２．３は記憶装置
１０のアクセス調停部からの、プロセッサ１に対するア
クセス許可をモニタし、プロセッサ１に対しアクセス許
可が与えられたことを知る。

タイムスロット２，３で、各プロセッサ１，２゜３はデ
ータ１の処理を行なう。プロセッサ１．３の処理は２サ
イクルを要し、プロセッサ２の処理は３サイクルを要す
るものとする。

タイムスロット４で、プロセッサ１はデータ２のアクセ
ス要求を出し、プロセッサ１は優先度が最も高いので、
アクセス許可を得て、記憶装置ｌＯからデータ２を読み
取る。このときプロセッサ３もアクセス要求を行なうが
、優先度が低いのでアクセス許可を得られず、待ちとな
る。

タイムスロット５で、プロセッサ２が処理を終了しデー
タ２のアクセス要求を出す。プロセッサ２は、プロセッ
サ１０次に優先順位が高いので、アクセス許可を得て、
記憶装置１０からデータ２を読み取る。プロセッサ３は
アクセス要求を出すが、優先度が低いのでアクセス許可
を得られず、再び待たされる。

タイムスロット６で、プロセッサ１．　２は処理中であ
り、プロセッサ３はアクセス要求を出し、アクセス許可
を得て、記憶装置１０からデータ２を読み取る。

タイムスロット７で、プロセッサ１は、データ３のアク
セス要求を出す。他のプロセッサ２．３は、データ処理
中である。

以下同様にして、各プロセッサはアクセス要求と、デー
タの処理とを行なう。プロセッサ１はすべてのデータを
処理し終わったときに出る各スレーブプロセッサからの
終了通知信号によって、すべてのスレーブプロセッサの
データ処理終了および自己のデータ処理終了を知ったと
き、再び開始通知信号をスレーブブロセ・ンサに対して
送出して、共通データ読み出しのためのアクセスを行な
う。

第４図において、いまタイムスロット１で共通データ（
データ１．データ２．データ３）の読み出しを開始しよ
うとする場合には、マスタとなったプロセッサ１からス
レーブプロセッサ２．３に対し開始通知を行なうととも
に、プロセッサ１がタイムスロット１，２．３において
アクセス要求を出す。これによって記憶装置１０はタイ
ムスロッ）１．２．３において、データ１．データ２．
データ３を順次読み出し、プロセッサ１．２．３はこれ
を受け取る。プロセッサ１，３の処理は、各データごと
に２サイクル、合計６サイクルを要し、プロセッサ２の
処理は各データごとに３サイクル。

合計９サイクルを要するものとする。

タイムスロット４〜９では、各プロセッサの処理が行な
われる。

各プロセッサの終了通知が揃ったときは、再び開始通知
を出して共通データの読み出しを行なう。

〔発明の効果〕

以上説明したように本発明のデータアクセス方式によれ
ば、１つのデータ記憶装置に並列に動作する複数のプロ
セッサが接続され、データ記憶装置が、同時に発生する
各プロセッサからのアクセス要求を優先順位に従って順
次受け付けることによって、各プロセッサがデータの読
み書きを行うように構成されたデータ処理装置において
、各プロセッサの待ち時間を減少させることができる。

またデータ記憶装置の空き時間が増加するため、新たな
プロセッサを追加し、そのプロセッサがデータ記憶装置
をアクセス出来る余地が増加することになる。

【図面の簡単な説明】

第１図は本発明の原理的構成を示す図、第２図は本発明
の一実施例の構成を示す図、第３図は共通データが１つ
の場合の本発明のデータアクセス方式を示す図、第４図
は共通データが３つの場合の本発明のデータアクセス方
式を示す図、第５図は従来のデータ処理装置の構成を示
す図、第６図は従来のデータアクセス方式を示す図であ
る。 、１．２．・−、ｎはプロセッサ、１０は記憶装置、２
０はデータバス、３０はアドレスバス、４１は開始通知
信号線、４２は終了通知信号線である。 本弁明の原理的構成を示す図 第１図 従来のテ２タ処理装置の構成を示す図 画５図 媚 ◇シ ＩＩｉボ甥 呻 場

Claims (1)

1. 【特許請求の範囲】 　１つのデータ記憶装置（１０）に並列動作によって所
   定の機能を果たす複数のデータ処理ユニット（１、・・
   ・・・、ｎ）がデータバス（２０）およびアドレスバス
   （３０）を介して接続され、各データ処理ユニット（１
   、・・・・・、ｎ）はデータ記憶装置（１０）にアクセ
   ス要求を出し、データ記憶装置（１０）は同時に発生す
   る複数のアクセス要求を優先順位に従って順次受け付け
   て該受け付けたアクセスの要求元にアクセス許可を戻し
   、アクセス許可されたデータ処理ユニット（１、・・・
   ・・、ｎ）がデータ記憶装置（１０）との間でデータの
   読み書きを行なうデータ処理装置において、 １つのデータ処理ユニットをマスタ、他の処理ユニット
   をスレーブとし、マスタユニットからスレーブユニット
   に次の処理の開始を通知する開始通知信号線（４１）と
   、スレーブユニットからマスタユニットに処理の終了を
   通知する終了通知信号線（４２）とを設け、マスタユニ
   ットは自ユニットと全スレーブユニットの処理終了を検
   出したとき、次の処理の開始を全スレーブユニットに通
   知して、該次の処理で複数プロセッサが共通に必要とす
   るデータを最初にアクセスし、スレーブユニットは該開
   始通知を受け取ったのちデータ記憶装置（１０）からマ
   スタユニットへのアクセス許可があったときマスタユニ
   ットと同時に共通データを取り込むことを特徴とするデ
   ータアクセス方式。