JPH08314870A

JPH08314870A - データ処理装置

Info

Publication number: JPH08314870A
Application number: JP11486095A
Authority: JP
Inventors: Makoto Kaai; 信河相
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1995-05-12
Filing date: 1995-05-12
Publication date: 1996-11-29

Abstract

(57)【要約】【目的】共有メモリ１を介した迅速なデータ交換を可
能にする。【構成】ＣＰＵユニット２がアクセス制御部４からア
クセス権を獲得して、共有メモリ１にアクセスしている
際に、周辺ユニット３が共有メモリ１へのアクセスの必
要性が生じたためアクセス制御部４にアクセス権獲得要
求を送るが、アクセス制御部４にアクセス権がないた
め、アクセス権予約レジスタ４２にアクセス権付与の予
約をする。ＣＰＵユニット２は、共有メモリ１へのアク
セスが終了すると、アクセス権をアクセス制御部４に解
放すると共に、そのアクセス権予約レジスタ４２を見て
予約が入っていれば、その予約をした周辺ユニット３に
アクセス権の解放を通知する。すると、周辺ユニット３
は、ＣＰＵユニット２からの割込みにより、ＣＰＵユニ
ット２がアクセス権を解放したことを知り、アクセス制
御部４からアクセス権を獲得して、共有メモリ１へアク
セスする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の処理ユニットが
共有メモリを共有し、アクセス制御部からアクセス権を
獲得した処理ユニットのみが共有メモリにアクセスする
データ処理装置に関する。

【０００２】

【従来の技術】複数の処理ユニットが共有メモリを共有
するプログラマブルコントローラ等のデータ処理装置で
は、従来、共有メモリへのアクセス権を、各処理ユニッ
トにおける共有メモリへのアクセスの必要性とは関係な
く、各処理ユニット間で交換して、アクセス権を獲得し
た処理ユニットでは、アクセス権を所有している間のみ
共有メモリへアクセスしてデータ交換等の処理を行い、
そのアクセス終了後にアクセス権を他の処理ユニットに
送っていた。

【０００３】なお、従来の場合、各処理ユニット間にお
けるアクセス権の交換タイミングは、各処理ユニットの
処理サイクルにおけるデータ交換処理終了時に、共有メ
モリへのアクセス処理の有無にかかわらず、他の処理ユ
ニットにアクセス権を渡すようにし、これを共有メモリ
を共有している各処理ユニット間で順次行うようにして
いた。

【０００４】

【発明が解決しようとする課題】しかし、このような従
来のデータ処理装置では、共有メモリへのアクセスの必
要性に関係なく各処理ユニット間でアクセス権を交換し
ていたため、共有メモリへアクセスしない処理ユニット
がアクセス権を長く所有する場合や、それとは逆に共有
メモリへアクセスする必要のある処理ユニットがアクセ
ス権を所有していない場合が多く生じていた。

【０００５】このような場合、共有メモリへアクセスす
る必要の有る処理ユニットが、共有メモリが空いている
にもかかわらず、アクセス権を所有していないために共
有メモリへアクセスできないという状態が生じ、共有メ
モリを介した迅速なデータ交換処理ができない、という
問題があった。

【０００６】特に、共有メモリを共有する処理ユニット
の台数が増えた場合や、ある共有ユニットの処理サイク
ルが長くなった場合には、このような問題が発生しやす
くなり、またデータリンク処理等の場合には、ＣＰＵユ
ニットと周辺ユニットとの間でデータの同期をとる必要
がないのに、共有メモリのアクセス権を共有メモリを共
有する各処理ユニット間で交換していたのでは、共有メ
モリへのアクセスに無駄が生じ、迅速な処理ができてい
なかった。

【０００７】本発明は、このような問題に着目してなさ
れたもので、複数の処理ユニットが共有メモリを共有し
ている場合でも、各処理ユニットが迅速かつ無駄なく共
有メモリにアクセスして、共有メモリを介したデータ交
換を迅速に行うことができるデータ処理装置を提供する
ことを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明では、複数の処理ユニットが共
有メモリを共有し、アクセス制御部からアクセス権を獲
得した処理ユニットのみが共有メモリにアクセスするデ
ータ処理装置であって、各処理ユニットは、共有メモリ
へアクセスする場合のみ、アクセス権獲得要求を上記ア
クセス制御部へ送出し、アクセス権を獲得できた場合は
共有メモリへアクセスすると共に、そのアクセス終了後
直ちに上記アクセス制御部へアクセス権を解放する一
方、アクセス制御部は、各処理ユニットからのアクセス
権獲得要求に対し排他的に１の処理ユニットにアクセス
権を付与する、ことを特徴とする。

【０００９】また、請求項２記載の発明では、請求項１
記載のデータ処理装置において、アクセス制御部は、各
処理ユニットからのアクセス権獲得要求に対し排他的に
１の処理ユニットにアクセス権を付与し、かつ、１の処
理ユニットにアクセス権を付与している際に、他の処理
ユニットからアクセス権獲得要求がきた場合には、当該
他の処理ユニットへのアクセス権付与の予約をして、上
記１の処理ユニットがアクセス権を解放したときには上
記アクセス権付与の予約をした当該他の処理ユニットに
アクセス権を付与する、ことを特徴とする。

【００１０】また、請求項３記載の発明では、請求項１
または請求項２記載のデータ処理装置において、複数の
処理ユニットは、共有メモリへのアクセス終了後直ちに
上記アクセス制御部へアクセス権を解放すると共に、ア
クセス制御部に他の処理ユニットからアクセス権付与の
予約が入っているか否かを検出して、他の処理ユニット
からアクセス権付与の予約が入っている場合には、当該
他の処理ユニットへアクセス権が解放されたことを通知
する、ことを特徴とする。

【００１１】また、請求項４記載の発明では、請求項
１、請求項２または請求項３記載のデータ処理装置にお
いて、複数の処理ユニットは、各々の処理サイクルでサ
イクリックに処理を繰り返し行うもので、その処理サイ
クル中に共有メモリへのアクセスの必要性が生じた場合
には、各々の処理サイクル中のデータ交換時のみ共有メ
モリへアクセス権獲得要求をアクセス制御部へ送出し
て、共有メモリへのアクセスを行う、ことを特徴とす
る。

【００１２】また、請求項５記載の発明では、請求項４
記載のデータ処理装置において、複数の処理ユニット
が、自ユニットの処理サイクルでサイクリックにＣＰＵ
処理を繰り返し行うＣＰＵユニットと、自ユニットの処
理サイクルでサイクリックにＣＰＵ処理以外の周辺処理
を繰り返し行うＣＰＵユニット以外の周辺ユニットであ
る、ことを特徴とする。

【００１３】また、請求項６記載の発明では、請求項
１、請求項２、請求項３、請求項４、請求項５記載のデ
ータ処理装置が、ユーザプログラムを実行して被制御機
器の動作を制御するプログラマブルコントローラであ
る、ことを特徴とする。

【００１４】

【作用】本発明では、各処理ユニットは、共有メモリへ
アクセスする場合のみ、アクセス権獲得要求をアクセス
制御部へ送出し、アクセス権を獲得できた場合には共有
メモリへアクセスし、そのアクセス終了後直ちにアクセ
ス制御部へアクセス権を解放するようにする。

【００１５】その際、アクセス制御部では、各処理ユニ
ットからのアクセス権獲得要求に対し排他的に１の処理
ユニットにアクセス権を付与するようにし、１の処理ユ
ニットにアクセス権を付与している際に、他の処理ユニ
ットからアクセス権獲得要求がきた場合には、当該他の
処理ユニットへのアクセス権付与の予約をして、上記１
の処理ユニットがアクセス権を解放したときには上記ア
クセス権付与の予約をした当該他の処理ユニットにアク
セス権を付与するようにする。

【００１６】また、各処理ユニットは、共有メモリへの
アクセス終了後直ちにアクセス制御部へアクセス権を解
放するが、その際、アクセス制御部に他の処理ユニット
からアクセス権付与の予約が入っているか否かを検出し
て、他の処理ユニットからアクセス権付与の予約が入っ
ている場合には、当該他の処理ユニットへアクセス権が
解放されたことを通知するようにしても良い。

【００１７】

【実施例】以下、本発明に係るデータ処理装置の実施例
を図面に基づいて説明する。

【００１８】図１に、本発明に係るデータ処理装置の実
施例の構成を機能的に示す。

【００１９】このデータ処理装置は、ユーザプログラム
を実行して非制御機器の動作等を制御するプログラマブ
ルコントローラであって、図に示すように、シングルポ
ートの共有メモリ１と、共有メモリ１を共有する複数台
（本実施例では、説明の便宜上、２台とする。）の処理
ユニットであるＣＰＵ処理を行うＣＰＵユニット２、お
よびＣＰＵ処理以外の周辺処理を行う周辺ユニット３
と、共有メモリ１へのアクセス権を制御するアクセス制
御部４とから構成されている。

【００２０】処理ユニットであるＣＰＵユニット２およ
び周辺ユニット３は、各々、自ユニットの処理サイクル
におけるデータ交換処理時に、共有メモリ１へのアクセ
スの必要が生じた場合のみ共有メモリ１にアクセスをす
るが、その際、共有メモリ１へのアクセス権を要求する
アクセス権要求信号をアクセス制御部４へ送出して、ア
クセス制御部４からアクセス権が送られてアクセス権を
獲得できた場合のみ、共有メモリ１へアクセスしてデー
タの読書き等のデータ交換処理を行うと共に、共有メモ
リ１へのアクセス終了後は直ちにアクセス権を解放等す
るように構成されている。

【００２１】ここで、ＣＰＵユニット２および周辺ユニ
ット３において共有メモリ１へアクセスの必要が生じた
場合とは、例えば、各々の処理サイクル中にプログラム
の実行等をして、共有メモリ１へ書込むデータが発生し
た場合とか、共有メモリ１の書込まれたデータを定期的
に読出す場合とか、共有メモリ１のイベント（不定期）
データ発生フラグ等をイベント的にチェックし、当該フ
ラグがセットされていた場合に共有メモリ１に書込まれ
たイベントデータを読出す場合等をいう。

【００２２】アクセス制御部４は、各処理ユニットから
のアクセス権獲得要求に対し排他的に１の処理ユニット
にアクセス権を付与するアクセス権付与部４１と、アク
セス権付与部４１によって１の処理ユニットがアクセス
権を所有している際に、他の処理ユニットからアクセス
権獲得要求がきた場合に、フラグのセット等によって当
該他の処理ユニットにアクセス権付与の予約を行い、そ
の１の処理ユニットがアクセス権を解放したときにはア
クセス権付与の予約をした当該他の処理ユニットにアク
セス権を付与するようにアクセス権付与部４１をロック
するアクセス権予約レジスタ４２とを有する。

【００２３】なお、本実施例では、処理ユニットが２台
しかないため、アクセス権予約レジスタ４２は、フラグ
エリアを１つ有していれば十分だが、処理ユニットが３
台以上ある場合は、各処理ユニットに対応してフラグエ
リアを有するようにし、アクセス権を予約した順にアク
セス権を各処理ユニットに付与するようにする。

【００２４】図２に、このデータ処理装置のＣＰＵユニ
ット２あるいは周辺ユニット３側のアクセス権獲得要求
およびアクセス権の流れを示す。

【００２５】この図２は、ＣＰＵユニット２側がアクセ
ス制御部４からアクセス権を獲得して共有メモリ１にア
クセスしている際に、周辺ユニット３がアクセス権獲得
要求をアクセス制御部４へ出力した場合を示している。

【００２６】つまり、まず、ＣＰＵユニット２側では、
例えば内部で共有メモリ１へ書込み等すべきデータが発
生して、共有メモリ１へアクセスの必要性が生じたた
め、アクセス制御部４にアクセス権獲得要求を出力する
（図中）。

【００２７】そして、アクセス制御部４では、アクセス
権付与部４１がそのアドレス権獲得要求を受けて、アク
セス権が空いていたのでＣＰＵユニット２へアドレス権
を解放し、ＣＰＵユニット２側がそのアクセス権を獲得
して、共有メモリ１にアクセスしてデータ読書き処理を
行う。

【００２８】尚、図中、破線の矢印で、アクセス権の流
れを示している。

【００２９】一方、周辺ユニット側３では、ＣＰＵユニ
ット２がアクセス権を所有している際に、ＣＰＵユニッ
ト２と同様に例えば内部で共有メモリ１へ書込み等すべ
きデータが発生して、共有メモリ１へのアクセスの必要
性が生じた場合には、アクセス制御部４にアクセス権獲
得要求を送出するが（図中）、アクセス制御部４のア
クセス権付与部４１は既にアクセス権をＣＰＵ２に付与
しており、現在はアクセス権を所有していないため、ア
クセス権予約レジスタ４２の自ユニットの領域にフラグ
をセット等してアクセス権付与の予約をする。

【００３０】このようにすると、アクセス権予約レジス
タ４２に、あるユニットがアクセス権付与の予約をする
と、そのユニットは、次にアクセス権が空いたときに、
他のユニットからアクセス権付与部４１にアクセス権獲
得要求が入った場合でも、優先的にアクセス権を得るこ
とができ、複数の予約が入った場合も最初に予約をした
ユニットから優先的にアクセス権を得ることができる。

【００３１】そして、ＣＰＵユニット２は、共有メモリ
１へのアクセス処理が終了すると、共有メモリ１へのア
クセス権をアクセス制御部４のアクセス権付与部４１に
解放すると共に、アクセス権付与レジスタ４２をチェッ
クして、フラグがセットされているか否か、すなわち他
のユニットである周辺ユニット３からアクセス権付与の
予約が入っているかを判断する。ここで、アクセス権付
与レジスタ４２にその周辺ユニット３からアクセス件付
与の予約が入っていると判断した場合、ＣＰＵユニット
２は、その予約をした周辺ユニット３に割込みによっ
て、今まで所有していたアクセス権を解放したことを通
知する（図中）。

【００３２】すると、周辺ユニット３では、ＣＰＵユニ
ット２側からの割込みにより、ＣＰＵユニット２がアク
セス権を解放して、アクセス制御部４のアクセス権付与
部４１にアクセス権が有ることを知ることができるの
で、続いてこの周辺ユニット３の処理サイクル中の共有
メモリ１アクセス時に、アクセス権獲得要求をアクセス
制御部４のアクセス権付与部４１に送出して（図中
）、アクセス権付与部４１から優先的にアクセス権を
獲得し、共有メモリ１へアクセスしてデータの読書き処
理等を行う。

【００３３】そして、周辺ユニット３は、共有メモリ１
へのデータ読書き処理が終了すると、アクセス制御部４
のアクセス権付与部４１に対しアクセス権を解放すると
共に（図中）、アクセス権予約レジスタ４２の自ユニ
ット領域のフラグをリセットして、アクセス権の予約を
解除するようにする。

【００３４】なお、以上の処理は、ＣＰＵユニット２が
アクセス権を獲得して共有メモリ１にアクセスしている
際に、周辺ユニット３がアクセス権獲得要求を出力した
場合を示しているが、これとは逆に、周辺ユニット３が
アクセス権を獲得して共有メモリ１にアクセスしている
際に、ＣＰＵユニット２がアクセス権獲得要求を出力し
た場合も同様である。

【００３５】従って、本実施例によれば、各処理ユニッ
ト２，３は共有メモリ１へアクセスする場合のみアクセ
ス権獲得要求をアクセス制御部４へ送出し、アクセス制
御部４は、各処理ユニット２，３からのアクセス権獲得
要求に対し排他的にアクセス権を付与して、アクセス権
を獲得できた処理ユニットのみ共有メモリ１へアクセス
し、そのアクセス終了後直ちにアクセス制御部４へアク
セス権を解放するようにしたため、共有メモリ１を共有
している各処理ユニット２，３が、非同期で共有メモリ
１へアクセスすることが可能になる。

【００３６】このため、共有メモリ１のアクセス権を各
処理ユニット２，３間で交換していた従来の場合と比べ
て、共有メモリ１をアクセスする必要のない処理ユニッ
トがアクセス権を所有しているという状態がなくなり、
各ユニットにおけるアクセス権の所有に無駄がなくなっ
て共有メモリ１へを介しての迅速などデータ交換等が可
能になると共に、多数の処理ユニットで共有メモリ１を
共有した場合でも共有メモリ１を介してのデータ交換速
度の低下を防止できる。

【００３７】また、本実施例では、アクセス制御部４
は、例えばＣＰＵユニット２がアクセス権を所有してい
る際に、他の周辺ユニット３からアクセス権獲得要求が
きた場合には、その周辺ユニット３へのアクセス権付与
の予約をし、ＣＰＵユニット２がアクセス権を解放した
ときには、アクセス権付与の予約をしたその周辺ユニッ
ト３に優先的にアクセス権を付与するようにしたため、
周辺ユニット３がアクセス権を獲得できるまでアクセス
権獲得要求を繰り返し何回も出さずに済むと共に、また
それ以外の処理ユニット（図示せず）からのアクセス権
獲得要求が先にアクセス制御部４へ入ることもなくな
り、共有メモリ１へのアクセスを効率良く行うことが可
能になる。

【００３８】さらに、本実施例では、各処理ユニット
２，３は、共有メモリ１へのアクセス終了後直ちにアク
セス制御部１へアクセス権を解放するだけでなく、アク
セス権予約レジスタ４２の他のユニットによるアクセス
権付与の予約状態をチェックして、予約があれば、その
予約をした他の処理ユニットにアクセス権を解放したこ
とを通知するようにしたため、より迅速かつ効率の良い
共有メモリ１を介したデータ交換処理が可能になる。

【００３９】次に、従来方式と本発明に係る本実施例の
方式との共有メモリ１を介したユニット間の最大データ
伝送遅延時間を比較して性能の比較をする。

【００４０】まず、従来方式による共有メモリ１を介し
たユニット間の最大データ伝送遅延時間を説明する。

【００４１】図３は、従来方式によるＣＰＵユニット２
´から周辺ユニット３´への共有メモリ１を介してのデ
ータの流れ、およびそのデータ交換処理に要する時間を
示しており、そのデータ交換時間が最も遅延する場合を
示している。

【００４２】なお、図において、Ｔａは、ＣＰＵユニッ
ト２´の共有メモリ１へのアクセスサイクルであるデー
タ交換サイクルタイム、Ｔｂは、周辺ユニット３´の共
有メモリ１へのアクセスサイクルであるデータ交換サイ
クルタイム、Ｔｃは、ＣＰＵユニット２´のデータ交換
（データリンク）処理時間である共有メモリ１の占有時
間、Ｔｄは、周辺ユニット３´のデータ交換（データリ
ンク）処理時間である共有メモリ１の占有時間、ＴCA，
ＴPAは、各々、ＣＰＵユニット２´あるいは周辺ユニッ
ト３´におけるアクセス権の獲得時間、を示すものと
し、この符号は他の図でも同じ意味で使用する。

【００４３】また、ＣＰＵユニット２´側のデータ交換
処理タイミングＴａは、周辺ユニット３´側のデータ交
換処理タイミングＴｂより小さい、すなわちＴａ＜Ｔｂ
の関係が成立しているものとする。

【００４４】図３に示す従来方式を説明すると、従来の
ＣＰＵユニット２´および周辺ユニット３´は、原則と
して、各々、Ｔａ，Ｔｂのサイクルでデータ交換タイミ
ングが発生し、そのタイミングから各々の共有メモリ１
占有時間Ｔｃ，Ｔｄを経過した後に、相手ユニットにア
クセス権を渡すようにしている。

【００４５】ところで、図３では、データ交換時間の最
大遅延時間を想定しているため、ＣＰＵユニット２´側
において最初のアクセス権所有時間ＴCA1 に共有メモリ
１へ書込むべきデータ（Ｄａｔａ）が発生したが、ほん
の少し前にデータ交換タイミングを過ぎているため、こ
のデータ交換タイミングではそのデータを共有メモリ１
へ書き込めず、いったん周辺ユニット３´にアクセス権
を渡して、次に周辺ユニット３´側からアクセス権がき
て、そのアクセス権所有時間ＴCA2 内のデータ交換タイ
ミングでデータを共有メモリ１に書き込むようにする。

【００４６】一方、周辺ユニット３´では、ＣＰＵユニ
ット２´がその共有メモリ１へのデータ交換後共有メモ
リ１へのアクセス権を周辺ユニット３´側に送ってくる
ため、ＣＰＵユニット２´側からアクセス権が送られて
きて、アクセス権所有状態となったアクセス権所有時間
ＴPA2 内のデータ交換タイミングで、ＣＰＵユニット２
´が共有メモリ１に書込んだデータを取り込むようにす
る。

【００４７】従って、この従来方式によるＣＰＵユニッ
ト２´から周辺ユニット３´への共有メモリ１を介して
のデータの交換による最大データ伝送遅延時間は、図に
示すように、２Ｔｂ＋Ｔｃ＋Ｔｄとなる。

【００４８】尚、上述の通り、ＣＰＵユニット２´側の
データ交換処理タイミングＴａは、周辺ユニット３´側
のデータ交換処理タイミングＴｂより小さく、Ｔａ＜Ｔ
ｂの関係が成立しているものとする。

【００４９】図４は、従来方式による周辺ユニット３´
からＣＰＵユニット２´への共有メモリ１を介してのデ
ータの流れ、およびそのデータ交換処理に要する時間を
示しており、そのデータ交換時間が最も遅延する場合を
示している。

【００５０】つまり、この図４では、実質的に図３と同
じ状態が周辺ユニット３´側で発生しており、周辺ユニ
ット３´側において最初のアクセス権所有時間ＴPA1 に
共有メモリ１へ書込むべきデータ（Ｄａｔａ）が発生し
たが、すでにデータ交換タイミングを過ぎているため、
このタイミングではデータを共有メモリ１へ書き込め
ず、いったんＣＰＵユニット２´にアクセス権を渡し
て、次にＣＰＵユニット２´側からアクセス権がきた場
合のアクセス権所有時間ＴPA2 内のデータ交換タイミン
グでデータを共有メモリ１に書き込むようにする。

【００５１】一方、ＣＰＵユニット２´側では、周辺ユ
ニット３´がその共有メモリ１へのデータ交換後共有メ
モリ１へのアクセス権を周辺ユニット３´側に送ってく
るため、アクセス権所有状態となり、そのアクセス権所
有時間ＴCA2 内のデータ交換タイミングで、周辺ユニッ
ト３´が共有メモリ１に書込んだデータを取り込むよう
にする。

【００５２】従って、この場合には、周辺ユニット３´
からＣＰＵユニット２´への共有メモリ１を介したデー
タの交換による最大データ伝送遅延時間は、図に示すよ
うに、Ｔａ＋Ｔｂ＋Ｔｃ＋Ｔｄとなる。

【００５３】尚、図３に示す場合と同様、ＣＰＵユニッ
ト２´側のデータ交換処理タイミングＴａは、周辺ユニ
ット３´側のデータ交換処理タイミングＴｂより小さ
く、Ｔａ＜Ｔｂの関係が成立しているものとする。

【００５４】図５に、従来方式による共有メモリ１を介
したデータ交換処理の最大データ伝送遅延時間を示す。

【００５５】なお、図３、図４で説明したのは、ＣＰＵ
ユニット２´側のデータ交換処理タイミングＴａが周辺
ユニット３´側のデータ交換処理タイミングＴｂより小
さい、すなわちＴａ＜Ｔｂの関係が成立している場合で
あり、ＣＰＵユニット２´側のデータ交換処理タイミン
グＴａが周辺ユニット３´側のデータ交換処理タイミン
グＴｂより大きい、すなわちＴａ＞Ｔｂの関係が成立し
ている場合の最大データ伝送遅延時間は、図５に示すよ
うに、Ｔａ＜Ｔｂの関係の場合のデータ交換方向を逆に
した場合の最大データ伝送遅延時間と等しくなる。

【００５６】次に、本実施例による共有メモリ１を介し
たＣＰＵユニットおよび周辺ユニット間の最大データ伝
送遅延時間を説明する。

【００５７】図６は、本実施例によるＣＰＵユニット２
から周辺ユニット３への共有メモリ１を介してのデータ
の流れ、およびそのデータ交換処理に要する時間を示し
ており、そのデータ交換時間が最も遅延する場合を示し
ている。

【００５８】なお、本実施例では、ユニット間でアクセ
ス権の獲得競合が発生した場合、アクセス競合で待たさ
れているユニットに対しては、アクセス権を所有してい
るユニット側からアクセス権解放の割込み通知がされる
が、その割込み通知の時間は、データ交換遅延時間に対
して無視できるほど小さいものとする。

【００５９】図６に示す本実施例によるデータ交換方式
を説明すると、この場合も、図３に示す従来方式の場合
と同様で、データ交換時間の最大遅延時間を想定してい
るため、ＣＰＵユニット２側において最初のアクセス権
所有時間ＴCA1 に共有メモリ１へ書込むべきデータ（Ｄ
ａｔａ）が発生したが、このアクセス権所有時間ＴCA1
はそのデータより前に発生したデータを交換するために
アクセス権をアクセス制御部４から獲得したもので、す
でにデータ交換タイミングも過ぎていることから、この
タイミングではそのデータを共有メモリ１へ書き込ま
ず、前のデータの書込み終了後に、いったんアクセス制
御部４にアクセス権を解放する。

【００６０】そして、ＣＰＵユニット２は、次のデータ
交換タイミングで、先ほど入ったデータを共有メモリ１
へ書込むため、アクセス権獲得要求信号をアクセス制御
部へ送出するが、そのＣＰＵユニット２によるアクセス
権獲得要求信号の送出前に、周辺ユニット３側で共有メ
モリ１へのアクセスの必要性が生じて、ほんのわずか早
くアクセス権獲得要求信号をアクセス制御部４へ送出し
ているものとする。

【００６１】このため、ＣＰＵユニット２は、、アクセ
ス制御部４のアクセス権付与部４１からアクセス権を獲
得することができず、アクセス制御部４のアクセス権予
約レジスタ４２にアクセス権付与の予約をして、周辺ユ
ニット３がアクセス権を解放するのを待つ。

【００６２】一方、周辺ユニット３では、その時点でア
クセス権を獲得してアクセス権所有状態となっており、
そのアクセス権所有時間ＴPA1 内に共有メモリ１にデー
タを書込み等して、その書込み処理等の終了後にアクセ
ス権を解放して、アクセス制御部４のアクセス権付与部
４１に戻すと共に、ＣＰＵユニット２にアクセス権解放
通知を割込み信号により通知する。

【００６３】すると、ＣＰＵユニット２は、そのアクセ
ス権解放通知を受けて、周辺ユニット３がアクセスを解
放し、かつ、アクセス制御部４のアクセス権付与部４１
にアクセス権が有ることを認識できるため、直ぐにアク
セス制御部４にアクセスして、アクセス権を獲得し、そ
のアクセス権所有時間ＴCA2 内に共有メモリ１にデータ
を書込むようにする。

【００６４】ところで、周辺ユニット２では、共有メモ
リ１に読み込むべきデータが格納されたため、そのタイ
ミングからデータ交換タイミングＴｂだけ経過した次の
タイミングでアクセス権獲得要求信号をアクセス制御部
４へ送出するが、上述のようにデータ交換時間の最大遅
延時間を想定しているため、この場合も、周辺ユニット
３によるアクセス権獲得要求信号の送出前に、ＣＰＵユ
ニット２側で共有メモリ１へのアクセスの必要性が生じ
て、ほんのわずか早くアクセス権獲得要求信号をアクセ
ス制御部へ送出しているのとする。

【００６５】このため、周辺ユニット３は、アクセス制
御部４にアクセス権付与の予約をして、ＣＰＵユニット
２がアクセス権を解放してアクセス権解放通知を割込み
で送ってくるのを待機する。

【００６６】そして、ＣＰＵユニット２がそのアクセス
権所有時間ＴCA4 内に共有メモリ１にデータの書込み処
理等をして、その書込み処理等の終了後にアクセス権を
アクセス制御部４に解放し、周辺ユニット３に対しアク
セス権解放通知を割込みにより通知してきた場合、周辺
ユニット３は、そのアクセス権解放通知を受けて、アク
セス制御部４にアクセス権が有ることを認識できるた
め、直ぐにアクセス制御部４にアクセスして、アクセス
権を獲得して、そのアクセス権所有時間ＴPA2 内に共有
メモリ１からＣＰＵユニット２１がそのアクセス権所有
時間ＴCA2 で書込んだデータを読み込むようにする。

【００６７】従って、本実施例のデータ処理装置による
場合、周辺ユニット３からＣＰＵユニット２への共有メ
モリ１を介したデータの交換による最大データ伝送遅延
時間は、図に示すように、Ｔａ＋Ｔｂ＋Ｔｃ＋Ｔｄとな
る。

【００６８】尚、図３に示す場合と同様、ＣＰＵユニッ
ト２側のデータ交換処理タイミングＴａは、周辺ユニッ
ト側のデータ交換処理タイミングＴｂより小さく、Ｔａ
＜Ｔｂの関係が成立しているものとするが、アクセス権
解放を相手ユニットに割込みで通知するようにしている
ため、Ｔａ＞Ｔｂの場合も同様の最大データ伝送遅延時
間となる。

【００６９】図７に、本実施例のデータ処理装置による
最大データ伝送遅延時間を示す。

【００７０】この図に示すように、本実施例では、アク
セス権解放を相手ユニットに割込みで通知するようにし
ているため、ＴａとＴｂの大小にかかわらずＣＰＵユニ
ット２から周辺ユニット３へのデータ交換の場合も、周
辺ユニット３からＣＰＵユニット２へのデータ交換の場
合も同様の最大データ伝送遅延時間、Ｔａ＋Ｔｂ＋Ｔｃ
＋Ｔｄとなる。

【００７１】図８に、従来方式と、本発明に係る本実施
例の方法との最大データ伝送遅延時間の性能の比較結果
を示す。

【００７２】つまり、この図は、図５に示す従来方式に
よる最大データ伝送遅延時間と、図７に示す本実施例に
よる最大データ伝送遅延時間とを比較したもので、この
図８から明らかなように、Ｔａ＜Ｔｂの場合で周辺ユニ
ット３，３´からＣＰＵユニット２，２´へのデータ交
換、およびＴａ＞Ｔｂの場合でＣＰＵユニット２，２´
から周辺ユニット３，３´へのデータ交換の場合は、最
大データ伝送遅延時間という点で本実施例による方式は
従来方式と同等であり、Ｔａ＜Ｔｂの場合でＣＰＵユニ
ット２，２´から周辺ユニット３，３´へのデータ交換
の場合は本実施例のほうがＴｂ−Ｔａだけ高速であり、
Ｔａ＞Ｔｂの場合で周辺ユニット３，３´からＣＰＵユ
ニット２，２´へのデータ交換の場合は本実施例のほう
がＴａ−Ｔｂだけ高速であることがわかる。

【００７３】このため、本実施例によるデータ交換方式
のほうが、従来方式と比べて、最大データ伝送遅延時間
という点では、少なくとも同等か、あるいは高速なこと
が分かる。

【００７４】従って、例えば、本装置によりリモートＩ
／Ｏシステムを構築した場合、ＣＰＵユニット２の処理
サイクルに比べて周辺ユニット３の通信サイクルが小さ
く、すなわちＴａ＞Ｔｂとなることが多いため、このよ
うな場合には、従来方式と比べ本実施例のほうが、周辺
ユニット３が収集した最新データをＣＰＵユニット２へ
高速に送信することができる。

【００７５】また、例えば、本装置によりデータリンク
システムを構築した場合、ＣＰＵユニット２の処理サイ
クルに比べて周辺ユニット３の通信サイクルが大きく、
すなわちＴａ＜Ｔｂとなることが多いため、このような
場合には、従来方式と比べて、ＣＰＵユニット２が加工
した最新データを周辺ユニット３へ高速に送信すること
ができる。

【００７６】尚、上記実施例では、一方のユニットが、
アクセス権を獲得して共有メモリ１へアクセスし、その
アクセスが終了した場合には、そのアクセス権をアクセ
ス制御部４に解放すると共に、アクセス制御部４のアク
セス権予約レジスタ４２のフラグを見に行って他のユニ
ットからアクセス権の予約が入っていない判断して、予
約が入っていれば、その予約をした他の処理ユニットに
対し割込みでアクセス権解放通知を行うように説明した
が、本発明では、アクセス権を解放した後のアクセス権
解放通知を他のユニットに行わないようにしても良い。

【００７７】ただし、この場合には、最大データ伝送遅
延時間という点では、図５に示す従来方式と同じ結果に
なるが、共有メモリ１を所有しているユニットの台数が
増大した場合や、各ユニットの処理サイクルが長くなっ
た場合における通常の共有メモリ１を介してデータ交換
サイクルは無駄がなくなるので、通常のデータ交換は高
速化することができる。

【００７８】また、上記実施例では、共有メモリ１を周
辺ユニットであるＣＰＵユニット２と、周辺ユニット３
とが共有しているものとして説明したが、本発明では、
これに限られることはなく、複数台のＣＰＵユニット２
のみが共有メモリ１を共有するマルチプロセッサを構成
する場合でも、複数台の周辺ユニットとのみが共有メモ
リ１を共有しても、さらには複数台のＣＰＵユニット２
と複数台の周辺ユニットとが共有メモリ１を共有する場
合でも良く、共有メモリ１を共有する処理ユニットの台
数が増大すれば、増大するだけ各処理ユニットにおける
アクセス権の所有に無駄がなくなるので、従来方式と比
べて共有メモリを介した高速なデータ交換処理が可能に
なる。

【００７９】

【発明の効果】以上説明したように、本発明では、各処
理ユニットは共有メモリへアクセスする場合のみアクセ
ス権獲得要求をアクセス制御部へ送出して、アクセス制
御部は、各処理ユニットからのアクセス権獲得要求に対
し排他的にアクセス権を付与して、アクセス権を獲得で
きた処理ユニットのみ共有メモリへアクセスし、そのア
クセス終了後直ちにアクセス制御部へアクセス権を解放
するようにしたため、共有メモリを共有している各処理
ユニットが、非同期で共有メモリへアクセスすることが
可能になる。

【００８０】このため、共有メモリのアクセス権を各処
理ユニット間で交換していた従来の場合と比べて、共有
メモリをアクセスする必要のない処理ユニットがアクセ
ス権を所有しているという状態がなくなり、各ユニット
におけるアクセス権の所有に無駄がなくなって、共有メ
モリへを介しての迅速などデータ交換等が可能になると
共に、多数の処理ユニットで共有メモリを共有した場合
でも、共有メモリを介してのデータ交換速度の低下を防
止できる。

【００８１】また、本実施例では、アクセス制御部は、
例えばある処理ユニットがアクセス権を所有している際
に、他の処理ユニットからアクセス権獲得要求がきた場
合、その他の処理ユニットへのアクセス権付与の予約を
して、処理ユニットがアクセス権を解放した際に、アク
セス権付与の予約をした当該他の処理ユニットに優先的
にアクセス権を付与するようにしたため、当該他の処理
ユニットがアクセス権を獲得できるまでアクセス権獲得
要求を繰り返し何回も出さずに済むと共に、またそれ以
外の処理ユニットからのアクセス権獲得要求が先にアク
セス制御部へ入ることもなくなり、共有メモリへのアク
セスを効率良く行うことが可能になる。

【００８２】さらに、本発明では、各処理ユニットは、
共有メモリへのアクセス終了後直ちにアクセス制御部へ
アクセス権を解放するだけでなく、他のユニットによる
アクセス権付与の予約状態をチェックして、予約があれ
ば、その予約をした他の処理ユニットにアクセス権を解
放したことを通知するようにしたため、より迅速かつ効
率の良い共有メモリを介したデータ交換処理が可能にな
る。

【図面の簡単な説明】

【図１】本発明に係るデータ処理装置の構成を機能的に
示すブロック図。

【図２】本実施例によるデータ読書き処理を示す説明
図。

【図３】従来方式によるＣＰＵユニットから周辺ユニッ
トへの共有メモリを介してのデータの流れを示す説明
図。

【図４】従来方式による周辺ユニットからＣＰＵユニッ
トへの共有メモリを介してのデータの流れを示す説明
図。

【図５】従来方式による最大データ伝送遅延時間を示す
説明図。

【図６】本実施例によるデータ交換時間が最も遅延する
場合を示す説明図。

【図７】本実施例による最大データ伝送遅延時間を示す
説明図。

【図８】従来方式と本実施例の方法との最大データ伝送
遅延時間についての比較結果を示す説明図。

【符号の説明】

１共有メモリ１２ＣＰＵユニット２（処理ユニット）３周辺ユニット（処理ユニット）４アクセス制御部４１アクセス権付与部４２アクセス権予約レジスタ

Claims

【特許請求の範囲】

【請求項１】複数の処理ユニットが共有メモリを共有
し、アクセス制御部からアクセス権を獲得した処理ユニ
ットのみが共有メモリにアクセスするデータ処理装置で
あって、各処理ユニットは、共有メモリへアクセスする場合の
み、アクセス権獲得要求を上記アクセス制御部へ送出
し、アクセス権を獲得できた場合は共有メモリへアクセ
スすると共に、そのアクセス終了後直ちに上記アクセス
制御部へアクセス権を解放する一方、アクセス制御部は、各処理ユニットからのアクセス権獲
得要求に対し排他的に１の処理ユニットにアクセス権を
付与する、ことを特徴とするデータ処理装置。
【請求項２】アクセス制御部は、各処理ユニットからのアクセス権獲得要求に対し排他的
に１の処理ユニットにアクセス権を付与し、かつ、１の
処理ユニットにアクセス権を付与している際に、他の処
理ユニットからアクセス権獲得要求がきた場合には、当
該他の処理ユニットへのアクセス権付与の予約をして、
上記１の処理ユニットがアクセス権を解放したときには
上記アクセス権付与の予約をした当該他の処理ユニット
にアクセス権を付与する、ことを特徴とする請求項１記載のデータ処理装置。
【請求項３】複数の処理ユニットは、共有メモリへのアクセス終了後直ちに上記アクセス制御
部へアクセス権を解放すると共に、アクセス制御部に他
の処理ユニットからアクセス権付与の予約が入っている
か否かを検出して、他の処理ユニットからアクセス権付
与の予約が入っている場合には、当該他の処理ユニット
へアクセス権が解放されたことを通知する、ことを特徴とする請求項１または請求項２記載のデータ
処理装置。
【請求項４】複数の処理ユニットは、各々の処理サイクルでサイクリックに処理を繰り返し行
うもので、その処理サイクル中に共有メモリへのアクセ
スの必要性が生じた場合には、各々の処理サイクル中の
データ交換時のみ共有メモリへアクセス権獲得要求をア
クセス制御部へ送出して、共有メモリへのアクセスを行
う、ことを特徴とする請求項１、請求項２または請求項３記
載のデータ処理装置。
【請求項５】複数の処理ユニットは、自ユニットの処理サイクルでサイクリックにＣＰＵ処理
を繰り返し行うＣＰＵユニットと、自ユニットの処理サイクルでサイクリックにＣＰＵ処理
以外の周辺処理を繰り返し行うＣＰＵユニット以外の周
辺ユニットである、ことを特徴とする請求項４記載のデータ処理装置。
【請求項６】請求項１、請求項２、請求項３、請求項
４または請求項５記載のデータ処理装置は、ユーザプロ
グラムを実行して被制御機器の動作を制御するプログラ
マブルコントローラである、ことを特徴とするデータ処
理装置。