KR100192529B1

KR100192529B1 - 원격버스상의 중재를 고정시키는 방법 및 장치

Info

Publication number: KR100192529B1
Application number: KR1019920017500A
Authority: KR
Inventors: 이.나라드 찰스; 맥어보이 닐
Original assignee: 리패치; 선 마이크로시스템즈 인코퍼레이티드
Priority date: 1991-09-27
Filing date: 1992-09-25
Publication date: 1999-06-15
Also published as: EP0535822B1; EP0535822A1; JPH06266681A; DE69223304T2; KR930006556A; US5572734A; JP3388549B2; DE69223304D1

Abstract

다중 마스터와 상호접속되는 마스터 버스는 임의의 갯수의 중간 버스들을 통하여 다중 슬레이브 및 마스터와 상호접속되는 슬레이브 버스로 연결된다.

아비터 고정신호는 원격버스상의 슬레이브를 액세스하는 마스터에 의해 발해진 명령어와 동시에 각각의 연속적인 버스대버스 인터페이스로 전달된다.

번지, 제어, 데이타, 및 아비터 고정신호는 슬레이브 버스로의 버스대버스 인터페이스를 포함하는 연속적인 중간 버스대버스 인터페이스내의 버퍼에 일시적으로 저장된다.

슬레이브 버스대버스 인터페이스로 수신된 아비터 고정신호는 슬레이브 버스대버스 인터페이스내의 아비터 고정 레지스터를 세트할 것이다.

목표 슬레이브가 엑세스되자마자 아비터 고정 레지스터를 세트하면 원격버스상에 동작하는 임의의 다른 마스터가 원격버스를 사용하거나 원격 버스대버스 인터페이스에 접속되는 것을 막을 수 있다.

목표 슬레이브를 목표로한 버스연산의 분리할 수 없는 시퀀스는 분리할 수 없는 시퀀스가 완료되는 동안 중간버스 및 버스대버스 인터페이스가 분리되고 재할당될 수 있음에도 불구하고 목표 슬레이브가 연결된 버스에 한정될 수 있다.

Description

원격버스상의 중재를 고정시키는 방법 및 장치

제1도는 원격버스상에서 중재(arbition)를 고정시키는 다중 버스대버스 인터페이스의 블럭 다이어그램이다.

제2도는 버스대버스 인터페이스의 내부태양을 설명하는 블럭 다이어그램이다.

제3a도 내지 e도는 원격버스의 중재를 고정시키는 방법을 설명하는 플로우차트이다.

제4a도 내지 제4j도는 개입버스가 해재될 때의 아토믹(atomic) 액세스 동작의 예를 설명하는 도면이다.

[관련된 출원]

본 발명은 다음의 계류중인 출원과 관련이 있다: 출원번호 , 제목 소프트웨어 인터록없이 공유 레지스터의 개별적인 비트를 셋(set) 및 클리어(clear)하는 아토믹 액세스를 제공하는 레지스터에 대한 장치 및 방법; 출원번호 , 제목 다중프로세서 컴퓨터 시스템에서 데이터 인코히어런스(Incoherence)를 예방하는 버스대버스 인터페이스, 출원번호 , 제목 지시되지 않은 인터럽트를 역동적으로 조정하는 방법 및 장치 출원번호 , 제목 데드록 검출과 마스킹(masking)을 포함하는 버스중재 아키텍쳐.

[발명의 배경]

[발명의 분야]

본 발명은 일반적으로 다중버스 다중 프로세서 컴퓨터 시스템에 관한 것이다. 특히 본 발명은 단계들의 분리할 수 없는 시퀀스(sequence)가 완료되기 전에 개입버스가 해제될 수 있음에도 불구하고 액세스하는 마스터로부터 떨어진 버스상에서 동작하는 다바이스에 단계들의 분리할 수 없는 시퀀스가 보존될 수 있는 버스중에 관한 것이다.

[기술적 배경]

컴퓨터 시스템을 일반적으로 버스로 알려진 양방향 데이타 경로를 자주 이용한다. 버스들을 다양한 내부 및 외부주변장치의 상호접속을 허용하여 디바이스들이 서로 형태를 할 수 있게 한다. 보다 크고 복잡한 컴퓨터 시스템에서는, 다중버스가 하나 이상의 프로세서를 포함하는 다수의 디바이스들을 상호접속하는데 사용된다. 버스에 접속된 디바이스들은 그 디바이스가 다른 디바이스를 제어하는지, 또는 다른 디바이스에 의해 제어되는지 여부에 따라마스터(master) 또는 슬레이브(slave)라고 일반적으로 명명한다. 다중버스를 포함한 컴퓨터 시스템에서, 어떤 디바이스가 버스를 액세스하고 제어하도록 허락되는지 그리고 어떤 디바이스에 대해 우선순위를 가지는지 여부를 결정하는 메카니즘을 제공하는 것이 필요하다. 마스터가 버스 및 따라서 그 버스에 접속된 슬레이브 디바이스로 액세스하는 것을 제어하는 메카니즘은 일반적으로 버스 중재(arbitration)로 알려져 있다. 중재는 하드웨어나 소프트웨어로 구현될 수 있고 다수의 마스터가 단일 자원을 공유하여 사용할 수 있게 한다. 버스 중재는 일반적으로 하드웨어를 사용하는 아비터(arbiter)에 의해 구현되는데, 아비터는 버스에 접속된 모든 마스터 다이바스로부터 버스에 대한 액세스 요구를 받아들인다. 아비터는 고정 우선 순위 또는 라운드 로빈과 같은 몇 가지 알고리즘을 사용하여, 특정버스를 사용하기 위하여 다음 유효 액세스 사이클을 어떤 마스터에 할당할지를 결정한다.

간혹, 마스터가 분리할 수 없는 트랜잭션들을 위하여 버스의 제어와 점유권을 보유하여, 분리할 수 없는 일련의 단계들이 종료될 때까지, 다른 마스터가 버스를 액세스하여 사용하지 못하게 하는 것이 필요하다. 단계들 또는 트랜잭션들의 분리할 수 없는 시퀀스는 통상 아토믹(atomic) 또는 고정(locked)시퀀스로 언급한다. 아토믹 시퀀스는 순차적으로 실행되어야만 하는 단계들이나 트랜잭션들이 버스를 액세스하는 다른 마스터에 의해 중단되지 않고, 실제로 순차적으로 실행되게 하는데 자주 사용된다. 예를 들면, 소프트웨어 시마포어(semaphore)에서, 시마포어의 점유권은 기억장소의 내용을 판독하고, 그 값을 검사하고, 변경된 내용은 그 기억장소에 다시 기록하는 마스터가 갖는다. 시마포어의 점유권은 다른 마스터가 동일한 기억장소로부터 판독하기를 하락받고 시마포어를 주장하는(asserting) 제1마스터에 의해 얻어진 동일한 시마포어를 얻으려고 시도할 경우 취소된다. 그러므로, 단계들의 아토믹 또는 고정 시퀀스는 다른 마스터가 레지스터에 액세스하는 것을 배제하는 한편, 록(lock)의 점유권을 주장하는 마스터가 록 기능을 수행하는 레지스터를 액세스하고 제어할 수 있게 해준다.

아토믹 시퀀스는 마스터가 버스에 대한 액세스 요구를 즉시 승인하지 않는 방식으로 아비터가 고정되는 메카니즘에 의해 구현된다. 중재는 두가지 방식중 하나로 고정될 수 있다. 첫번째는 버스에 대한 액세스에 아토믹 시퀀스가 포함되는 것을 아비터가 인지하는 경우, 아비터가 다른 임의의 마스터에게 버스를 할당하지 않는 방식이다. 중재를 고정하는 두번째 방식은 아비터가 액세스하는 마스터에게 버스를 할당하지만, 현재 제어중인 마스터가 버스가 사용중인 것을 지시하는 몇개의 신호를 보유하는 경우, 그 제어중인 마스터가 그 신호를 해제할 때 까지, 다른 액세스하는 마스터가 버스를 실제로 제어할 수 없게 하는 것이다. 두번째 경우에서, 새로운 버스 액세스 승인을 받은 마스터는 현재의 마스터에 의해 제어되는 버스 사용중(bus busy) 신호가 소멸할 때 까지 기다려야 한다. 버스 사용중 신호가 소멸한 후, 액세스하는 마스터는 버스의 제어를 주장할 수 있다. 첫번째 또는 두번째 경우중 어느 하나에 있어서, 액세스하는 마스터는 현재 제어중인 마스터가 버스상에서 트랜잭션을 완료하고 그후에 버스의 제어를 양도하고 버스 사용중 소멸시킬 때까지 기다려야 한다. 현재의 마스터 트랜잭션이 긴 것이라면, 액세스하는 마스터들은 대기하고 있어야 하기 때문에 컴퓨터 시스템의 전체적인 성능이 저하된다.

이후에 좀더 자세히 설명되겠지만, 본 발명은 중간버스 또는 개입(intervening)버스가 아토믹 시퀀스를 시도하는 마스터에 고정된 채로 있을 것을 요구하지 않고 원격버스상에서 그 아토믹 시퀀스를 실행시킬 수 있는 중재고정을 허락하여 시스템 성능을 개선하는 방법 및 회로를 제공한다. 더욱이, 본 발명은 아토믹 시퀀스를 손상시킬 위험없이 원격버스상에서 그 아토믹 시퀀스가 처리될 수 있도록 한다. 원격버스를 목표로한 아토믹 시퀀스를 안전하게 유지함으로써, 다른 버스들상에서 동작중인 슬레이브와 마스터 사이의 데이타 또는 신호들의 코히어런스(coherence)가 보존된다.

[발명의 요약]

원격버스상의 아토믹 시퀀스를 보존하기 위하여 중재를 고정시키는 방법 및 장치가 공개된다. 다중 버스대버스 인터페이스는 프로토콜을 반역하고 목표 버스에 도달할 때 임의갯수의 개입버스들을 통하여 아토믹 트랜잭션을 전달하고, 중간버스들이 해제되는 경우일지라도 목표버스 또는 디바이스상에서 아토믹 성질을 유지하는 수단을 제공한다. 본 바람직한 실시예에서는, 제 1버스상의 마스터는 트랜잭션이 아토믹 시퀀스의 시작이라는 신호와 함께 액세스 명령어를 발(發)한다. 그후에 제1버스대버스 인터페이스는 제2 버스상에서 트랜잭션을 개시하고 제2 버스의 제어와 점유권을 획득하였을 시에는, 제2 버스대버스 인터페이스로 트랜잭션을 전송한다. 제2 버스대버스 인퍼페이스로 전달된 액세스 명령도 또한 트랜잭션이 아토믹 시퀀스의 시작이라는 신호를 포함한다. 추가로, 신호는제2 버스대버스 인터페이스로 전달되어 제3 목표버스상의 중재를 고정시킨다. 제3 버스로의 액세스의 대기 시간이 길다면, 제2 버스대버스 인터페이스는 개입하는 제2 버스에게 접속해제 후에 재시도하라고 명령을 내린다. 그러면 제1 버스대버스 인터페이스는 제1 버스로 접속해제하고 후에 재시도하라는 명령을 전달하여 마스터로 하여금 제1 버스를 양도하고 후에 재시도하게 한다. 제3 목표버스로의 액세스가 단지 짧게 지속된다면, 그런 접속해제 및 재시도 신호는 제2 버스로 보내지지 않는다. 제3 목표버스로의 액세스 요구가 수신되면, 제2 버스대버스 인터페이스는 목표버스상에서 동작하는 목표 디바이스로 트랜잭션 요구를 발하고, 또한 제3 목표버스에 대하여 중재를 고정시킨다. 제2 버스대버스 인터페이스가 접속해제 및 재시도 신호를 발했을 경우, 제1 및 제2 버스는 그 버스상에서 동작하는 마스터들과 함께, 그 버스상에서 동작하는 슬레이브 또는 그런 버스들의 사용을 요구한다. 원격 제3 버스를 목표로 한 아토믹 시퀀스를 개시하게 되면 제2 버스대버스 인터페이스내의 아비터는 아토믹 시퀀스를 주장하는 액세스하는 마스터가 원격버스의 점유권을 획득하고, 목표버스상에서 동작하는 목표 다비이스에 재접속되고, 액세스하는 마스터에 지정된 데이타를 검색할 때까지 고정된 상태를 유지한다. 마스터에 의한 원격버스상의 목표 디바이스로의 액세스가 아토믹 시퀀스내의 마지막 트랜잭션이면, 액세스하는 마스터는 트랜잭션과 함께 중재해제(unlock arbitration) 명령을 발한다. 목표 디바이스에 대한 마지막 연산이 완료되었을 때 제2 버스대버스 인터페이스는 제3 버스를 고정시키는 내부의 아비터를 해제하고, 액세스하는 마스터로 제2와 제1 버스를 통하여 완료상태를 되돌려준다. 따라서 개입버스들이 해제되고 아토믹 시퀀스의 일부분이 아닌 트랜잭션이 실행될지라도 원격 버스 및 디바이스상의 아토믹 성질을 유지된다.

[발명의 상세한 설명]

아토믹 시퀀스를 보존하기 위하여 원격버스상에서 중재를 고정시키는 방법 및 장치가 공개된다. 다음의 설명에서, 본 발명의 철저한 이해를 위하여 특정 숫자, 시간 신호등이 사용된다. 그러나 당압자라면 이러한 특정 세부사항 없이도 본 발명을 실행할 수 있다는 것은 명백하다. 다른 경우에는, 본 발명을 쓸데없이 모호하게 하지 않기 위하여 종래의 회로와 디바이스들이 블럭 다이어그램 형태로 도시된다.

다음 설명에서, 하나의 버스상에서 동작중인 마스터에 의해 그 버스 또는 다른 버스상에서 동작중인 슬레이브로의 액세스를 제어하는데 사용되는 버스대버스 인터페이스가 언급된다. 버스대버스 인터페이스는 임의의 일반적인 종래의 구조일 수 있으나, 본 발명의 바람직한 실시예에서는 계류중인 출정(출원번호 ,제목: 다중 프로세서 컴퓨터 시스템에서 데이타 인코히어런스를 예방하는 버스대버스 인터페이스)에 개시된 버스대버스 인터페이스가 특별히 사용될 것이다. 상기에 언급된 버스대 버스 인터페이스는 내부버스 프로토콜 변환 하드웨어로 구성되어 하드웨어 중재 방법론을 구현한다. 본 발명에 사용하고자 하는 버스대버스 인터페이스의 대표적인 예는 선 마이크로시스템(캘리포니아 마운틴 뷔우에 위치한)에 의해 제조되며, 선 마이크로시스템의 MBus, SBus, 및 상업적 표준인 VMEbus 데이타 경로시스템들을 상호연결시킨다.

제1도에는, 본 발명을 구현하는 버스대버스 인터페이스의 블럭 다이어그램이 도시되어 있다. 제1도에서, 제1 버스(Bus M)는 슬레이브 뿐만 아니라 다수의 마스터를 상호연결시킨다. 제2 버스(Bus S)는 다수의 슬레이브 디바이스를 상호연결시킨다. 제1 버스 인터페이스(10)는 버스(M)를 버스(S)에 상호연결시켜, 버스(M)에서 버스(S)로, 또 버스(S)에서 버스(M)으로 버스 프로토콜을 번역하는데 이용된다. 또한 버스대버스 인터페이스(10)는 버스(M)상에서 동작하는 마스터를 버스(S)상에서 동작하는 슬레이브와 식벽할 수 있게 하는 마스터-슬레이브 디렉토리 하드웨어를 포함하는데 이것은 상기에 언급된 계류중인 출원(출원번호______, 제목: 다중 프로세서 컴퓨터 시스템에서 데이타 인코히어런스를 예방하는 버스대버스 인터페이스)에 더욱 자세히 설명되어 있다. 버스(V) 상에서 동작하는 다수의 슬레이브와 마스터를 상호연결하는데 이용되는 제3 버스(버스V)도 또한 제1도에 도시된다. 버스(S)와 버스(V)를 상호연결하는데 제2 버스대버스 인터페이스(20)는 또한 버스(S) 액세스 인식 하드웨어 뿐만 아니라 버스(S)와 버스(V)사이의 통신을 위한 버스 프로토톨 변환 하드웨어을 포함한다. 버스중재는 공지되었기 때문에, 버스중재에 관한 특정 세수사항은 본 설명내에 기술되어 있지 않다. 버스중재에 관한 상세한 정보를 얻으려면, F. 브릭과 K. 황이 쓴 컴퓨터 아키텍쳐와 병렬처리(1984)를 참조하면 된다.

버스대버스 인터페이스(10과 20)는 또한 인용된 계류중인 출원 (출원번호______)에 기술된 양도와 재시도 특징을 포함한다. 간단히 기술하면, 양도와 재시도 특징(또한 RERUN과 RERUN-ACKNOWLEDGE로 알려진)은 목표 디바이스가 현재 점유되어 액세스할 수 없을 때 버스를 양도하고 후에 액세스를 재시도하라고 버스대버스 인터페이스(10과 20)가 액세스하는 마스터와 버스에 명령을 내릴 수 있게 한다. RERUN과 RERUN-ACKNOWLEDGE는 액세스하는 마스터가 개입 버스들을 자유롭게 하도록 하여 긴 대기시간을 가지는 작업이 완료될 때 까지 전체적인 시스템 성능이 저하되지 않게 한다. 마스터에 의해 슬레이브를 액세스하여, 슬레이브가 완료될 때 까지 마스터를 차단하고, 그 후 슬레이브로부터 데이타를 검색하기 위해 마스터에 의해 슬레이브로 다시 연결되는 기술은 분할(split) 사이클로서 언급된다.

제1도의 각 버스는, 버스상에서 동작되는 각 슬레이브 뿐만 아니라 다른 버스로부터의 슬레이브가 액세스될 때, 단일번지 또는 번지의 범위로 할당된다. 번지공간에 의해서 디바이스를 식별하는 것은 공지되어 있으므로 여기에 기술하지는 않는다. 버스상에서 동작중인 마스터가 그 버스 또는 다른 원격버스상에서 동작중인 슬레이브를 액세스하려고 시도할 때, 마스터를 목표 디바이스나 버스의 번지를 포함하는 액세스 명령을 발한다. 추가로, 액세스 하는 마스터는 번지단계(address phase)동안에 목표 디바이스가 접속된 버스로 보내지는 LOCK ARBITRATION(중재고정) 신호를 발하는데, 이 신호는 다음 명령어가 연산의 아토믹 또는 고정 시퀀스를 지시한다. 본 바람직한 실시예에서, LOCK ARBITRATION 신호는 제1 버스대버스 인터페이스(10)와 제2 버스대버스 인터페이스(20) 사이의 전용회선(12)을 통하여 전해진다. 그러나, LOCK ARBITRATION 신호는, 사용되는 특정 버스 프로토콜이 신호를 지원한다면, 시스템 버스내의 공유된 임의의 데이타 경로신호회선을 통하여 똑같이 전달될 수 있다. LOCK ARBITRATION 신호는 버스대버스 인터페이스(20)가 자체의 아비터를 고정시키거나, 아비터가 없다면, 버스(V)의 소유권을 획득하자마자, 주장된 BUS BUSY(BBSY) 신호를 유지하도록 명령을 내린다. LOCK ARBITRATION은 버스대버스 인터페이스(20)가 액세스될 때 버스대버스 인터페이스(10)에 의해 발해진 번지사이틀동안 주장된다. 더욱이 본 바람직한 실시예에서, 버스(M)상에 발해진 LOCK ARBITRATION 신호는 마지막을 제외한 모든 트랜잭션 보다는 아토믹 시퀀스의 모든 트랜잭션 동안 주장된다.대개, 마스터는 아토믹 시퀀스의 마지막 명령어과 함께 LOCK ARBITRATION 신호를 보내지 않음으로써 아토믹 시퀀스의 마지막임을 신호로 알려진다. 그러나, 선 마이크로 시스템 MBus를 특별히 참조하면, LOCK ARBITRATION 신호는 마지막을 포함한 모든 트랜잭션 동안 주장된다. 바람직한 실시예는 아토믹 시퀀스를 판독후 기록형식으로 제한한다. 그러므로, LOCK ARBITRATION 명령과 함께 발해진 READ 연산은 아비티를 고정시킨다. 유사하게, LOCK ARBITRATION과 함께 발해진 WRITE 연산은 WRITE 연산이 완료된 후 최종목표 버스(이 경우에는 버스 V)상의 UNLOCK ARBITRATION(중재해제) 명령으로 인식된다. 그후 버스대버스 인터페이스(10)는 버스(M) 아비터를 해재하여 버스(M)를 다른 마스터가 사용할 수 있게 한다. 추가로, 모든 트랜잭션 요구는 번지, 트랜잭션 종류, 트랜잭션 사이즈, 및 데이타(필요시 WRITE 연산을 위한)에 대한 신호를 포함한다.

이제 제2도를 참조하면 , 버스대버스 인터페이스(20)의 블럭 다이어그램이 도시된다. 제2도에서, 버스대버스 인터페이스(20)는 버스(S)와 버스(V)양쪽에 대한 중재와 재실행 모듈을 포함한다. 버스대버스 인터페이스(20)는 버스(S)로 RERUN를 발할 수 있지만 본 실시예에서 버스(V)는 재실행 메카니즘를 구비하지 않는다. 프로토콜 변환 하드웨어 뿐만 아니라 버스(S) 및 버스(V) 프로토콜 모듈은 또한 버스대버스 인터페이스(20)에 포함된다. 기록버퍼(25)는 버스대버스 인터페이스(20)로의 액세스 사이클 동안 마스터에 의해 발해진 상태신호와 데이타를 수신하고 저정한다. 마스터가 이러한 액세스 사이클과 데이타를 발하자마자, 마스터는 차단되도록 명령받고, 그 때문에 기록버퍼(25)는 트랜잭션을 완료하는데 필요한 모든 신호와 상태를 보유한다. 아비터 고정레지스터(30)는 버스대버스 인터페이스(10)로부터 전용회선(12)를 통하여 전달된 LOCK ARBITRATION 신호를 수신한다. 버스대버스 인터페이스(10)와는 상이하게, 버스 대 버스 인터페이스(20)는 버스(M) 버스 (S) 어느 한쪽에서 액세스하는 마스터로 슬레이브 사용중(Busy) 신호를 제고하기 위하여, 버스(V)상에서 동작하는 마스터에 대한 마스터 식별정보를 제공하는 마스터-슬레이브 디렉토리를 구비하지 않는다. 대신에, 버스대버스 인터페이스(10)는 20을 대신하여 그 기능을 수행한다; 즉, 대부분의 관점에서 버스대버스 인터페이스(20)는 10에 대하여 단지 다른 하나의 S-슬레이브로 간주된다. 또한 버스대버스 인터페이스(20)는 각 버스에 관련된 양방향 번지 및 데이타 입출력 회선을 가지고 있다. 본 바람직한 실시예에서, 버스(S) 마스터를 버스(V)를 액세스할 수 없고, 그래서 디렉토리는 필요치 않다.

제1도와 제2도를 함께 참조하면서, 원격버스상의고정조작시 특징이 기술된다. 버스(M)상에서 동작하는 마스터가 버스(V)상에서 동작하는 목표 슬레이브로 명령어를 발하려 시도할 때, 마스터는 목표 슬레이브를 식별하는 번지, 전송되는 데이타의 크기, 기록연산일 경우의 데이타, 및 다음의 트랜잭션이 아토믹 시퀀스인지 여부와 함께 액세스 명령은 발한다. 뒤이은 트랜잭션이 아토믹 시퀀스이면, LOCK ARBITRATION 신호가 주장될 것이다. 버스(M)는 마스터의 액세스 사이클을 받아들이고 버스(M)를 마스터에 할당한다. 버스대버스 인터페이스(10)는 버스대버스 인터페이스(10)에 접속된 버스상에서 동작하는 유효 디바이스에 할당된 것으로서도 주장된 목표 번지를 인식한다. 인터페이스(10)는 상기에 논의된 모든 주석, 데이타 및 상태 신호들을 포획한다. 버스대버스 인터페이스(10)는 그후 버스(S)의 제어를 중재한다. 버스(S) 아비터가 버스(S)의 제어를 버스대버스 인터페이스(10)에게 할당하면, 인터페이스(10)는 제2 버스대버스 인터페이스(20)로 래치(latch)된 것이로서의 번지와 트랜잭션을 발한다. 버스대버스 인터페이스(20)는 액세스를 버스(V)에 넘겨주고, 그 버스상의 슬레이브가 자신들의 액세스 여부를 결정하게 해준다. 버스대버스 인터페이스(20)는 트랜잭션번지, 종류, 데이타 및 상태신호들을 기록버퍼(25)내에 저장한다. 추가로 버스대버스 인터페이스(10)는 전용회선(12)을 통하여 LOCK ARBITRATION 신호를 버스대버스 인터페이스(20)내에 포함된 중재고정 레지스터(30)로 보내어, 다음 트랜잭션의 시퀀스가 아토믹 시퀀스라는 것을 지시한다. 중재고정 레지스터(30)가 세트될 때, 버스(V) 중재는 고정되어 버스(V)의 제어는 오직 버스대버스 인터페이스(20)의 수중에 들어간다. 즉 다른 디바이스는 중재고정 레지스터(30)가 세트되어 있는 정당은 버스(V)상에서 마스터로 동작할 수 없다. 그러므로, 예를 들어, 버스(V) 마스터(M3)(40)는 임의의 버스(V) 슬레이브를 액세스할 수 없고, 버스(V)상에서 동작하는 디바이스에 지정된 분리할 수 없는 트랜잭션 단계들은 분리할 수 없는 상태를 유지할 수 있게 된다. 트랜잭션의 특정 시퀀스가 임의의 소정시간주기를 초과한 것으로 결정된다면, 버스대버스 인터페이스(20)는 버스(S)를 양도하고 후에 액세스를 재시도하라는 명령을 액세스하는 마스터에게 내린다. 본 설명에서처럼, 액세스하는 마스터가 버스대버스 인터페이스(10)라면, RERUN 명령은 버스대버스 인터페이스(10)로 하여금 버스(S)의 제어를 양도하고 액세스하는 마스터로 버스(M)상에 재실행명령을 발하게 한다. 마스터가 다른 적절한 트랜잭션 데이타와 함께 LOCK ARBITRATION 신호를 발하게 함으로써, 버스(S)와 버스(M)의 경우와 같이, 개입버스들이 해제되어 다른 마스터에 의해 사용될지라도, 아토믹 시퀀스가 원격버스상에서 허용된다. 버스(S)와 버스(M)와 같은 개입버스들을 해제시킴으로써, 슬레이브 액세스를 위한 대기시간주기가 수십, 수백 또는 수천 명령어 사이클로 확정될 수 있는 컴퓨터 시스템에서 전체적인 시스템 성능은 현저하게 개선된다.

가능하게 제3도를 참조하면, 원격버스상에서 중재의 고정을 설명하는 플로우차트가 도시된다. 제3도에서, 액세스하는 마스터(M1)에 의해 발해진 명령어의 제어는 순차적으로 버스대버스 인터페이스(10과 20)로 전달되어 버스(V) 슬레이브 디바이스에 도달한다.

상술한 바와 같이 그리고 계류중인 출원(일련번호 ______, 제목: 다중 프로세서 컴퓨터 시스템에서 데이타 인코히어런스를 예방하는 버스대버스 인터페이스)와 관련하여, RERUN 명령과 재시도 사이클은 당해 분야에서 공지되어 있으므로 자세하게 논의될 필요는 없다. 그러나, 마스터로서 동작하는 버스대버스 인터페이스(10 또는 20)를 포함하는 마스터와 액세스된 슬레이브와의 연결이 분리된다면 마스터는 슬레이브와 다시 연결되어 슬레이브로부터 데이타 또는 신호들을 검색하는 재시도 사이클동안 그 자신을 재주장(reassert)해야만 한다는 것에 주목할 필요가 있다. RERUN 명령과 관련되어 슬레이브 또는 버스와의 연결이 분리된 임의의 마스터는 특정 재실행 및 재실행인식 구조(construct)에 따라 후에 그 슬레이브로의 액세스와 연결을 재시도 할 것이다. 버스 그 자체는 회로스위치 버스로서 동작하도록 구성됨에도 불구하고, 트랜잭션 인식(Acknowledge)이 때때로 트랜잭션이 개시된 후에 돌아온다는 점에서, 버스대버스 인터페이스(20)는 본질적으로 패킷스위치 버스의 방식으로 동작한다. 대개, 회로 스위치 버스는 트랜잭션이 완료되고 액세스하는 디바이스가 트랜잭션 인식신호를 수신할 때 까지 버스상에 유지된다. 본 발명에 관하여 논의할 목적으로, 액세스하는 마스터(인터페이스(10)과 (20)를 포함하는)가 이전에 시작된 트랜잭션을 완료하기 위하여 새지도 사이클을 실행함으로써 재접속을 개시해야만 하는 그 동안 마스터는 재실행명령을 받았다는 가정하에 버스대버스 인터페이스(10와 20)는 패킷 스위치 버스로서 동작한다고 여겨질수 있다.

본 출원의 요지인 본 발명의 보다 나은 이해를 돕기 위하여, 이하에서 아토믹 시퀀스 동안에 마스터, 버스 인터페이스, 및 원격 슬레이브 사이의 명령 및 데이타전송을 설명한다. 제4(a~j)도를 참조하면서, 마스터(M1)가 원격버스(V)상의 슬레이브(V1)에 대한 액세스 요구를 발한다고 가정한다. 설명을 위하여 READ 후 WRITE의 아토믹 시퀀스가 기술된다. 마스터(M1)는 버스(M)에 대한 사용요구를 발한다. 버스가 사용가능하다고 버스(M) 아비터가 결정하면 마스터(M1)에게 버스를 할당한다. 제4a도에 도시된 것처럼, 그후 마스터(M1)는 이 액세스가 LOCKED 시퀀스의 부분이라는 버스(M)상의 지시와 함께, 버스(V)상에서 동작하는 슬레이브(V1)를 목표로 한 READ 명령을 발한다. 버스(M)로 액세스가 발하여지면, 버스대버스 인터페이스(10)는 액세스가 버스(S)상의 디바이스를 목표로 한다는 것을 인지하고 버스(S) 아비터로부터 버스(S)로 액세스를 요구할 것이다. 버스(S)가 사용가능하지 않는다면, 버스대버스 인터페이스(10)는 마스터(M1)로 RERUN 명령을 발할 것이다. 그러나 버스(S)가 사용가능하다면, 버스대버스 인터페이스(10)는 마스터로서 버스(S)의 제어를 할당받고 그러므로 버스대버스 인터페이스(20)로의 액세스를 가진다.(제4b도). 버스대버스 인터페이스(10)가 버스(S)의 제어를 가지므로, 버스대버스 인터페이스(10)는 데이타의 크기 및 번지와 함께 READ 명령어를 지시하여 버스대버스 인터페이스(20)로의 액세스를 실행시킨다. 동시에, 전용회선(12)를 통하여 버스대버스 인터페이스(10)로부터 전달된 LOCK ARBITRATION 신호는 버스대버스 인터페이스(20)내의 중재고정 레지스터(30)가 세트되게 한다(제4c도). 중재고정 래스지터(30)가 세트되고 버스대버스 인터페이스(20)가 버스(V)의 제어를 획득했다면 버스(V)상의 다른 마스터 디바이스는 버스(V)를 액세스할 수 없고 그러므로 그런 고정이 해제될 때까지 버스(V)상에서 동작하는 어떤 디바이스도 액세스할 수 없다. READ 액세스를 인지 한 후에, 버스대버스 인터페이스(20)는 버스(V) 상의 지정 슬레이브로의 액세스를 발한다. 버스대버스 인터페이스(20)는 슬레이브(V1)와 연결되고 (제4도), READ 명령이 슬레이브(V1)로 발해질 것이다. 액세스가 최대허용가능시간를 초과한다면, 버스대버스 인터페이스(20)는 버스대버스 인터페이스(10)에게 RERUN하라고 명령을 내릴 것이다. 그후 버스대버스 인터페이스(20)는 슬레이브(V1)로의 액세스를 자율적으로 계속한다. 버스대버스 인터페이스(20)의 중재고정 레지스터(30)가 세트되기 때문에, 버스(V)상의 다비이스를 액세스하려고 시도하는 임의의 다른 디바이스들은 거절될 것이다. 버스대버스 인터페이스(20)는 실행중인 트랜잭션(이 경우에는 READ)을 완료하기 위해 요구되는 한은 버스(V) 및 슬레이브(V1)에 연결되어 유지될 것이다. READ가 완료된다면, 마스터(M1)가 READ 연산동안 검색된 데이타를 수신하기 위하여 슬레이브(V1)로의 연결을 회복할 때 까지 슬레이브(V1)는 대기한다.

슬레이브가 READ를 완료하고 판독된 데이타를 검색하려고 마스터(M1)가 재접속될 때 까지, 다른 디바이스들은 자유롭게 버스(M)와 버스(S)를 사용할 수 있다. 예를 들어, 마스터(M2)는 버스(S)상의 슬레이브를 제어할 수 있다 (제4e도). 액세스하는 마스터는 초기에 슬레이브(V1)를 액세스하는 마스터(M1)와 관련하여 앞서 설명한 모든 단계를 거쳐 접속을 회복해야만 한다는 것에 주목해야 한다. 마스터(M)가 RERUN에 따라 분리되고 슬레이브(V)가 액세스를 수행하는 동안, 버스대버스 인터페이스(10)는 버스(M)상의 다른 마스터들이 버스(V)를 액세스하지 못하게 한다. 특히 버스(V)상의 중재를 고정시켜 버스(V)상의 다른 마스터들이 버스(V)를 사용하지 못하게 막는다.

이제 아토믹 READ후 WRITE의 후반부로 이어지면, 미스터(M1)는 슬레이브(V1)를 위한 데이타와 함께 WRITE 명령어를 발한다. 상기에 설명된 것처럼 마스터(M1)는 제1 연산을 완료하기 위하여 버스(M1)의 제어를 이미 재획득하였다(제4f도). 그후 마스터(M1)는 고정 시퀀스의 다음 연산을 버스(M), 버스대버스 인터페이스(10), 버스(S), 그리고 버스대버스 인터페이스(20)로 차례로 전달하고(제4g도), WRITE 명령어는 매번 데이타 그 자체뿐만 아니라 데이타의 크기와 함께 전달된다. LOCK ARBITRATION 신호는 WRITE가 아토믹 시퀀스의 마지막 연산임에도 불구하고 WRITE 명령과 함께 전달된다. 버스대버스 인터페이스(20)가 이 아토믹 시퀀스내내 머스(V)의 제어를 보유했다는 점을 상기하자. 버스(V)아비터는 고정된 상태를 유지하여 임의의 다른 마스터가 버스(V)를 액세스하는 것을 막는다. 버스(V) 아비터의 고정은 버스(M) 또는 버스(S)상의 목표 디바이스의 변경을 제외시키지는 않는다. 버스대버스 인터페이스(20)에 재접속된 마스터(M1)는 그후에 인터페이스(20)의 기록버퍼(25)로 지정된 데이타를 기록한다. 슬레이브(V1)로 기록되는 데이타(번지 및 크기정보도 함께 )를 저정하는 버스대버스 인터페이스(20)는 기록버퍼(25)로부터 슬레이브 디바이스(V1)로 데이타를 기록한다. WRITE 명령이 실행된 후, WRITE 명령이 아토믹 시퀀스의 마지막 연산이었기 때문에, 버스대버스 인터페이스(20)는 중재고정 레지스터(30)를 해제하고, 그후에 슬레이브(V1)와 더불어 버스V를 해재한다(제4h도). WRITE가 마지막 아토믹 액세스 트랜잭션이고 LOCK ARBITRATION신호가 동반될지라도, 버스 아비터는 WRITE는 마지막 단계로 인식하고 그러므로 WRITE에 이어서 버스(V) 아비터를 해제한다는 것을 상기한다. 버스(V)가 해제되면 , 버스대버스 인터페이스(20)는 BBSY 신호를 철회(deassert)하고, 그것에 의하여 다른 마스터가 버스(9V) 아비터를 통하여 버스(V)의 제어를 얻을 수 있게 한다. 아비터에 관련된 상태(state) 기구가 존재함으로써 버스대버스 인터페이스(10)에 의해 버스대버스 인터페이스(20)로 전달된 임의의 LOCK ARBITRATION 신호가 액세스하는 마스터로 버스(V)의 제어를 할당하는 중재결정에 포함되는 것에 주목해야 한다. 일단 세트되었다면, 상태기구는 버스를 해제시키는데 필요한 조건이 만족될 때 까지 세트상태를 유지한다. 버스(V)를 해제시키는 조건중 하나는 S-V 버스대버스 인터페이스(20)가 원격 마스터로부터의 버스요구에 따라 버스(V) 아비터를 고정시켜야만 하는 조건을 인터페이스(20)가 샘플링하지 못한 것이다. S-V 버스대버스 인터페이스(20)가 원격 마스터에 의해 발해진 LOCK ARBITRATION 요구를 샘플링 했다면, 버스(V) 아비터는 임의의 다른 디바이스에게 버스(V)를 할당하지는 않을 것이고, LOCK ARBITRATION 조건을 일시적으로 기억하는 상태기구는 세트된다. 그러므로 버스V에 접속된 디바이스에 대하여 대기중인 데이타 요구가 존재하지 않음에도 불구하고 버스(V)는 아비터가 LOCK ARBITRATION 신호를 일시적으로 래칭(latching)한 결과로서 버스대버스 인터페이스(20)에 고정된 상태를 유지한다. 마침내, S-V 버스대버스 인터페이스(20)는 M-S 버스대버스 인터페이스(10)에 의해 해제되고(제4i도), 뒤이어서 마스터(M1)가 버스대버스 인터페이스(10)를 해제시킨다.(제4j도).

원격 버스의 종재를 고정시켜 아토믹 시퀀스를 보존하는 방법 및 장치가 전술되다. 아토믹 시퀀스가 완료될 때 까지, 본 발명을 채택한 다중버스 컴퓨터 시스템내의 개입버스들은 고정된 원격버스상의 단일성에 영향을 끼치지 않으면서 해제될 수 있다. 당해 분야의 통상의 지식을 가진자에 의해서 본 발명의 사상과 범위을 벗어남이 없이 본 발명의 요소와 그 배열에 대한 변경과 수정이 이루어질 수 있다.

Claims

다중 프로세서 컴퓨터 시스템내의 원격버스상에서 버스 연산의 분리할 수 없는 시퀀스를 보존하는 방법에 있어서 , 상기 방법은: 액세스하는 마스터에 의해 목표 슬레이브로 향하는 연산명령을 포함하는 슬레이브 액세스 신호를 발하는 단계: 상기 액세스하는 마스터를 다수의 버스들에 상호 연결하는 단계; 상기 슬레이브 액세스 신호를 다수의 버스대버스 인터페이스내로 수신하여 저장하는 단계; 원격 버스대버스 인터페이스를 원격버스를 통하여 목표 슬레이브에 연결하는 단계; 상기 액세스하는 마스터에 의해서 상기 목표 슬레이브를 액세스하는데만 사용되도록 상기 원격버스를 확보하는 단계; 및 상기 액세스하는 마스터를 상기 원격 버스대버스 인터페이스에 연결하는 버스대버스 인터페이스 및 상기 버스들을 양도하는 단계로 구성되는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 원격버스를 확보하는 단계는 버스 사용중 신호를 주장함으로써 이루어지는 것을 특징으로 하는 방법.
제1항에 있어서, 상기원격버스를 확보하는 단계는 상기 액세스하는 마스터 이외의 마스터에 대한 중재를 막음으로써 이루어지는 것을 특징으로 하는 방법.
제3항에 있어서, 중재를 막는 단계는 아비터 고정 레지스터를 세트함으로써 이루어지는 것을 특징으로 하는 방법.
제4항에 있어서, 상기 아비터 고정 레지스터를 세트하는 단계는 상기 액세스하는 마스터가 중재고정신호를 발하고, 상기 버스 및 버스대버스 인터페이스가 그후에 상기 중재고정 신호를 상기 원격 버스대버스 인터페이스로 전송함으로써 이루어지는 것을 특징으로 하는 방법.
제5항에 있어서, 상기 아비터 고정 레지스터를 세트하는 단계는 상기 버스연산의 분리할 수 없는 시퀀스동안 특정 버스연산을 동반한 상기 중재고정신호에 따라 상기 아비터 고정 레지스터를 세트하는 단계를 더 구비하는 것을 특징으로 하는 방법.
제5항에 있어서, 상기 중재고정신호는 상기 슬레이브 액세스 신호와 대체로 동시에 전달되는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 액세스하는 마스터, 버스, 및 상기 원격 버스대버스 인터페이스를 제외한 버스대버스 인터페이스는 상기 원격 버스대버스 인터페이스에 의해 발해진 양도및 재시도 신호에 따라 양도되는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 다수의 버스들은 상기 마스터 버스와 상기 원격버스사이에서 적어도 하나의 개입버스로 구성되는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 목표 슬레이브에 의해서만 사용되기 위하여 상기 원격버스를 확보하는 단계는 상기 중재고정신호에 따라 상기 원격버스에 대한 중재를 고정하는 단계로 구성되는 것을 특징으로 하는 방법.
제1항에 있어서, 상기 아비터 고정 레지스터는 상기 액세스하는 마스터가 상기 버스연산의 분리할 수 없는 시퀀스의 마지막 연산을 발한후까지 세트상태를 유지하며; 상기 방법은 상기 목표 슬레이브를 다시 액세스하기 위하여 상기 액세스하는 마스터에 의해 이전에 발해진 상기 슬레이브 액세스 신호를 다시 발하는 단계; 상기 액세스하는 마스터를 상기 다수의 버스, 버스대버스 인터페이스, 및 원격 버스대버스 인터페이스에 순차적으로 다시 연결하는 단계, 상기 목표 슬페이브에 의해 상기 마지막 연산을 수행하는 단계; 상기 목표 슬레이브로부터 상기 원격버스, 상기 원격 버스대버스 인터페이스를 포함하는 상기 버스대버스 인터페이스, 및 상기 액세스하는 마스터를 순차적으로 분리하는 단계; 및 상기 아비터 고정 레지스터를 클리어하는 단계를 더 포함하는 것을 특징으로 하는 방법.
다중 프로세서 컴퓨터 시스템내의 원격버스상에서 버스연산의 분리할 수 없는 시퀀스를 보존하는 버스 인터페이스 시스템에 있어서, 상기 버스 인터페이스 시스템은: 상기 버스연산의 분리할 수 없는 시퀀스의 제1연산을 포함하는 슬레이브 액세스 신호를 발하는 액세스하는 마스터; 상기 액세스하는 마스터에 상호연결된 다수의 버스들; 상기 다수의 버스를 상호연결하는 원격 버스대버스 인터페이스를 포함하며, 상기 슬레이브 액세스 신호를 수신하고 저장하는 다수의 버스대버스 인터페이스; 원격버스를 통하여 상기 원격버스대버스 인터페이스에 연결된 목표 슬레이브; 상기 목표 슬레이브가 상기 버스연산의 분리할 수 없는 시퀀스의 상기 제1연산을 수신하였을 때, 상기 원격 버스대버스 인터페이스는 양도 및 재시도 신호를 발하여 상기 액세스하는 마스터, 버스, 및 버스대버스 인터페이스를 상기 원격 버스대버스 인터페이스로부터 순차적으로 분리시키는 것을 특징으로 하는 버스 인터페이스 시스템.
제12항에 있어서, 상기 원격 버스대버스 인터페이스는 버스사용중 신호를 주장함으로써 상기 액세스하는 마스터에 의해서만 사용되도록 상기 원격버스를 확보하는 것을 특징으로 하는 버스 인터페이스 시스템.
제12항에 있어서, 상기 원격 버스대버스 인터페이스는 아비터 고정 레시스터를 구비하고, 상기 아비터 고정 레지스터를 세트함으로써 상기 액세스하는 마스터에 의해서만 사용되도록 상기 원격버스를 확보하는 상기 원격 버스대버스 인터페이스는 중재를 막는 것을 특징으로 하는 버스 인터페이스 시스템.
제14항에 있어서, 상기 아비터 고정 레지스터는 상기 액세스하는 마스터가 중재고정신호를 발하고, 상기 버스 및 버스대버스 인터페이스가 상기 중재고정신호를 상기 원격 버스대버스 인터페이스로 순차적으로 전송함으로써 세트되는 것을 특징으로 하는 버스 인터페이스 시스템.
제15항에 있어서, 상기 원격 버스대버스 인터페이스는 상기 버스연산의 분리할 수 없는 시퀀스의 특정연산을 동반하는 상기 중재고정신호에 따라 상기 아비터 고정 레지스터를 세트하는 것을 특징으로 하는 버스 인터페이스 시스템.
제15항에 있어서, 상기 원격 버스대버스 인터페이스는 상기 중재고정신호가 READ 연산을 동반할 때 상기 아비터 고정 레지스터를 세트하는 것을 특징으로 하는 버스 인터페이스 시스템.
제17항에 있어서, 상기 원격 버스대버스 인터페이스는 상기 중재고정신호가 WRITE 연산을 동반할 때 상기 아비터 고정 레지스터를 클리어하는 것을 특징으로 하는 버스 인터페이스 시스템.
제15항에 있어서, 상기 액세스하는 마스터는 상기 버스연산의 분리할 수 없는 시퀀스동안 상기 슬레이브 액세스 신호와 함께 대체로 동시에 상기 중재고정신호를 발하는 것을 특징으로 하는 버스 인터페이스 시스템.
제12항에 있어서, 상기 다수의 버스들은 상기 마스터 버스와 상기 원격버스 사이에서 적어도 하나의 개입버스로 구성되는 것을 특징으로 하는 버스 언터페이스 시스템.
제20항에 있어서, 상기 원격 버스대버스 인터페이스를 제외한 버스대버스 인터페이스 및 상기 버스들은 상기 버스연산의 분리할 수 없는 시퀀스동안 상기 액세스하는 마스터 이외의 마스터에 의해 액세스될 수 있는 것을 특징으로 하는 버스 인터페이스 시스템.
제14항에 있어서, 상기 아비터 고정 레지스터는 상기 액세스하는 마스터가 상기 버스연산의 분리할 수 없는 시퀀스의 마지막 연산을 발한후까지 세트상태를 유지하고; 상기 액세스하는 마스터는 상기 목표 슬레이브를 다시 액세스하기 위하여 이전에 발해진 상기 슬레이브 액세스 신호를 다시 발하고; 상기 액세스하는 마스터는 순차적으로 상기 다수의 버스들, 버스대버스 인터페이스, 및 원격 버스대버스 인터페이스를 다시 액세스하고; 상기 목표 슬레이브는 상기 마지막 연산을 실행하고; 상기 원격버스, 상기 원격 버스대버스 인터페이스를 포함하는 상기 버스대버스 인터페이스, 및 상기 액세스하는 마스터는 순차적으로 상기 목표 슬레이브로부터 분리되고, 그리고 상기 아비터 고정 래지스터는 클리어되는 것을 특징으로 하는 버스 인터페이스 시스템.
다수의 버스대버스 인터페이스를 통하여 슬레이브 버스에 상호 연결된 마스터 버스를 구비하는 컴퓨터 시스템에서, 상기 마스터 버스에 연결된 액세스하는 마스터에 의해 발해지고 그리고 상기 슬레이브 버스에 연결된 목표 슬레이브에 의해 실행되도록 지정된 버스 연산의 분리할 수 없는 시퀀스를 원격버스상에서 보존하는 버스 인터페이스 시스템으로서, 상기 시스템은 상기 마스터에 연결되어 상기 액세스하는 마스터에 의해 발해진 중재고정신호와 연산명령을 포함하는 슬레이브 액세스 신호를 수신하고 저장하는 제1 버스대버스 인터페이스; 상기 슬레이브 버스와 적어도 하나의 개입버스를 통하여 상기 목표 슬레이브에 연결된 아비터 고정 레지스터를 포함하고, 상기 슬레이브 액세스 신호와 중재고정신호를 수신하고 저정하는 제2 버스대버스 인터페이스를 구비하고; 상기 목표 슬레이브가 상기 버스연산의 분리할 수 없는 시퀀스의 제1 연산을 수신하였을 때, 상기 제2 버스대버스 인터페이스는 양도 및 재시도 신호를 발하여 상기 액세스는 마스터, 버스, 및 마스터 버스대버스 인터페이스를 상기 제2 버스대버스 인터페이스로 부터 순차적으로 분리시키는 것을 특징으로의 하는버스 인터페이스 시스템.
제23항에 있어서, 상기 제2 버스대버스 인터페이스는 버스사용중 신호를 주장함으로써 상기 액세스하는 마스터에 의해서만 사용되도록 상기 슬레이브 버스를 확보하는 것을 특징으로 하는 버스 인터페이스 시스템.
제23항에 있어서, 상기 아비터 고정 레지스터는, 세트될 때 상기 원격버스상의 중재를 막는 것은 특징으로의 하는 버스 인터페이스 시스템.
제25항에 있어서, 상기 액세스하는 마스터가 중재고정신호를 발한후, 상기 마스터 버스대버스 인터페이스 및 상기 버스들은 순차적으로 상기 중재고정신호를 상기 제2버스대버스 인터페이스로 전달하는 것을 특징으로의 하는 버스 인터페이스 시스템.
제26항에 있어서, 상기 제2 버스대버스 인터페이스는 상기 버스 연산의 분리할 수 없는 시퀀스동안 특정연산을 동반하는 상기 중재고정신호에 따라 상기 아비터 고정 래지스터를 세트하는 것을 특징으로 하는 버스 인터페이스 시스템.
제27항에 있어서, 상기 아비터 고정 레지스터는 상기 중재고정신호가 READ 연산을 동반할 때 세트되는 것을 특징으로 하는 버스 인터페이스 시스템.
제27항에 있어서, 상기 아비터 고정 레지스터는 상기 중재고정신호가 WIRTE 연산을 동반할 때 클리어되는 것을 특징으로 하는 버스 인터페이스 시스템.
제23항에 있어서, 상기 액세스하는 마스터는 상기 연산의 분리할 수 없는 시스동안 상기 슬레이브 액세스 신호와 함께 상기 중재고정신호를 대체로 동시에 발하는 것을 특징으로 하는 버스 인터페이스 시스템.
제23항에 있어서, 상기 원격 버스대버스 인터페이스를 제외한 버스대버스 인터페이스와 상기 버스는 상기 제2 버스대버스 인터페이스가 상기 버스연산의 분리할 수 없는 시퀀스동안 상기 양도 및 재시도 신호를 발한후 상기 액세스하는 마스터 이외의 마스터에 의해 액세스될 수 있는 것을 특징으로 하는 바스 인터페이스 시스템.
제23항에 있어서, 상기 아비터 고정 레지스터는 상기 액세스하는 마스터가 상기 버스연산의 분리할 수 없는 시퀀스의 마지막 연산을 발한후까지 세트상태를 유지하고; 상기 액세스하는 마스터는 상기 목표 슬레이브를 다시 액세스하기 위하여 이전에 발해진 상기 슬레이브 액세스 신호를 다시 발하고; 상기 액세스하는 마스터는 상기 버스 및 버스대버스 인터페이스를 순차적으로 다시 액세스하고; 상기 목표 슬레이브는 상기 마지막 연산을 수행하고; 상기 원격 버스, 상기 제2 버스대버스 인터페이스를 포함하는 상기 버스대버스 인터페이스, 및 상기 액세스하는 마스터는 상기 목표 슬레이브로부터 순차적으로 분리되고 그리고 상기 아비터 고정 레지스터는 클리어되는 것을 특징으로 하는 버스 인터페이스 시스템.