JPS62266642A

JPS62266642A - デ−タ処理装置

Info

Publication number: JPS62266642A
Application number: JP62046902A
Authority: JP
Inventors: Aru Robaatsu Barii; バリー　アル・ロバーツ
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-05-14
Filing date: 1987-03-03
Publication date: 1987-11-19
Anticipated expiration: 2011-02-14
Also published as: DE3710813A1; DE3710813C2; JPH0814812B2; US4896256A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、あまねく、データ処理システムに関するもの
であり、敷７行すれば、複数の各内部通信バス・システ
ムをともに結合して、これらのバス・システム間での内
部通信を可能とするシステムに関するものである。

（従来の技術）一般にデータ処理システム単体を構成するものは、メモ
リ・コンポーネント、入出力コンポーネント、プロセッ
サ・コンポーネント、ならびにこのメモリ・コンポーネ
ント、入出力コンポーネントおよびプロセッサ・コンポ
ーネントが分布している内部通信バスψシステムである
。この内部通信バスーシステムは、アドレス・バス、デ
ータ・バスおよびコントロール・バスを具備している。

メモリ・コンポーネントは、アドレス指定可能な記憶場
所に情報を記憶するものである。また、入出力コンポー
ネントを使用し、内部通信バス・システムを介して、デ
ータ処理システムと情報をやりとりする。プロセッサ・
コンポーネントは、アドレス・バスを介してアドレス信
号を、また内部通信バス−システムのコントロール・バ
スを介してコントロール信号を出力する手段を備えてい
て、これらのアドレス信号やコントロール信号を利用し
、内部通信バス・システムのデータ・バスヲ介して、プ
ロセッサ・コンポーネント、メモリ・コンポーネントお
よび入出力コンポーネント間で情報を伝送する。

因みに、第３図の単一タイミング図に即して言うと、デ
ータ転送シーケンスの開始時に、プロセッサ・コンポー
ネントによりアドレス・バスを介して、アドレス信号が
出力される。このアドレス信号は、データ処理システム
単体内の特定位置、例えば、メモリ・コンポーネント内
の特定メモリ位置、ないし特定入出力ポートを識別する
ものである。アドレス信号が出力されると同時に、ある
、１はそのすぐ後に、プロセッサ・コンポーネントは、
コントロール・バス上にリード／ライト信号を出力する
。このリード／ライト信号は、データ・ワードがアドレ
ス・バス上のアドレス信号が識別した位置から読取られ
るのか、あるいはこの位置に書込まれるのかを、示すも
のである。コントロール・バス内にリード信号がある場
合には、データをアドレス信号位置から読取り、データ
・バス上に挿入する。コントロール・バス内にライト信
号がある場合には、データ・バス上の出力データを、ア
ドレス・バス上のアドレス信号で識別される位置に書込
む。

コントロール・バス上にリード／ライト信号が出力され
た後、このリード／ライト信号、ならびにアドレス・バ
ス上のアドレス信号に応答して、これに対応するデータ
・ワードに対してのリード／ライト動作が行われる。リ
ード／ライト動作が完了すると、転送完了信号がコント
ロール・バス上に出力されて、データ転送の終結と、デ
ータ転送シーケンスの終了を示す。リード動作の場合に
は、データ・ワードがアドレス・バス上のアドレス信号
に対応するアドレスから読取られ、データ・バスに挿入
されてから、転送完了信号がコントロール・バスに出力
される。ライト動作の場合には、データ・バス上のデー
タ・ワードがアドレス・バス上のアドレス信号で識別さ
れるアドレス位置に書込まれてから、転送完了信号がコ
ントロール・バスに挿入される。

当然のことながら、第３図に即して上に述べたデータ通
信転送はかなり簡略化されている。実際には、従来技術
のデータ処理システムには、第３図で示したものより実
質的に複雑なコントロール・バス上のコントロール信号
が含まれている。

プロセッサ・コンポーネントとして低価格のマイクロプ
ロセッサを利用するデータ処理システムは、目下のとこ
ろ、かかるシステムの動作可能速度に負うものとして、
需要が多い。公知のマイクロプロセッサ・タイプのデー
タ処理システムは、相互に通信することができ、マルチ
・マイクロプロセッサ・システムと呼ばれる複雑なデー
タ処理システムを形成する。かかるマルチ・プロセッサ
・システムでは、ある個別データ処理システムのメモリ
・コンポーネントに記憶したデータを第２の個別データ
処理システムに順次転送することができ、例えば、デー
タの並行処理が可能となる。

複数の個別データ処理システム間でデータ転送を行うに
は、相互接続アーキテクチャが必要である。

またこの相互接続アーキテクチャのほか、相互接続を制
御し、各個別データ・プロセッサ間で優先性を確立する
ことを目的として、システム調停機能が必要である。

代表的なマルチ・プロセッサーシステムでは、相互接続
アーキテクチャは、個別データ処理システムをそれぞれ
結合して、ともに制御することを目的としたダイレクト
・メモリ・アクセス（ＤＭＡ）　　・コントローラを具
備している。各ＤＭＡコントローラはアドレス令ジェネ
レータを備えており、またこのコントローラには一意の
アドレスが付与されている。第１データ処理システムが
第２データ処理システムとの通信を望むと、第１データ
処理システムの第１プロセツサーコンポーネントは、第
１システムのデータ転送関連ソフトウェアを使用して、
当該内部通信バス・システムのアドレス・バスを介し、
アドレス信号を出力する。このアドレス信号は、第１．
第２システムを相互接続するＤＭＡコントローラに対応
するものである。当該ＤＭＡコントローラをかようにア
ドレス指定した後、第１プロセツサ・コンポーネントは
、再度データ転送関連ソフトウェアを用い、当該システ
ムのデータ・バスを介して当該ＤＭＡコントローラにデ
ータを送信する。このデータは、送データの現行アドレ
ス、このデータの転送先新アドレス、ならびにこの転送
の対象となるデータのワード数を、ＤＭＡコントローラ
に知らせるものである。ＤＭＡコントローラは、次いで
、この情報とＤＭＡコントローラ・アドレス・ジェネレ
ータとを使用し、この２つのシステム間で当該データ・
ブロックにアクセスし、またこれを転送するのに必要な
アドレス信号を、各システムについて出力する。転送後
、受信システムのプロセッサーコンポーネントは、ＤＭ
Ａコントローラがデータを格納しておいた当該システム
のメモリ・コンポーネントから、当該データにアクセス
する。

このタイプのマルチ・プロセッサ・システムは複数の分
離データ処理システムを相互接続し、かかるデータ処理
システム間で通信を確立して、メモリ機能を拡張するこ
とができるが、かかるマルチ・プロセッサΦシステムの
動作は、少量のデータの転送にあたっては、所期のもの
より遅いということが判明している。上述のタイプの個
別データ処理システムのプロセッサ・コンポーネントは
、データ転送関連ソフトウェアを使用してＤＭＡコント
ローラにアクセスし、これによりデータ転送を行わねば
ならない。このソフトウェアは往々にして複雑となり、
命令シーケンスが馬鹿にならない数となる。

従ってφマルチ・プロセッサ・システムについては、少
量のデータの転送時、システム動作の速度を犠牲にする
ことなく、データ処理機能を高め、またメモリ機能を拡
張する必要が存在している。

敷街すれば、マルチ・プロセッサ・システムにあっては
、データ転送関連ソフトウェアを必要とせず、しかもマ
ルチ・プロセッサ・システム内の任意のメモリ位置にた
やすくアクセスでき、メモリの拡張を可能としつつ、マ
ルチ・プロセッサ・システムの速度多件を満足できる相
互通信機構の必要が存在している。

（発明が解決しようとする問題点）従って、本発明の目的は、マルチ・プロセッサ・システ
ムの分離データ処理システムを相互接続する装置におい
て個別データ処理システム間の通信効率化とメモリ機能
の拡張を達成し、それでいてなお高データ処理速度を維
持するものである。

［発明の構成コ（問題を解決するための手段）本発明によるデータ処理装置は、アドレス・バス、その
アドレス・バスに接続された内部通信バス・システムに
この内部通信バス・システムに連結された複数のデータ
・プロセッサー、及びアドレス信号に応じてデータ転送
を制御する制御手段を有したリンク・インタフェースを
介して内部通信バス・システムと接続された相互通信バ
ス・システムとによって構成されている。

（作用）内部通信バス・システムに沿って備えられた複数のデー
タ・プロセッサのうちのすくなくともひとつが、各内部
通信バス・システムに対応して、その内部通信バス・シ
ステム内のアドレス・バスを介してアドレス信号を出力
すると、それぞれのリンク・インタフェース手段を介し
て相互通信バス・システムと特定のアドレスが付与され
た内部通信バス・システムのうちの対応するものとが接
続され、相互通信バス・システムのアドレス・バス上の
アドレス信号に応答して、相互通信バス・システムを介
し、このように接続された内部連部通信バス・システム
間で情報の通信を行う。

（実施例）複数の内部通信バス・システム１０−１．１０−２゜１
０−Ｎ；複数の中央処理装置１２−１．１２−２．１２
−Ｎ、複数のメモリ装置１４−１．１４−２．１４−Ｎ
　。

複数の入出力装置１Ｂ−１，１８−２，１６−Ｎ　、相
互通信バス・システム１８；および複数のリンク・イン
タフェース装置２０−１．２０−２．２０−Ｎを具備し
たデータ処理機構を第１図に示す。

中央処理装置１２−１．１２−２．１２−Ｎ　、メモリ
装置１４−１．１４−２．１４−Ｎ　、および入出力装
置１Ｂ−１，１８−２，１６−Ｎは、各内部通信バス・
システム１０−１．１０−２．１０−Ｎに沿って分布す
る複数のデータ・プロセッサ・コンポーネントを備えて
いる。

内部通信バス・システムｔｏ−ｉはリンク・インタフェ
ース装置２０−１によって、相互通信バス・システム１
８に接続されている。内部通信バス・システム１０−２
は、リンク・インタフェース装置２０−２によって、相
互通信バス・システム１８に接続されている。また、内
部通信バス・システム１０−Ｎは、リンク・インタフェ
ース装置２０−Ｎによって、相互通信バス・システム１
８に接続されている。

内部通信バス・システム１０−１．１０−２．１０−Ｎ
はそれぞれ、対応するアドレス・バス２２−１　。

２２−２．２２−Ｎ　、データ・バス２４−１．２４−
２゜２４−Ｎ；およびコントロール・バス２Ｂ−１，２
［ｉ−２，２６−Ｎを備えている。内部通信バス・シス
テム１０−１．１０−２．１０−Ｎにはそれぞれ、一意
の一連アドレスが付与されている。因みに、内部通信バ
ス・システムには、０ＯＯＯＯＨ〜ＩＦＦＦＦＦＩＩの
範囲内のアドレスを付与することができる。内部通信バ
ス・システム１０−２には、２００００Ｈ〜３ＦＦ’Ｆ
ＦＰｌｔの範囲内のアドレスを付与することができる。

また、内部通信バス・システム１０−Ｎには、４０００
０Ｈ〜５ＦＦＦＦＰＨの範囲内のアドレスを付与するこ
とができる。

中央処理装置１２−１．１２−２．１２−Ｎはそれぞれ
、関連内部通信バス・システム１０−１．１０−２゜１
０−Ｎの各アドレス・バス２２−１．２２−２．２２−
Ｎを介して、各内部通信バス・システムに割当る各アド
レス信号を出力する手段を備えている。

各内部通信バス・システム１０−１．１０−２．１０−
Ｎには、対応する中央処理装置１２−１．１２−２゜１
２−Ｎの動作を通じて、特定機能の実行を割当てること
ができる。従って、各内部通信バス・システム１０−１
．１０−２．１０−Ｎは、他のバス・システムの要請を
受けるか、みずから他のバス・システムに要請して、内
部通信バス・システムが受持つ特定機能を実行すること
ができる。各個別内部通信バス・システム１０−１．１
０−２．１０−Ｎは、それぞれが別様に構成することが
できるので、システム全体は、その機能が集合してユー
ザの求める規準を満足する各個別内部通信バス・システ
ムの組合わせによって、調整することができる。

相互通信バス・システムムｌＢは、アドレス・バス２８
．データ・バス３０、およびコントロール・バス３２を
具備している。

リンク・インタフェース装置２Ｇ−１，２０−２゜２０
−Ｎは、相互通信バス！システム１８と連合して、内部
通信バス・システムｔｏ−１，１０−２，１０−Ｎのう
ち任意のふたつのものの間の通信を可能とする。この情
報通信は重要なものであって、これにより、個別内部通
信バス・システムのそれぞれがその所期の個別機能を実
行することができるようになる。従って、情報通信は各
内部通信バス・システムにたやすくアクセスできると同
時に、この内部通信バス・システムからたやすくアクセ
ス可能であって、システム全体がこのシステムの設計目
的であるすべての処理（トランザクション）を実行する
のを可能としなければならない。

因みに第１図では、バス・システム１０−１はデータ処
理システム全体のシステム管理装置として機能できるも
のであるほか、バス・システム１〇−２は補正、高速フ
ーリエ変換、画像再構成といった集約業務の処理を取扱
うＣＰＵ管理装置として機能し、またバス・システム１
０−Ｎは入出力機能、データ取得、表示および記憶を取
扱うメモリ管理装置として機能する。

本発明に従い、それぞれが、本発明になる相互通信バス
・システムと複数の内部通信バス・システムのうちの対
応するものとの間に接続された複数のリンク・インタフ
ェース手段を提供する。本リンク・インタフェース手段
の目的は、内部通信バス・システムのうちの対応するも
ののアドレス・バスの一意なアドレス信号に応答して、
相互通信バス・システムを介し、第１および第２内部通
信バス・システム間で情報の通信を行うことにある。

第１図に示すとおり、本発明の実施例には、リンク・イ
ンタフェース装置２０−１．２０−２．２０−Ｎが含ま
れている。このリンク番インタフェース装置によって、
内部通信バス・システムＬＱ−１゜１０−２．１０−Ｎ
のうちの任意のふたつのものの間の通信が可能となる。

特筆すべきことは、各リンク・インタフェース装置２０
−１．２０−２．２０−Ｎは、それぞれ、内部通信バス
・システムｔｏ−１゜１０−２．１０−Ｎ、および相互
通信バス・システム１８の監視を行う。以下でさらに詳
しく論じるごとく、各リンク・インタフェース装置２０
−１．２０−２．２０−Ｎは、相互通信バス・システム
１８を介し、完全にソフトウェア透過（ｔｒａｎｓｐａ
ｒｅｎｔ）の方法、即ち、各中央処理装置１２−１．１
２−２．１２−Ｎで使用するソフトウェアの目につかな
い（１ｎｖｉｓｉｂｌｅ）方法で、当該内部通信バス１０
−１゜１０−２．１０−Ｎ間で通信を達成する。要する
に、各中央処理装置は、通信が非関連の内部通信バス・
システムと行われないことを実現するである。

このソフトウェア透過性の相互通信を達成するため、各
内部通信バス・システムには、上述した所定の一連アド
レスが付与されている。さらに、各リンク・インフェー
ス装置２０−１．２０−２．２０−Ｎはマスク制御手段
を具備していて、当該内部通信バス・システムのアドレ
ス・バス上でのアドレス信号の受信に応答して、通信を
制御する。

敷街すれば、各マスク制御手段はアドレス・デコーダ手
段を具備していて、受信アドレス信号がその受信先内部
通信バス・システムに付与されたアドレスに一致しない
場合、この受信アドレス信号に応答して、コマンド信号
を出力する。このコマンド信号は当該受信アドレス信号
を示すものである。このほか、各リンク・インタフェー
ス手段はスレーブ制御手段を備えていて、別のリンク・
インタフェース手段から受信したコマンド信号が、この
当該リンク・インタフェース手段と関連する内部通信バ
ス・システムに付与した一意の一連アドレスに含まれる
アドレス信号を示すものである場合、この受信コマンド
信号に応答して、該当する通信の制御を行う。

２０−Ｎをリンク・インタフェース装置の代表として、
第２図にさらに詳しく示す。第２甲に示したリンク・イ
ンタフェース装置２０−Ｎは、マスク装置８０、スレー
ブ装置８２、ならびに第１．第２および第３の双方向性
ポート８４．８［ｉ、　８ｇを具備している。ポート８
４は、内部通信バス・システム１０−Ｎのアドレス・バ
ス２２−Ｎと、相互通信バス１８のアドレス・バス２８
との間に接続されている。ポート８６は、内部通信バス
・システム１０−Ｎのデータ・バス２４−Ｎと、相互通
信バス・システム１８のデータ・バス３０との間に接続
されている。ポート８８は、内部通信バス・システム１
０−Ｎのコントロール・バス２Ｂ−Ｎと、相互通信バス
・システムＬ８のコントロール・バス３２との間に接続
されている。

双方向性ポートの業界では公知のとおり、ポート８４、
８［ｉ、　８８はそれぞれ、順方向導通状態、逆方向導
通状態、および非導通状態を有している。

マスク装置８０は、それぞれライン９０．９２．９４に
よって、ポート８４．８６．８８に接続されている。さ
らに、マスク装置８０は、ライン９６によりコントロー
ル・バス２８−Ｎへ、ライン９８によりアドレス・バス
２２−Ｎへ、またライン１００によりコントロール・バ
ス３２へ接続されている。スレーブ装置８２は、　　　
　゛それぞれライン１０２．　１０４．　１０８によっ
てポート８４、８８．８８に接続されている。さらに、
スレーブ装置８２はライン１０８により、相互通信シス
テム１８のコントロール・バス３２へと接続されている
。

要するに、マスク装置８０およびスレーブ装置８２はロ
ジック・コントローラであって、アドレス・バス２２−
Ｎ、コントロール・バス２８−Ｎ、およびコントロール
・バス３２に出力されたアドレス信号とコマンド信号に
応答して、双方向性ポート８４゜８８、８８の動作方向
を選定する。さらに特筆すべきは、マスク装置８０はア
ドレス・デコーダ１１０を具備しており、これはライン
８９によりアドレス−バス２２−Ｎへ接続されている。

アドレス・デコーダ１１０の動作は、アドレス・バス２
２−Ｎを連続的に監視するものであって、同バス上のア
ドレス信号がこのアドレス信号受信先の当該内部通信バ
ス・システム１Ｇ−Ｎに付与されたアドレスに、実際上
一致しないものであるかを決定する。アドレス・バス２
２−Ｎ上のかかる非一致アドレス信号の検出に応答し、
アドレスφデコーダ１１０はマスタ装置８０とともに動
作して、ライン１００を介し、相互通信ハス・システム
１８のコントロール・バス３２へ、コマンド信号を出力
する。

このコマンド信号は、相互通信バス・システム１８に接
続された他のすべてのリンク・インタフェース装置に、
相互通信バス・システム１８に接続されたリンク・イン
タフェース装置のうちのひとつが、別の装置との通信を
企てていることを示す。

コマンド信号には、アドレス・デコーダ１１０によって
検出されたアドレス信号が対応の内部通信バス争システ
ムに付与したアドレスに一致していないことを示すデー
タが含まれている。従って、相互通信バス１８に接続さ
れた他のリンク・１インタフエース装置は、たんに当該
コマンド信号を比較するだけで、それらが当該アドレス
信号と一致しない内部通信バス・システムに接続されて
いるかどうかを決定することができる。

この決定を行うため、各リンク・インタフェース装置の
スレーブ装置８２は、相互通信バス・システム１８のコ
ントロール・バス３２を連続的に監視する。従って、コ
ントロール信号ス３２に出力される任意のコマンド信号
は、ライン１０８によりスレーブ装置８２に通信される
。スレーブ装置８２には、コマンド信号デコーダ１１２
が含まれているが、その動作は、受信コマンド信号が当
該スレーブ装置に対応する内部通信バス・システムに付
与したアドレスに一致するかどうかを決定するものであ
る。

一致している場合には、スレーブ装置８２によりライン
１０８ヲ介し、コントロール・バス３２ヘイネーブル信
号が出力される。

このイネーブル信号は、相互通信バス・システム１８に
接続されたすべてのリンク・インタフェース装置によっ
て受信される。これらすべてのリンク・インタフェース
装置ム、当該イネーブル信号を起動したコマンド信号の
送信元であるリンク・インタフェース装置を別にすれば
、このイネーブル信号を無視する。このリンク・インタ
フェース装置では、マスク装置８０は、コントロール・
バス３２を介して、イネーブル信号の存在を検出し、ま
たこの検出に応答して、それぞれライン９０．９４を介
し、アドレス・ポート８４およびコントール・ポート８
８ヘコマンド信号を出力する。これらのコントロール信
号の動作は、第２図に示すごとくアドレス・ポート８４
を右から左への方向に開き、また同様に、コントロール
・ボート８８を右から左への方向に開くものである。こ
のようにしてアドレス・ポート８４とコントロール・ボ
ート８８が開かれると、バス２２−Ｎのアドレス信号と
コントロール・バス２Ｂ−Ｎの当該コントロール信号と
は、それぞれボート８４および８８を通って、相互通信
バス・システム１８のアドレス・バス２８およびコント
ロール・バス３２へと出力される。

イネーブル信号を出力したリンク・インタフェース装置
では、イネーブル信号の出力時、スレーブ装置８２が、
同様にして、ライン１０２および１０Ｂを介してコント
ロール信号を出力し、各リンク・インタフェース装置の
アドレス・ポート８４とコントロール・ボート８８とを
動作させる。これらのコントロール信号は、第２図に示
すごとく、アドレス・ボート８４とコントロール・ポー
ト８Ｂとを左から右への方向に効果的に起動し、これに
より、アドレス・バス２８のアドレス信号はポート８４
を通過して、対応内部通信バス争システムのアドレス・
バスへと入る。同様にして、ライン１０Ｇのコントロー
ル信号の動作により、コントロール書ボート８８は相互
通信コントロール・バス３２のコントロール信号がコン
トロール中”ボート８８を通過して、対応内部通信バス
・システムのコントロール・バスへと出力されるのを可
能とする。

例えば、内部通信バス・システム１０−１がコマンド信
号を起動出力し、また内部通信バス・システム１０−Ｎ
がイネーブル信号を出力した場合には、対応リンク・イ
ンタフェース装置２０−１および２〇−Ｎの前述したポ
ート８４．８８は閉ざされ、アドレス・バス２２−１か
らのアドレス信号は、リンク・インタフェース装置２０
−１のポート８４、アドレス・バス２８、リンク・イン
タフェース装ｒｔ２ｏ−Ｎノポート８４、およびアドレ
ス・バス２２−Ｎを通過する。同様に、コントロール信
号は、バス２Ｂ−１から、リンク・インクエース装置２
０−１、相互通信バス・システム１８のコントロール・
バス３２、リンク・インタフェース装置２０−Ｎを通り
、コントロール・バス２６−Ｎに出力されるであろう。

内部通信バス・システム１０−１と内部通信バス・シス
テム１０−Ｎとの間でデータ通信を行うのに残された課
題は、いまや、データ転送の方向決定だけである。デー
タをシステム１０−１からシステム１０−Ｎに出力（書
込む）する場合には、これは、コントロール・バス２６
−１にまず出力されるライト・コントロール信号の性質
によって示されるほか、リンク・インタフェース装置２
０−１のマスク装置８０により検出されて、ライン９２
を介しコントロール信号が出力され、ポート８Ｂが右か
ら左への方向で開かれて、データ・バス２４−１上の対
応データ・ワードはリンク・インタフェース装置２〇−
１のポート８６を通って、データ・バス３０へと出力さ
れる。

同様にして、リンク・インタフェース装置２０−Ｎのス
レーブ装置８２は、内部通信バス・システム１０−１か
う相互通信バス・システム１８のコントロール・バス３
２およびライン１０８を介してライト信号を受信すると
、動作を行い、ライン１０４を介し、リンク・インタフ
ェース装置２０−Ｎのデータ・ポート８６へと当該コン
トロール信号を出力して、第２図に示すごとく、ポート
８６を左から右への方向に開くことにより、内部通信バ
ス・システム１０−１からのデータ・ワードは、相互通
信データ・バス３０からポート８Ｂを通り、データ・バ
ス２６−Ｎへと出力される。

従って、内部通信バス・システム１０−Ｎは必要なアド
レス信号、データ・ワードおよびコントロール信号を受
信して、当該アドレスが付与された内部通信バス・シス
テム１０−Ｎのプロセッサ・コンポーネントに、中央処
理装置１２−１または１２−Ｎのソフトウェア介入を行
うことなく、書込みを行う。

リード通信動作では、内部通信バス・システム１０−１
のコントロール−バス２Ｂ−１にリード信号が出力され
るが、このリード信号は、マスク装置８０により翻訳（
解釈）されて、リンク・インタフェース装置２０−１の
データ・バス８６を、第２図に示すごとく左から右への
方向に閉じる。同様にして、この同じリード信号がリン
ク・インタフェース装置２０−Ｎによって検出されると
、このリンク・インタフェース装置のスレーブ装置８２
は、第２図に示すごとく、そのデータ・ポート８６を右
から左への方向に閉じ、これによって、データ・バス２
４−Ｎの当該データ・ワードは、リンク学インタフェー
ス装置２０−Ｎのポート８６、相互通信バス・システム
１８のデータ・バス３０、リンク・インタフェース装置
２０−Ｎのデータ・ポート８Ｂを介し、内部通信ハス・
システム１０−１のデータ・バス２４−１に読み出され
る。

データ転送動作が完了すると、転送完了信号が内部通信
バス・システムのコントロール・バスを介して出力され
、第２図に即して論じたごとく、転送を完了する。この
転送完了信号は、関連リンク学インタフェース装置のコ
ントロール・ポート８８が上述のとおり閉じる結果とし
て、相互通信リンク・インタフェース装置間を転送され
る。因みに、内部通信コントロール・システム１０−１
によって開始された内部通信コントロール・システム１
０−Ｈに関係するリード動作ないしライト動作が完了す
ると、対応する転送完了信号がコントロール・バス２６
−Ｎに出力される。この転送完了信号は、リンク・イン
タフェース装置２０−Ｎのコントロール・ポート８８、
コントロール・バス３２、リンク・インタフェース装置
２０−１のポート８８を介し、コントロール・バス２６
−１へと通信される。この転送の完了は中央処理装置１
２−１によって検出され、この検出に応答して、中央処
理装置１２−１はアドレス・バス２２−１からアドレス
信号を、またコントロール・バス２Ｂ−１からコントロ
ール信号を一掃する（　ｒｅｍｏｖｅ）。この結果、リ
ンク・インタフェース装置２０−１のマスタ装置８０は
ライン１００からリクエスト信号を一掃し、ポート８４
．８８゜８８を非導通にする。さらに、リンク・インタ
フェース装置２０−Ｎのマスク装置８０は、リンク・イ
ンタフェース装置２０−１からリクエスト信号が失くな
ると、リンク・インタフェース装置２０−Ｎのポート８
４．８８．８８をも非導通にする。従って、リンク・イ
ンタフェース装置２０−１およびリンク・インタフェー
ス装置２０−Ｎは双方とも、次の通信動作が行えるよう
になる。

上述したことから当然分かることだが、任意の２つの内
部通信バス・システム間のバス・リンク行程全体は、当
該内部通信バス・システムのソフトウェアに対して透過
的（ｔｒａｎｓｐａｒｅｎｔ）であって−これらのシス
テムは内部通信バス・システムの調停時間にかかわる転
送のみに携わることとなる。

リード／ライト転送時、当該バス・リンク・インタフェ
ース２０−１　、２０−２、ないし２０−Ｎが割込み信
号を受信した場合には、この状態は、別の内部通信バス
・システムが当該リンク・インタフェース装置によって
、アテンションを要求していることを示す。アテンショ
ンの優先性は、要求（ｒｅｑｕｅｓｔ）の優先性によっ
て決定することができる。割込みの優先性レベルがイン
タフェース装置の現行動作レベルを越えている場合には
、このインタフェース装置は最高の優先度をもつ割込み
を認め、標準の割込みサービス・ルーチンを実行して、
この割込みの便宜を図る。従って、バス使用の効率およ
びデータ処理の速度は高レベルに維持することができ、
コードとハードウェアのデバッグはますます容易となる
。

上記に関し、次のことが自ら分ろう。即ち、データ処理
システムに加えて、それぞれがアドレス・バスをもち、
また一意の一連アドレスの付与された複数の内部通信バ
ス・システムを、相互通信バス・システムの利用によっ
て選択的に相互接続する方法が開示されているのである
。この方法は一般的に言うと、ａ）第１信号に付与した
一意の一連アドレス信号のいずれにも一致しないアドレ
ス信号が、第１内部通信バス・システム、例えば内部通
信バス・システムｌ０−１から第１システムのアドレス
信号ス、例えばアドレス・バス２２−１に出力される時
を検出し、これに応答して、第１信号、例えば、リンク
・インタフェース装置２０−１のマスク装置８０が生成
し、前記アドレス信号を示すコマンド信号を、相互通信
バス・システム、例えば相互通信バス・システム１８を
介して出力するステップを、有している。この一般的方
法の第２ステツプは、相互通信バス・システムの第１信
号、例えばコマンド信号が、第２内部通信バス・システ
ム、例えば内部通信バス・システム１０−Ｎに付与した
一意の一連アドレスのいずれかに一致する時を検出し、
これに応答して、第２信号、例えばリンク・インタフェ
ース装置２０−Ｎのスレーブ装置８２がコントロール・
バス３２を介して生成したイネーブル信号を内部通信バ
ス・システムを介して出力し、この一致を承認［に肯定
応答コするものである。この一般的方法の最終ステップ
は、第１および第２信号、例えば上述したとおり、リン
ク・インタフェース装置２０−１．２０−Ｎのポート８
４゜８６、８８を選択動作させるコマンド信号と肯定［
承認］信号とに応答して、単一アドレス、関連データ・
ワードおよびコントロール信号等の情報を相互通信バス
・システム、例えば相互通信バス・システム１８を介し
、第１．第２内部通信バス・システム、例えば内部通信
バス・システム１Ｏ−１および１０−Ｎ間で通信するも
のである。

従って、本発明の相互通信スキームは、データ転送関連
のソフトウェアを必要としない。が、それにも拘らず、
マルチ・プロセッサψシステム内の任意のメモリ位置に
たやすくアクセスできる。

このスキームはとりわけ、少量のデータ相互通信に役立
つものであり、また大量のデータ相互通信専用のＤＭＡ
コントローラとともにも使用できよう。

Ｅ発明の効果］本発明によるデータ処理装置によれば、任意の２つの内
部通信バス・システム間のバス・リンクが、内部通信バ
ス・システムのソフトウェアに対して透過的となり、デ
ータ転送のためのソフトウェアを必要とせず、しかも、
マルチ・プロセッサ・システム内の任意メモリ位置をた
やすくアクセスできるものである。したがって、少量の
データ転送時、システム速度を犠牲にすることなくデー
タ処理機能を高め、メモリ機能を拡張することができる
。

【図面の簡単な説明】

第１図は、本発明によるデータ処理システムの概略ブロ
ック図である。第２図は、第１図に示したバス・リンク・インタフェー
スの詳細なブロック図である。第３図は、従来技術のデータ処理システムにおけるタイ
ミング図である。１２・・・ＣＰＵ、１４・・・メモリ、１Ｂ・・・入出
力部２０・・・リンク・インタフェース部２２、２８・・・アドレス・バス２４、３０・・・データ・バス２８、３２・・・制御バス

Claims

【特許請求の範囲】それぞれがアドレス・バスを有し、かつそれぞれに所定
の一連アドレスが付与されている複数の内部通信バス・
システムと、該内部通信バス・システムに沿って分布している複数の
データ・プロセッサ・コンポーネントと、相互通信バス
・システムと、それぞれが該相互通信バス・システムと前記内部通信バ
ス・システムの対応するものとの間に接続された複数の
リンク・インタフェース手段と、前記データ・プロセッ
サ・コンポーネントのすくなくともひとつが、前記内部
通信バス・システムのそれぞれに関連付けられていると
ともに、該関連内部通信バス・システムのアドレス・バ
スを介して、前記一意の一連アドレスに対応する一意の
アドレス信号を出力する手段とを備え、前記複数のリンク・インタフェース手段が、前記内部通
信バス・システムのうち対応するもののアドレス・バス
の一意なアドレス信号に応答し、前記相互通信バス・シ
ステムを介して、第１および第２の内部通信バス・シス
テム間で、情報の通信を行うことを特徴とする、データ
処理装置。