JPH0619857A - コンピュータ間のデータ一致装置 - Google Patents

Abstract

(57)【要約】 【目的】 メッセージ通信によって複数のコンピュータ
のデータを一致するコンピュータ間のデータ一致装置に
関し、情報の共有をマスタコンピュータなしに行うコン
ピュータ間のデータ一致装置を目的とする。 【構成】 バッファ１の状態を制御するコマンドを前記
送受信手段を介して複数のコンピュータに対応するデー
タが一致するようコマンドを送受信手段２で送信し、バ
ッファの状態を一致制御手段３で制御し、前記バッファ
内のデータを一致させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のコンピュータを
メッセージ通信により接続したマルチプロセッサシステ
ムに係り、さらに詳しくはメッセージ通信によって複数
のコンピュータのデータを一致するコンピュータ間のデ
ータ一致装置に関する。

【０００２】

【従来の技術】複数のコンピュータをメッセージ通信装
置によって接続したマルチプロセッサシステムはフロン
トエンドプロセッサやフォールトトレラントシステム、
更にはオンライントランザクションプロセッサ等広い分
野で利用される。このような分散型のシステムでは、例
えばプロセッサの状態情報等を共有することにより、処
理を適切に各プロセッサに分散することができ、システ
ム全体の性能を向上させ、さらに障害によって停止した
プロセッサのそれまで行われていた処理を他のプロセッ
サに行わせる等システム全体でみたときに処理を停止さ
せない等の制御を実行させることが可能である。

【０００３】従来このようなコンピュータシステムで
は、システムで予め事前に決定されるマスタコンピュー
タが、定期的に他のスレーブコンピュータに対しポーリ
ングを行い、マスタコンピュータが収拾したデータをス
レーブコンピュータに分配してデータの共有を行ってい
た。このデータの共有により上述した如くの性能を得る
ことができる。

【０００４】

【発明が解決しようとする課題】前述したシステムにつ
いては、マスタコンピュータによってデータの共有化を
行い、その共有化によってシステム全体の性能の向上を
はかっているが、例えばマスタコンピュータに障害等が
発生すると、このようなデータの共有化の処理が実行で
きなくなり、システムがダウンしてしまうという問題を
有していた。

【０００５】本発明は、情報の共有をマスタコンピュー
タなしに行うコンピュータ間のデータ一致装置を目的と
する。

【０００６】

【課題を解決するための手段】図１は本発明の原理構成
図である。本発明は、複数のコンピュータ間の情報の送
信と、複数のコンピュータに同一の情報の送信を行うメ
ッセージ通信手段によりノードが結合したマルチプロセ
ッサシステムにおけるものである。

【０００７】バッファ１はデータを記憶する。このデー
タは例えばコンピュータＩＤ毎のプロセッサ状態情報で
あったり、付加情報であったりする。コマンド送受信手
段２は前記プロセッサ間のバッファ状態を制御するコマ
ンドを送受する。

【０００８】一致制御手段３はバッファ１の状態を前記
コマンドの送受で制御して、前記複数のコンピュータに
対応するバッファ内のデータを一致させる。例えばこの
コマンドは送信コマンド、複写コマンド、無効コマンド
等である。また、バッファの状態は無効状態、有効状
態、ロック状態等である。

【０００９】

【作用】バッファ１の状態を制御するコマンドを前記送
受信手段を介して複数のコンピュータに対応するデータ
が一致するようコマンドを送受信手段２で送信し、バッ
ファの状態を一致制御手段３で制御する。

【００１０】例えば送信コマンドを受信したコンピュー
タは、無効状態の時、メッセージに含まれるデータを受
信し、状態を有効状態に遷移して成功レスポンスを返送
する。また、それ以外の時はデータの受信、及びデータ
の状態制御を行わず失敗レスポンスを返送する。

【００１１】複写コマンドを受信したコンピュータは、
有効状態の時自分のデータと成功レスポンスを返送し、
それ以外の時には失敗レスポンスのみを返送する。ま
た、無効コマンドを受信したコンピュータでは、ロック
状態の時失敗レスポンスを返送、それ以外の時には成功
レスポンスを返送する。

【００１２】また、自データ状態が無効状態であるとき
は、複写コマンドを発行してバッファに格納されるデー
タを獲得する。さらにバッファ内のデータを更新する場
合は、更新される自バッファの状態をロック状態にした
後無効コマンドを発行し、このレスポンスが成功レスポ
ンスの時バッファ内のデータを更新し、そのデータをブ
ロードキャストし、このレスポンスが成功の時バッファ
状態を有効とする。この制御によりバッファの内容を一
致させることが可能となる。

【００１３】また、このバッファ内に自ＩＤに対応する
領域にプロセッサ状態情報を設けることにより、他のプ
ロセッサ状態の分散管理を行うことができる。更には付
加情報を書き込むことにより、他のプロセッサ付加状態
の分散管理をも行うことができる。

【００１４】

【実施例】以下、図面を用いて本発明を詳細に説明す
る。 ＜本発明の第１の実施例＞図２は本発明の第１の実施例
のシステム構成図てある。各コンピュータシステム１０
０〜１０３はコンピュータ通信バス１０４によって接続
される。また各コンピュータ１００〜１０３はデータを
共有するための情報を格納するバッファ１１０〜１１３
を有する。また各バッファ１１０〜１１３に対応し、各
コンピュータのバッファの状態を記憶する状態レジスタ
１２０〜１２３を有する。なお、この状態レジスタはバ
ッファ１１０〜１１３の一部を使用しても良い。

【００１５】この状態レジスタ１２０〜１２３が記憶す
る状態は以下の３つの状態がある。バッファ１１０〜１
１３内に格納されたデータが有効であることを示す有効
状態、データが無効であることを示す無効状態、他から
のデータの書き換えを禁止するロック状態の３状態であ
る。このうちの１つを状態レジスタ１２０〜１２３は記
憶する。

【００１６】コンピュータ１００〜１０３間でこのバッ
ファ１１０〜１１３に記憶するデータを一致させるため
に、バッファ１１０〜１１３に対する操作を指示するコ
マンド（送信コマンド、受信コマンド、無効コマンド、
複写コマンド）を目的に応じ各コンピュータは送信す
る。

【００１７】送信コマンドは自バッファ内のデータを他
のコンピュータに受信させるもので、他コンピュータの
バッファ状態が無効状態のときデータをバッファに受信
し、そのバッファの状態を有効状態とする。またバッフ
ァ状態がロック状態のときはデータの受信を行わず、失
敗レスポンスを返送する。

【００１８】受信コマンドは自バッファ内に他のコンピ
ュータのデータを受信するもので、他のバッファが有効
状態であるコンピュータはバッファ内のデータを送信
し、受信コマンドを発行したコンピュータはこのデータ
を受信する。

【００１９】無効コマンドは、ロック状態でないバッフ
ァの状態を無効状態に変化させるコマンドで、データ内
容の変更に先立ち、他のバッファ内容を無効にしておく
ことによりデータの一致を保証する。すなわち、データ
内容を変更すると、他のバッファとのデータの不一致が
生じるので、この不一致を無くするため、バッファの状
態を無効とするのである。この無効状態とすることによ
って、変更したバッファがロック状態で他は無効状態と
なって一致を保証することができる。

【００２０】図３はコマンドに対する応答、処理、状態
遷移のテーブル図表、図４は応答処理内容説明図であ
る。コンピュータの初期化時には、バッファの状態を無
効状態にしておき、データの更新が必要となった時バッ
ファの状態をロック状態として無効コマンドを発行す
る。これが成功すれば他にバッファ内容の更新を行おう
としているコンピュータがなく、更に他のコンピュータ
が無効コマンドを発行したとしても自バッファ状態をロ
ック状態としているため、無効コマンドの結果は失敗す
る。この時有効なバッファは自コンピュータにあるバッ
ファだけとなりデータの更新が行える。データの更新が
終了したらその内容を送信コマンドにより全コンピュー
タにブロードキャストし、成功した場合はページ状態を
有効状態とし、他のコンピュータによる更新が可能なよ
うにする。

【００２１】また、バッファをロック状態として無効コ
マンドを送信した結果が失敗の時は、一旦バッファを有
効状態としてからリトライすることにより無効コマンド
が失敗することなくデッドロックを回避できる。従っ
て、任意のコンピュータが非同期のタイミングで必要に
応じてデータの更新ができ、任意のコンピュータが故障
しても正常に動作しているコンピュータだけでデータを
一致させることができる。

【００２２】さらに、図３を用いて説明する。尚、図３
は後述する通信を実行するハード回路によってコマンド
に対する処理を行うものを示してある。バッファの状態
が無効でありコマンド発行者が自分であるならば、複写
に対する応答が処理結果が正常であったときに、送信す
るフレームにデータが存在していれば自ノードのバッフ
ァに読み込み、状態を有効とする。そしてコンピュータ
に通知する。図３中の通知における○印はコンピュータ
に対して通知することを表わしている。

【００２３】また、状態が無効状態で他のコンピュータ
から複写コマンドが発行された場合、結果が正常、結果
が失敗、無応答であるときにはフレームにデータが存在
していれば自ノードのバッファに読み込み、フレームの
レスポンスにＡＣＫ指定する。そして状態制御を有効と
する。これもコンピュータに通知する。また、通信障害
である時には処理はせず、状態制御も行わない。複写や
無効においては応答に関係せず、さらに何ら応答もしな
い。

【００２４】バッファ状態がロック状態で、自プロセッ
サより送信コマンドを発送した場合は、送信結果が正
常、送信結果が失敗、通信障害、無応答で処理内容はな
く、状態制御はロックの状態とする。また、無効コマン
ドの時には応答にかかわらず何もせずロックする。

【００２５】他からこの送信コマンドを受信した時には
応答にかかわらず何もせず、複写コマンドを受信した時
には応答にかかわらずフレームのレスポンスにＮＡＫを
指定する。また無効においても同様である。

【００２６】有効状態であるときに無効コマンドを発信
した場合、結果が正常あるいは無応答であった時、処理
せずに状態をロックに変更する。また、結果が失敗であ
ったり通信障害であった時には処理内容は何もせず、有
効状態に変更する。さらには他より送信コマンドが入っ
た場合には応答にかかわらず、フレームのレスポンスに
ＮＡＫを指定する。そしてコンピュータに通知する。ま
た、複写コマンドであった時にはフレームに自ノードの
バッファのデータを挿入し、送信する。さらにフレーム
のレスポンスにＡＣＫを指定する。また、無効コマンド
を受信した時には応答にかかわらずフレームのレスポン
スにＡＣＫを指定し、無効状態とする。

【００２７】図６は本発明の第１の実施例におけるステ
ータスフローチャートである。なお、図中太線が図３に
対応する制御を表わしている。図３における状態の処理
の内容ならびに状態制御はコンピュータの通信制御装置
におけるハードウェア回路によって制御されるものであ
る。

【００２８】これに対しコンピュータが管理し、コマン
ドのレスポンスを受信した時のステートの変更を図５に
示す。コンピュータの初期化時には複写コマンドを発行
し、データ更新時にはバッファをロックして無効コマン
ドを発行する。他の場合には自分のバッファがロック状
態で送信コマンドを受けた時にはレスポンスがＡＣＫさ
らには無応答であるならばバッファ状態を有効に書き換
え、伝送障害であるならば送信コマンドの発行を行う。
また、複写コマンドを無効状態で受けた時には、レスポ
ンスがＡＣＫで更新不要時にはそのまま復帰し、更新必
要時にはバッファをロック後無効コマンドを発行する。
この無効コマンドの発行は他のページを無効にするため
である。また、ＮＡＫであるならばそのまま復帰する。
さらに無応答であるならばバッファをロックし、データ
を更新してバッファを有効状態にする。また、伝送障害
であるならば複写コマンドを発行する。

【００２９】また、無効コマンドをロック状態で受信し
たならば、レスポンスがＡＣＫであるならば、データを
更新して送信コマンドを発行する。また、ＮＡＫである
ならばバッファを受信状態にする。さらに無応答である
ならばデータを更新し送信コマンドを発行し、伝送障害
であるならば無効コマンドを発行する。

【００３０】図５のＡＣＫ，ＮＡＫモート転送障害は送
信コマンドを送った相手からきたものであり、送信、複
写、無効は自分が出したコマンドである。例えば、図７
のコマンド等の送受信説明図で明確なようにデータ更新
を行う時には、バッファをソフトウェアによってすなわ
ち自プロセッサによってロック状態とし、無効コマンド
を発行する。この無効コマンドに対し他のコンピュータ
は有効状態であるならば、ＡＣＫを返送し、他コンピュ
ータは自状態を無効とする。無効を発行したプロセッサ
はこのＡＣＫによりデータを更新し送信コマンドを発行
する。この送信コマンド発行によって変更されたデータ
が他コンピュータで受信され、他装置の回路（ハード）
はＡＣＫを返送しバッファを有効とする。そして、この
ＡＣＫが戻されると自バッファを有効に変更する。この
有効により自コンピュータ並びに他コンピュータのデー
タが一致することとなる。

【００３１】前述した動作をまとめるならば、図４はこ
れらコマンドを受けた時のハード回路の制御や状態遷移
とレスポンスを表わしている。さらに他のコンピュータ
からのレスポンスを受けたコマンドの発信側は図５で示
す制御をプロセッサの処理によって行っている。従っ
て、図４、図５の制御を組み合わせてはじめて各バッフ
ァ内のデータ一致が可能となる。図６においては図５に
おけるステートの変更を細線で表わしている。すなわ
ち、ロック状態において無効並びに有効となる制御はこ
のソフトウェアにおける遷移でなされるものである。

【００３２】すなわち、前述した動作処理を纏めるなら
ば、送信コマンドを受信した際に前記バッファの状態が
無効状態のときはメッセージに含まれるデータを受信
し、状態を有効状態に遷移して成功レスポンスを返送
し、それ以外のときはデータの受信及びデータの状態遷
移を行わず、失敗レスポンスを返送し、複写コマンドを
受信した際に前記バッファの状態が有効状態のときは自
分のデータと、成功レスポンスとを返送し、それ以外の
ときは、失敗レスポンスのみを返送し、無効コマンドを
受信した際に前記バッファの状態がロック状態のとき
は、失敗レスポンスを返送し、それ以外のときは成功レ
スポンスを返送し、自データ状態が無効状態であるとき
は、複写コマンドを発行してバッファに格納されるデー
タを獲得し、バッファ内のデータを更新する場合は、更
新に先立ち、自バッファの状態をロック状態にした後無
効コマンドを発行し、このレスポンスが成功レスポンス
のとき、バッファ内のデータを更新し、そのデータをブ
ロードキャストし、該ブロードキャストに対するレスポ
ンスが成功レスポンスのとき、バッファ状態を有効状態
にする。

【００３３】図８は前述したプロセッサ間の通信におけ
るフレームの構成図である。１つのフレームの先頭にコ
マンドを、その後方にバッファ識別情報を、そしてデー
タ、それに対するレスポンスで１つのフレームを構成と
する。また図９の如くＦＤＤＩ等のランのフレーム構成
ではその図８における前後にＭＡＣヘッダとＭＡＣトレ
イラを設けている。 ＜本発明の第２の実施例＞図１０は、本発明の第２の実
施例のネットワークの構成図である。

【００３４】光ファイバリング２０６を中心に構成され
るネットワーク２０１には、複数のノード２０２（図１
０では、#000、#***、#%%%、などの番号で示されてい
る）が接続される。

【００３５】ノード２０２において、プロセッサバス２
０５には複数のプロセッサ２０４が接続され、プロセッ
サバス２０５はメッセージ通信装置２０３すなわちメッ
セージ通信制御モジュールに収容される。メッセージ通
信装置２０３は、プロセッサバス２０５を介してプロセ
ッサ２０４が送信又は受信するメッセージデータを処理
し、また、光ファイバリング２０６に対して入力又は出
力されるメッセージデータが格納されたフレームを処理
する。このメッセージ通信装置２０３内のバスの構成
が、本発明に最も関連する。

【００３６】次に、図１１は、本発明の実施例における
図１０のノード２０２内のメッセージ通信装置２０３の
構成図である。実メモリ３０７は、メッセージデータを
一時保持する通信バッファとして機能する。

【００３７】制御メモリ３０８は、メッセージの通信に
使用される仮想記憶空間上の各仮想ページアドレス毎
に、その仮想ページアドレスが実メモリ３０７内の実ペ
ージアドレスに割り付けられている場合にはその実ペー
ジアドレスと、その仮想ページアドレスのページ状態
（通信状態）を示すデータを記憶する。

【００３８】プロセッサバスインタフェース３１２は、
図１０のプロセッサバス２０５を収容すると共に外部バ
ス３０１に接続され、図１０のプロセッサ２０４からプ
ロセッサバス２０５を介して入力されるメッセージデー
タ等を、外部バス３０１及びバーチャルメモリコントロ
ーラ３０９を介して実メモリ３０７に出力し、逆に、実
メモリ３０７からバーチャルメモリコントローラ３０９
及び外部バス３０１を介して入力されるメッセージデー
タ等を、プロセッサバス２０５を介してプロセッサ２０
４に出力する。

【００３９】また、プロセッサバスインタフェース３１
２は、外部バス３０１、バス結合部３１１及びＣＰＵバ
ス３０２を介して、ＣＰＵ３１３との間で、通信制御デ
ータの授受を行う。尚、通常はバス結合部３１１は外部
バス３０１とＣＰＵバス３０２を接続しておらず、#0又
は#1のプロセッサバスインタフェース３１２が実メモリ
３０７との間でメッセージデータ等の授受を行うために
外部バス３０１をアクセスする動作と、ＣＰＵ３１３が
実メモリ３０７又は制御メモリ３０８をアクセスするた
めにＣＰＵバス３０２をアクセスする動作は、独立にか
つ並行して行うことができる。この結果、メッセージ通
信装置２０３全体のスループットを向上させている。

【００４０】図１０には明示してないが、図１１では、
プロセッサバス２０５は、１ノードあたり２本設けられ
ている。従って、プロセッサバスインタフェース３１２
も、各プロセッサバス２０５に対応して、#0と#1の２つ
が設けられている。そして、#0のプロセッサバスインタ
フェース３１２は、制御線３１９を用いて、#0と#1の各
プロセッサバスインタフェース３１２が外部バス３０１
をアクセスする場合の競合制御を行う。更に、#0のプロ
セッサバスインタフェース３１２は、制御線３２１、３
２２を介して、後述するＣＰＵバスアービタ３１４及び
Ｉ／Ｏコントローラ３１５との間でバスの使用に関する
制御データを授受しながら、外部バス３０１の競合制御
を行って、必要なときには制御線３２０を介してバス結
合部３１１の開閉制御を行う。

【００４１】ネットワーク制御回路３１０は、フレーム
の送信時には、ＣＰＵ３１３からＣＰＵバス３０２、Ｉ
／Ｏコントローラ３１５、及びネットワーク命令／結果
バス３０３を介して入力される送信命令に基づいて、制
御メモリアクセスバス３０６を介して制御メモリ３０８
をアクセスしながら、実メモリ３０７からバーチャルメ
モリコントローラ３０９及びネットワークデータ送信バ
ス３０５を介して送信されるべきメッセージデータを読
み出し、それを含む送信フレームを構築し、それを光フ
ァイバリング２０６に送出し、その送信結果を、ネット
ワーク命令／結果バス３０３、Ｉ／Ｏコントローラ３１
５、及びＣＰＵバス３０２を介してＣＰＵ３１３に通知
する。

【００４２】また、ネットワーク制御回路３１０は、光
ファイバリング２０６からのフレームの受信時には、制
御メモリアクセスバス３０６を介して制御メモリ３０８
をアクセスしながら、その受信フレームを他のノード２
０２へ中継する。又は、その受信フレーム内のメッセー
ジデータを取り出し、ネットワークデータ受信バス３０
４からバーチャルメモリコントローラ３０９を介して実
メモリ３０７に格納し、その受信結果を、ネットワーク
命令／結果バス３０３、Ｉ／Ｏコントローラ３１５、及
びＣＰＵバス３０２を介してＣＰＵ３１３に通知する。

【００４３】ＣＰＵ３１３は、ＣＰＵバス３０２に接続
され、動作開始時に、ＣＰＵバス３０２に接続されるＥ
ＰＲＯＭ３１６からＣＰＵバス３０２に接続されるプロ
グラムＲＡＭ３１７に書き込まれる制御プログラムに従
って動作する。

【００４４】このＣＰＵ３１３は、ＣＰＵバス３０２、
バス結合部３１１、及び外部バス３０１を介して、プロ
セッサバスインタフェース３１２との間で、通信制御デ
ータの授受を行う。

【００４５】また、ＣＰＵ３１３は、フレームの送信時
には、ＣＰＵバス３０２、Ｉ／Ｏコントローラ３１５、
及びネットワーク命令／結果バス３０３を介して、送信
命令をネットワーク制御回路３１０へ出力し、その後、
ネットワーク制御回路３１０から、ネットワーク命令／
結果バス３０３、Ｉ／Ｏコントローラ３１５、及びＣＰ
Ｕバス３０２を介して、送信結果通知を受け取る。逆
に、ＣＰＵ３１３は、フレームの受信時には、ネットワ
ーク制御回路３１０から、ネットワーク命令／結果バス
３０３、Ｉ／Ｏコントローラ３１５、及びＣＰＵバス３
０２を介して、受信結果通知を受け取る。

【００４６】更に、ＣＰＵ３１３は、ＣＰＵバス３０２
を介して制御メモリ３０８内の各仮想ページアドレスの
ページ状態データ（通信状態を示すデータ）をアクセス
すると共に、ＣＰＵバス３０２及びバーチャルメモリコ
ントローラ３０９を介して制御メモリ３０８内の各仮想
ページアドレスの実ページアドレスデータ及び実メモリ
３０７をアクセスする。

【００４７】Ｉ／Ｏコントローラ３１５は、ＣＰＵバス
３０２に接続され、外部の周辺装置が接続される周辺装
置バス３１８を収容する。また、Ｉ／Ｏコントローラ３
１５は、前述したように、ＣＰＵバス３０２及びネット
ワーク命令／結果バス３０３を介して、ＣＰＵ３１３と
ネットワーク制御回路３１０との間で授受される送信命
令、送信結果通知又は受信結果通知を中継する。

【００４８】更に、Ｉ／Ｏコントローラ３１５は、ＣＰ
Ｕ３１３が外部バス３０１をアクセスするアドレスをＣ
ＰＵバス３０２に対して指定した場合に、制御線３２２
を介して#0のプロセッサバスインタフェース３１２に、
外部バスアクセス要求を出力する。

【００４９】ＣＰＵバスアービタ３１４は、プロセッサ
バスインタフェース３１２から制御線３２１を介してＣ
ＰＵバスアクセス要求（バスグラント要求）を受け取っ
た場合に、ＣＰＵ３１３に対して制御線３２３を介して
バス使用要求（バスグラント要求）を出力し、ＣＰＵ３
１３から制御線３２３を介してバス使用許可（バスグラ
ントアクノリッジ）を受け取り、それに基づいてＣＰＵ
バスアクセス許可（バスグラントアクノリッジ）を制御
線３２１を介して#0のプロセッサバスインタフェース３
１２に返す。

【００５０】バーチャルメモリコントローラ３０９は、
プロセッサバスインタフェース３１２と実メモリ３０７
との間で外部バス３０１を介して授受されるデータ、Ｃ
ＰＵ３１３と実メモリ３０７又は制御メモリ３０８との
間でＣＰＵバス３０２を介して授受されるデータ、ネッ
トワーク制御回路３１０と実メモリ３０７との間でネッ
トワークデータ受信バス３０４又はネットワークデータ
送信バス３０５を介して授受されるデータのスイッチン
グ制御及び競合制御を行う。

【００５１】以上の構成を有する本発明の実施例の動作
について説明する。 ＜プロセッサ間通信の全体動作＞今、図１０及び図１１
において、例えば#000のノード２０２内の１つのプロセ
ッサ２０４から、#***のノード２０２内の他の１つのプ
ロセッサ２０４にメッセージデータを送信する場合の全
体動作について説明する。

【００５２】この場合に、#000のノード２０２内の１つ
のプロセッサ２０４から送信されるメッセージデータ
は、プロセッサバス２０５を介してそのノード内のメッ
セージ通信装置２０３（以下、#000のメッセージ通信装
置２０３と呼ぶ）の実メモリ３０７に転送された後に、
#***のノード２０２内のメッセージ通信装置２０３（以
下、#***のメッセージ通信装置２０３と呼ぶ）の実メモ
リ３０７に送られ、その後、その実メモリ３０７からプ
ロセッサバス２０５を介して宛て先のプロセッサ２０４
に転送される。即ち、各メッセージ通信装置２０３の実
メモリ３０７は、通信バッファとして機能する。 ＜メッセージ通信装置２０３間の通信方式＞ここで、メ
ッセージ通信装置２０３間のメッセージデータの通信に
は、ネットワーク仮想記憶方式という特別な方式が適用
される。

【００５３】まず、図１０のネットワーク２０１全体
で、仮想記憶空間が定義される。この仮想記憶空間は、
複数の仮想ページに分割され、メッセージデータの通信
はこの仮想ページを介して行われる。例えば、仮想記憶
空間は、0000〜FFFFページ（１６進数）までの仮想ペー
ジアドレスに分割される。１つの仮想ページは、メッセ
ージデータの１単位であるパケットを十分に収容可能な
固定長（例えば８キロバイト長）のデータ長を有する。
なお、以下特に言及しないときは、仮想ページアドレス
及び口述する実ページアドレスは、１６進数で表現す
る。

【００５４】次に、この仮想記憶空間の所定ページ数毎
例えば１６ページ毎に、ネットワーク２０１に接続され
る各ノード２０２のメッセージ通信装置２０３が割り当
てられる。例えば、0000〜000Fページには#000番目のノ
ード２０２のメッセージ通信装置２０３が割り当てら
れ、0010〜001Fページには#001番目のノード２０２のメ
ッセージ通信装置２０３が割り当てられ、以下同様にし
て、***0〜***Fページ及び%%%0〜%%%Fページ（３桁の *
及び %はそれぞれ0〜 Fの１６進数のうち任意の数）に
は、それぞれ#***番目及び#%%%番目の各ノード２０２の
メッセージ通信装置２０３が割り当てられる。

【００５５】従って、上述の例では、ネットワーク２０
１には、#000〜#FFFまでの最大で３０９６台のメッセー
ジ通信装置２０３が接続可能である。一方、各メッセー
ジ通信装置２０３内の実メモリ３０７は、それぞれが上
述の仮想ページと同じデータ長を有する複数の実ページ
に分割される。実メモリ３０７のページ容量は、仮想記
憶空間のページ容量よりはるかに小さくてよく、例えば
６４〜２５６ページ程度でよい。

【００５６】次に、各メッセージ通信装置２０３の制御
メモリ３０８にはそれぞれ、図１２に示されるように、
全仮想ページアドレス分の制御データが記憶される。各
仮想ページアドレスの制御データは、図１２に示される
ように、その仮想ページアドレスに対応付けられる自メ
ッセージ通信装置２０３内の実メモリ３０７の実ページ
アドレスデータと、その仮想ページアドレスの通信状態
を示すページ状態データとから構成されている。

【００５７】そして、初期状態として、各ノード２０２
内のメッセージ通信装置２０３の制御メモリ３０８にお
いて、そのノード２０２に割り当てられている仮想ペー
ジアドレスには、ＣＰＵ３１３のネットワーク用受信制
御機能によって、自メッセージ通信装置２０３の実メモ
リ３０７内の任意の空きページに設けられるネットワー
ク用受信バッファの実ページアドレスと、ページ状態と
して受信バッファ割付状態VPが、それぞれ予め書き込ま
れている。なお、ネットワーク用受信制御機能は、ＣＰ
Ｕ３１３がプログラムＲＡＭ３１７に記憶された制御プ
ログラムを実行することにより実現される。

【００５８】例えば、#000のメッセージ通信装置２０３
の制御メモリ３０８において、自メッセージ通信装置２
０３に割り当てられている0000,0001,・・・ ,000Fペー
ジの各仮想ページアドレスには、図１１に示されるよう
に、実メモリ３０７内のs,q,・・・,pの各実ページアド
レスが書き込まれ、受信バッファ割付状態を示すページ
状態VPが書き込まれている。

【００５９】また、#***のメッセージ通信装置２０３の
制御メモリ３０８において、自メッセージ通信装置２０
３に割り当てられている***0,***1,・・・ ,***Fページ
の各仮想ページアドレスには、図１２に示されるよう
に、実メモリ３０７内のv,u,・・・,tの各実ページアド
レスが書き込まれ、受信バッファ割付状態を示すページ
状態VPが書き込まれている。

【００６０】同様に、#%%%のメッセージ通信装置２０３
の制御メモリ３０８において、自メッセージ通信装置２
０３に割り当てられている%%%0,%%%1,・・・ ,%%%Fペー
ジの各仮想ページアドレスには、図１２に示されるよう
に、実メモリ３０７内のy,w,・・・,xの各実ページアド
レスが書き込まれ、受信バッファ割付状態を示すページ
状態VPが書き込まれている。

【００６１】今、後述する転送動作により、例えば#000
のメッセージ通信装置２０３の実メモリ３０７内の、実
ページアドレスがr であるネットワーク用送信バッファ
（後述する）に、#000のノード２０２内の１つのプロセ
ッサ２０４からメッセージデータが転送されているもの
とする。

【００６２】ＣＰＵ３１３のネットワーク用送信制御機
能は、ＣＰＵバス３０２及びバーチャルメモリコントロ
ーラ３０９を介して実メモリ３０７内のネットワーク用
送信バッファに格納されているメッセージデータのヘッ
ダ内の宛て先アドレス部を解析することによって、その
宛て先アドレスに対応するプロセッサ２０４が収容され
るノード２０２に割り当てられている仮想ページアドレ
スのうち、ページ状態がバッファ未割付状態NAとなって
いるものを決定する。図１２の例では、例えば仮想ペー
ジアドレス***2が決定される。なお、ネットワーク用送
信制御機能は、ＣＰＵ３１３がプログラムＲＡＭ３１７
に記憶された制御プログラムを実行することにより実現
される。

【００６３】次に、ＣＰＵ３１３のネットワーク用送信
制御機能は、制御メモリ３０８内の上述の決定した仮想
ページアドレスに、上述のメッセージデータが格納され
ているネットワーク用送信バッファの実ページアドレス
を書き込み、ページ状態を、バッファ未割付状態NAから
送信状態SDに変更する。図１２の例では、例えば仮想ペ
ージアドレス***2に実ページアドレスr と送信状態SDが
設定される。

【００６４】そして、ＣＰＵ３１３のネットワーク用送
信制御機能は、Ｉ／Ｏコントローラ３１５内の送信用Ｆ
ＩＦＯに、ＣＰＵバス３０２を介して、送信命令と共
に、上述の仮想ページアドレスと、上述のメッセージデ
ータの転送長を書き込む。

【００６５】ネットワーク制御回路３１０は、Ｉ／Ｏコ
ントローラ３１５内の送信用ＦＩＦＯから、ネットワー
ク命令／結果バス３０３を介して、上述の送信命令等を
読み出すと、その送信命令に付加されている仮想ページ
アドレスを、制御メモリアクセスバス３０６を介して制
御メモリ３０８に指定し、制御メモリ３０８から上述の
仮想ページアドレスに設定されている実ページアドレス
を読み出してバーチャルメモリコントローラ３０９内の
ＤＭＡ転送用レジスタに設定する。

【００６６】そして、ネットワーク制御回路３１０は、
バーチャルメモリコントローラ３０９に、送信されるべ
きメッセージデータが含まれる実メモリ３０７内の上記
実ページアドレスのページデータを、ネットワークデー
タ送信バス３０５を介してネットワーク制御回路３１０
にＤＭＡ転送させる。

【００６７】ネットワーク制御回路３１０は、上述のペ
ージデータから送信命令に付加されているメッセージデ
ータの転送長に対応する分のメッセージデータを取り出
し、そのメッセージデータと送信命令に付加されている
仮想ページアドレス及びメッセージデータの転送長を含
む送信フレームを生成し、それを光ファイバリング２０
６に送出する。なお、光ファイバリング２０６のフレー
ム伝送方式としては、トークンリングネットワーク方式
が採用され、ネットワーク制御回路３１０は、光ファイ
バリング２０６上を周回するフリートークンを獲得した
場合のみ送信フレームを送出することができる。

【００６８】図１２の例においては、#000のメッセージ
通信装置２０３から、仮想ページアドレス***2と実メモ
リ３０７内の実ページアドレスr に格納されているメッ
セージデータとを含む送信フレームが、光ファイバリン
グ２０６に送出される。

【００６９】上述の送信フレームは、光ファイバリング
２０６に接続されている他のノード２０２（図１０参
照）に順次転送される。各ノード２０２内のメッセージ
通信装置２０３のネットワーク制御回路３１０は、光フ
ァイバリング２０６から上記送信フレームを取り込む
と、その送信フレームに格納されている仮想ページアド
レスに対応するページ状態を制御メモリアクセスバス３
０６を介して制御メモリ３０８から読み出し、そのペー
ジ状態が受信バッファ割付状態VPであるか否か、即ち、
その仮想ページアドレスが自ノード２０２のメッセージ
通信装置２０３に割り当てられているか否か、又はその
ページ状態が送信状態SDであるか否か、即ち、その送信
フレームが自ネットワーク制御回路３１０が送出したも
のであるか否かを判別する。

【００７０】ネットワーク制御回路３１０は、送信フレ
ームに格納されている仮想ページアドレスのページ状態
が受信バッファ割付状態VPであると判別した場合には、
送信フレームに格納されているメッセージデータを、以
下のようにして実メモリ３０７に取り込む。

【００７１】即ち、ネットワーク制御回路３１０は、ま
ず、送信フレームに格納されている仮想ページアドレス
を、制御メモリアクセスバス３０６を介して制御メモリ
３０８に指定し、制御メモリ３０８から上述の仮想ペー
ジアドレスに設定されている実ページアドレスを読み出
してバーチャルメモリコントローラ３０９内のＤＭＡ転
送用レジスタに設定する。そして、ネットワーク制御回
路３１０は、バーチャルメモリコントローラ３０９に、
送信フレームに含まれるメッセージデータを、ネットワ
ークデータ受信バス３０４を介して実メモリ３０７内の
上述の実ページアドレスにＤＭＡ転送させる。

【００７２】その後、ネットワーク制御回路３１０は、
送信フレームに格納されている仮想ページアドレスを、
制御メモリアクセスバス３０６を介して制御メモリ３０
８に指定し、その仮想ページアドレスのページ状態を受
信バッファ割付状態VPから受信完了状態RDに変更する。

【００７３】更に、ネットワーク制御回路３１０は、Ｉ
／Ｏコントローラ３１５内の受信用ＦＩＦＯに、ネット
ワーク命令／結果バス３０３を介して、受信の成否を示
す結果コードと共に、送信フレームから抽出した仮想ペ
ージアドレスとメッセージデータの転送長を書き込む。

【００７４】最後に、ネットワーク制御回路３１０は、
光ファイバリング２０６から受信した上述の送信フレー
ム中の応答領域に受信成功通知を書き込んだ後、その送
信フレームを再び光ファイバリング２０６に送出する。

【００７５】例えば、図１２の例では、#***のメッセー
ジ通信装置２０３のネットワーク制御回路３１０は、#0
00のノード２０２からの送信フレームに格納されている
仮想ページアドレス***2の制御メモリ３０８上のページ
状態が受信バッファ割付状態VPであると判別することに
より、その送信フレームに格納されているメッセージデ
ータを、制御メモリ３０８の仮想ページアドレス***2に
設定されている実ページアドレスu を有する実メモリ３
０７内のネットワーク用受信バッファに取り込んだ後、
制御メモリ３０８の仮想ページアドレス***2のページ状
態を受信バッファ割付状態VPから受信完了状態RDに変更
する。

【００７６】上述の受信結果通知は、ＣＰＵ３１３によ
り、ＣＰＵバス３０２を介して受信される。即ち、ＣＰ
Ｕ３１３のネットワーク用受信制御機能は、ＣＰＵバス
３０２を介してＩ／Ｏコントローラ３１５内の受信用Ｆ
ＩＦＯから上述の受信結果通知を受け取ると、結果コー
ドが受信成功であるならば、受信結果通知の一部である
仮想ページアドレスをＣＰＵバス３０２を介して制御メ
モリ３０８に指定し、そのページ状態と実ページアドレ
スを読み出す。上述のページ状態が受信完了状態RDであ
るならば、ＣＰＵ３１３のネットワーク用受信制御機能
は、まず、ＣＰＵバス３０２及びバーチャルメモリコン
トローラ３０９を介して実メモリ３０７を制御して、上
述の実ページアドレスで指定される実ページをネットワ
ーク用受信バッファから切り離しプロセッサ用送信待ち
バッファキューに接続する。

【００７７】その後、ＣＰＵ３１３のネットワーク用受
信制御機能は、ＣＰＵバス３０２及びバーチャルメモリ
コントローラ３０９を介して実メモリ３０７を制御し
て、任意の空きページをネットワーク用受信バッファに
接続し、更に、上述の受信結果通知の一部である仮想ペ
ージアドレスでＣＰＵバス３０２を介して制御メモリ３
０８をアクセスし、その仮想ページアドレスに、上述の
空きページの実ページアドレスと、ページ状態として受
信バッファ割付状態VPを、それぞれ書き込む。

【００７８】これ以後、実メモリ３０７内のプロセッサ
用送信待ちバッファキューに対する処理は、ＣＰＵ３１
３のネットワーク用受信制御機能から後述するプロセッ
サ用送信制御機能に引き渡される。

【００７９】一方、ネットワーク制御回路３１０は、送
信フレームに格納されている仮想ページアドレスに対応
するページ状態を制御メモリ３０８から読み出した結
果、そのページ状態が受信バッファ割付状態VPでも送信
状態SDでもないと判別した場合には、その送信フレーム
をそのまま光ファイバリング２０６に送出する。

【００８０】例えば、図１２の例では、#%%%のメッセー
ジ通信装置２０３のネットワーク制御回路３１０は、#0
00のノード２０２からの送信フレームに格納されている
仮想ページアドレス***2の制御メモリ３０８上のページ
状態が受信バッファ割付状態VPでも送信状態SDでもない
と判別することにより、その送信フレームをそのまま光
ファイバリング２０６に送出する。

【００８１】上述のようにして光ファイバリング２０６
上を順次転送された送信フレームは、最後に送信元のノ
ード２０２内のメッセージ通信装置２０３のネットワー
ク制御回路３１０に戻る。

【００８２】送信元のネットワーク制御回路３１０は、
送信フレームに格納されている仮想ページアドレスに対
応するページ状態を制御メモリ３０８から読み出した結
果、それが送信状態SDであると判別することによって、
その送信フレームが自ネットワーク制御回路３１０が送
出した送信フレームであることを判別する。

【００８３】この場合に、ネットワーク制御回路３１０
は、受信した送信フレームの応答領域に受信成功通知が
書き込まれていることを確認した後に、制御メモリアク
セスバス３０６を介して、送信フレームに格納されてい
る仮想ページアドレスに対応する制御メモリ３０８のペ
ージ状態を、送信状態SDから送信完了状態SCに変更す
る。

【００８４】そして、ネットワーク制御回路３１０は、
Ｉ／Ｏコントローラ３１５内の受信用ＦＩＦＯに、ネッ
トワーク命令／結果バス３０３を介し、送信の成否を示
す結果コードと共に、送信フレームから抽出した仮想ペ
ージアドレスを書き込む。

【００８５】上述の送信結果通知は、ＣＰＵ３１３によ
り、ＣＰＵバス３０２を介して受信される。即ち、ＣＰ
Ｕ３１３のネットワーク用送信制御機能は、ＣＰＵバス
３０２を介してＩ／Ｏコントローラ３１５内の受信用Ｆ
ＩＦＯから上述の送信結果通知を受け取ると、結果コー
ドが送信成功であるならば、送信結果通知の一部である
仮想ページアドレスをＣＰＵバス３０２を介して制御メ
モリ３０８に指定し、そのページ状態と実ページアドレ
スを読み出す。

【００８６】上述のページ状態が送信完了状態SCである
ならば、ＣＰＵ３１３のネットワーク用送信制御機能
は、まず、ＣＰＵバス３０２及びバーチャルメモリコン
トローラ３０９を介して実メモリ３０７を制御して、上
述の実ページアドレスで指定される実ページをネットワ
ーク用送信バッファから切り離し空きページとする。

【００８７】その後、ＣＰＵ３１３のネットワーク用送
信制御機能は、上述の送信結果通知の一部である仮想ペ
ージアドレスでＣＰＵバス３０２を介して制御メモリ３
０８をアクセスし、その仮想ページアドレスのページ状
態として、バッファ未割付状態NAを書き込む。

【００８８】以上のように、ネットワーク２０１（図１
０参照）上において、１つの仮想記憶空間が定義され、
この空間を構成する固定長のデータ長を有する仮想ペー
ジが各メッセージ通信装置２０３に割り当てられる。そ
して、メッセージ通信装置２０３間のメッセージデータ
の通信は、この仮想ページを使用して行われる。この結
果、通常のパケット通信で行われているブロック化制
御、順序制御が不要となる。

【００８９】また、光ファイバリング２０６上の各ノー
ド２０２内のメッセージ通信装置２０３のネットワーク
制御回路３１０は、送信フレームを受信すると、その送
信フレームに格納されている仮想ページアドレスで制御
メモリ３０８上のページ状態をアクセスすることによっ
て、受信した送信フレームを高速に処理することができ
る。

【００９０】加えて、光ファイバリング２０６上を転送
される送信フレームには応答領域が設けられ、受信側の
ノード２０２内のメッセージ通信装置２０３のネットワ
ーク制御回路３１０は、送信フレームの受信結果を送信
フレームの応答領域に書き込み、それを再び光ファイバ
リング２０６に送出する。従って、この送信フレームが
光ファイバリング２０６上を転送され送信元に戻ってく
るまでに、メッセージデータの送信処理が完了すること
になり、受信側から送信元への応答を別のフレームを用
いて通知する必要がない。この結果、通信プロトコルを
簡略なものにすることができ、高速な応答処理が可能と
なる。

【００９１】更に、メッセージ通信装置２０３間のメッ
セージデータの通信は、メッセージ通信装置２０３内の
ネットワーク制御回路３１０が制御メモリ３０８をアク
セスしながら実メモリ３０７を使用して行い、プロセッ
サ２０４とメッセージ通信装置２０３間のメッセージデ
ータの通信は、後述するように、メッセージ通信装置２
０３内のプロセッサバスインタフェース３１２が、上述
のネットワーク制御回路３１０の動作とは独立して、実
メモリ３０７を使用して行う。更に、実メモリ３０７上
の実ページアドレスに格納されたメッセージデータと仮
想記憶空間上の仮想ページアドレスとの対応付けは、後
述するように、ＣＰＵ３１３がメッセージデータに付加
されたヘッダ内の宛て先アドレスに基づいて行う。従っ
て、プロセッサ２０４とメッセージ通信装置２０３間、
メッセージ通信装置２０３とメッセージ通信装置２０３
間の処理を効率良く高速に実行することが可能となる。
＜送信元におけるプロセッサ２０４からメッセージ通信
装置２０３へのメッセージデータの転送動作＞次に、送
信元のノード２０２（図１２の例では#000のノード２０
２）内の１つのプロセッサ２０４からそのノード内のメ
ッセージ通信装置２０３の実メモリ３０７に、メッセー
ジデータが転送される場合の動作について説明する。

【００９２】まず、ＣＰＵ３１３のプロセッサ用受信制
御機能は、ＣＰＵバス３０２及びバーチャルメモリコン
トローラ３０９を介して実メモリ３０７をアクセスする
ことにより、実メモリ３０７において、プロセッサ用受
信バッファキューに空きバッファキューに接続されてい
る空きバッファを接続する。なお、プロセッサ用受信制
御機能は、ＣＰＵ３１３がプログラムＲＡＭ３１７に記
憶された制御プログラムを実行することにより実現され
る機能である。

【００９３】そして、ＣＰＵ３１３のプロセッサ用受信
制御機能は、ＣＰＵバス３０２、バス結合部３１１、及
び外部バス３０１を介して、例えば#0のプロセッサバス
インタフェース３１２を起動すると共に、そのインタフ
ェース３１２に対して上述のプロセッサ用受信バッファ
キューの先頭アドレスを通知する。

【００９４】プロセッサバスインタフェース３１２は、
プロセッサ２０４からプロセッサバス２０５を介して転
送されてきたメッセージデータを受信し、上記先頭アド
レスを受信開始アドレスとしてバッファアドレスを順次
更新しながら、上述の受信されたメッセージデータを、
外部バス３０１及びバーチャルメモリコントローラ３０
９を介して、実メモリ３０７内のプロセッサ用受信バッ
ファキューに接続された空きバッファに、順次転送す
る。

【００９５】プロセッサバスインタフェース３１２は、
プロセッサ用受信バッファキューに接続される空きバッ
ファがなくなると、自動的に停止し、その旨を外部バス
３０１、バス結合部３１１、及びＣＰＵバス３０２を介
してＣＰＵ３１３に通知する。

【００９６】ＣＰＵ３１３のプロセッサ用受信制御機能
は、まず、ＣＰＵバス３０２及びバーチャルメモリコン
トローラ３０９を介して実メモリ３０７を制御して、上
述の受信済のバッファをプロセッサ用受信バッファキュ
ーから切り離しネットワーク用送信バッファに接続す
る。これ以後、実メモリ３０７内のネットワーク用送信
バッファに対する処理は、ＣＰＵ３１３のプロセッサ用
受信制御機能から前述したネットワーク用送信制御機能
に引き渡され、前述したメッセージ通信装置２０３間の
通信方式に従って、送信元のノード２０２のメッセージ
通信装置２０３（図１２の例では#000のメッセージ通信
装置２０３）内の実メモリ３０７から、宛て先のプロセ
ッサ２０４が収容されるノード２０２のメッセージ通信
装置２０３（図１２の例では#***のメッセージ通信装置
２０３）内の実メモリ３０７への、メッセージデータの
転送動作が実行される。 ＜受信側におけるメッセージ通信装置２０３からプロセ
ッサ２０４へのメッセージデータの転送動作＞次に、受
信側のノード２０２（図１２の例では#***のノード２０
２）内のメッセージ通信装置２０３の実メモリ３０７か
らそのノード２０２内の１つのプロセッサ２０４に、メ
ッセージデータが転送される場合の動作について説明す
る。

【００９７】ネットワーク制御回路３１０が送信フレー
ムの受信に成功すると、前述したように、ＣＰＵ３１３
のネットワーク用受信制御機能が、受信されたメッセー
ジデータを実メモリ３０７内のプロセッサ用送信待ちバ
ッファキューに接続する。

【００９８】これに対して、ＣＰＵ３１３のプロセッサ
用送信制御機能は、ＣＰＵバス３０２、バス結合部３１
１、及び外部バス３０１を介して、例えば#0のプロセッ
サバスインタフェース３１２を起動すると共に、そのイ
ンタフェース３１２に対して上述のプロセッサ用送信待
ちバッファキューの先頭アドレスを通知する。

【００９９】プロセッサバスインタフェース３１２は、
上記先頭アドレスを送信開始アドレスとしてバッファア
ドレスを順次更新しながら、外部バス３０１及びバーチ
ャルメモリコントローラ３０９を介して、実メモリ３０
７内のプロセッサ用送信待ちバッファキューに接続され
たバッファに格納されているメッセージデータを順次読
み出して、そのメッセージデータのヘッダ内の宛て先ア
ドレス部を解析しながら、そのメッセージデータをプロ
セッサバス２０５を介して宛て先のプロセッサ２０４に
転送する。

【０１００】前述したネットワークにおいて、仮想記憶
空間の各コンピュータ内対応したバッファは第１の実施
例における方法により一致される。図１３はＮＥＴ−Ｖ
ＭＳとバッファとの関係説明図である。コンピュータ#1
〜#nには前述した如く、仮想記憶空間が割り当てられて
いる。各コンピュータは目的の仮想記憶空間にデータを
格納して前述した各種コマンドを用いた転送で、各仮想
記憶空間のデータを一致させる。

【０１０１】図１４はメッセージ通信装置内のステータ
ス制御部の第１の構成図である。例えばこの第１の構成
においては、データは図１５に示すコンピュータＩＤの
状態情報や図１６に示すコンピュータＩＤの負荷情報で
ある。プロセッサ４００のバスにデータバッファ４０１
と受信用コマンドバッファ４０２、バッファ状態レジス
タ４０３、送信用コマンドバッファ４０４が接続され、
プロセッサによってデータの読出／書込、並びにコマン
ドの読出／書込、更にはバッファ状態の読出／書込を行
う。

【０１０２】プロセッサ４００はコマンドのフレームを
送信する時にスイッチ４０５をコマンド側に切り換え、
メモリアクセス制御部４０８に接続する。ステートマシ
ン４０６からレスポンスレジスタ４０７に他のコンピュ
ータからのコマンドに対するレスポンスすなわち応答が
格納され、その応答を送信するときスイッチ４０５をレ
スポンス側に切り換えメディアアクセス制御部４０８を
介し送信する。なお、メディアアクセス制御部４０８は
レシーバ４０９、ドライバ４１０に接続しており、例え
ば図１９に示すブロードキャストネットワークの接続が
なされている。尚、図１９は４台のメッセージ通信を装
置がノードＮ１〜Ｎ４に接続されたシステムである。

【０１０３】図１９に接続されるノード内にはコンピュ
ータは１台でもまた多数接続されていても良い。コマン
ドバッファ４０２にはレシーバ４０９からのコマンドが
メディア制御部４０８を介して入力する。ステートマシ
ン４０６例えばＲＯＭやランダムロジックよりなり、コ
マンドバッファ４０２内のコマンドとバッファ状態から
次の状態を出力する。なお、このとき同時にレスポンス
をも出力する。

【０１０４】このステートマシン４０６は前述した図４
の状態とコマンドに対応した状態遷移並びに処理内容を
出力、さらにはレスポンスをも出力する。また、プロセ
ッサ４００は各状態やコマンドの事象の発生によってバ
ッファ状態４０３をバスを介して書き換えるのである。
ステートマシン４０６のステート出力はバッファ状態レ
ジスタ４０３に入力しており、プロセッサからの変更指
示がない時には、ステートマシン４０６より出力される
状態を記憶する。また、メディア制御部４０８、データ
バッファ４０１、コマンドバッファ４０２、スイッチＳ
Ｗ４０５は他のバスに接続ており、このバスを介して受
信したコマンドがコマンドバッファに入力し、さらにデ
ータ４０１がスイッチを介してメディアアクセス制御部
４０８に加わってフレーム内のデータとなる。

【０１０５】同一ネットワーク上に同一ＩＤのコンピュ
ータが存在することは一般的には許されない。しかし同
一ＩＤのコンピュータが複数あればＩＤに対応する領域
が他のコンピュータに書き換えられるので、この領域と
以前この領域に書き込んだ値が異なれば他に同一コンピ
ュータが存在することになる。

【０１０６】図１７はメッセージ通信装置のステータス
制御部の第２の構成図である。なお、図１４に示した構
成と同一部分は同一番号を付して説明を省略する。プロ
セッサ４００のバスにタイマ４１１と比較回路４１２並
びに保持したタイマ値バッファ４１３を接続している。
データバッファ４０１の一部の領域には各コンピュータ
ＩＤに対応したタイマ値を図１８に示す如く記憶してお
り、さらに保持したタイマ値バッファ４１３に自ＩＤに
対応するタイマ値を書き込む。例えばタイマ４０１にお
ける特定時間単位等でバッファ状態が有効なとき自ＩＤ
に対応する領域に書き込まれた内容が以前書き込んであ
ったものかを時間を比較回路４１２によって比較する。
すなわちテストする。この比較により、コンピュータネ
ットワークに接続されたコンピュータＩＤの重複チェッ
クを行うことができる。なぜならば、自ＩＤを書き換え
るものは自分でしかなく、データバッファ４０１のタイ
マ値と保持したタイマ値とが異なるということは他のコ
ンピュータが同じＩＤとなっているからである。

【０１０７】図２０はメッセージ通信装置のステータス
制御部第３の構成図、図２１はデータバッファ４０１に
格納される各コンピュータＩＤに対するＭＡＣアドレス
である。先に図１８においてはタイマによってコンピュ
ータＩＤの重複チェックを行っているが、図２０はＦＤ
ＤＩネットをブロードキャストネットワークにおけるコ
ンピュータＩＤに対応したＭＡＣアドレスを図２１の如
くデータバッファに格納し、自ＩＤのＭＡＣアドレスを
ＭＡＣ値バッファ４１４に格納し、比較回路４１２によ
って特定時間単位で比較することにより、同様にＩＤの
重複チェックを行うことができる。また、ＭＡＣアドレ
スレジスタは自アクセス制御部４０８とプロセッサ４０
０のバスに接続している。このＭＡＣアドレスレジスタ
４２２には自コンピュータＩＤのＭＡＣアドレスが格納
されており、メディアをアクセスする際ＭＡＣアドレス
のフレームを付加し、また受信した場合にはそのレスポ
ンスに対応した確認を行う。

【０１０８】図２２はメッセージ通信装置のステート制
御部の第４の構成図である。データバッファの４０１に
はコンピュータＩＤに対応してＭＡＣアドレスが格納さ
れている。さらに図１７と同様にタイマ値を記憶し、自
ＩＤの保持したタイマ値と比較回路４１２で比較してい
る。そして、この他に、隣接コンピュータのＭＡＣアド
レスをＦＤＤＩのＳＴＭフレームから求め、このＭＡＣ
アドレスから状態情報を検索することにより隣接コンピ
ュータのＩＤすなわち隣接コンピュータのＭＡＣアドレ
スを図２３に示す如く保持し、隣接コンピュータのＭＡ
Ｃアドレスが以前と異なった時に、状態情報からコンピ
ュータＩＤのＭＡＣアドレスを消去する。これにより隣
接コンピュータあるいは伝送路の障害を検出することが
できる。そして、この時に隣接コンピュータのＭＡＣア
ドレスを格納するのが４１５のＭＡＣアドレスバッファ
であり、これらの比較は比較回路４１２になされる。

【０１０９】図２４はメッセージ通信装置の出力制御部
の第５の構成図である。データバッファ４０１はＭＡＣ
アドレスとＩＰアドレスをも対応して図２５の如く記憶
している。なお、ＭＡＣアドレスとは伝送路のインタフ
ェースのアドレスであり、ＩＰアドレスとはコンピュー
タを識別するアドレスである。インターナルプロトコル
（ＩＰ）においては、ユニックス等で広く復旧している
プロトコルであり、ネットワーク層とトランスポート層
に対応している。パケットを種々転送する時ＩＰアドレ
スをユーザが定義しこれらの状態によって送出する。こ
の場合、データバッファがＭＡＣアドレスとＩＰアドレ
スをも対応して記憶する他は図１７の構成と同様であ
る。 ＜本発明の第３の実施例＞図２６は第３の実施例の状態
説明図である。第３の実施例においては定期的に全ての
状態情報を無効状態とし、何らかの原因により通信不可
能となったコンピュータを他のコンピュータが監視する
ことなく検出する。初期化時には複写コマンドを発行
し、データ更新時にはバッファをロックし無効コマンド
を発行する。また、タイマを起動し無効コマンドを発行
し自状態を無効にする。

【０１１０】尚、それ以外のものに関するソフトウェア
の応答は第１の実施例と全く同じである。この無効コマ
ンドをタイマによって発行することにより、全てのデー
タが無効となり再度例えば状態等を求めるときには複写
等のコマンドによってコピーするものである。これによ
り障害等が発生した場合にはコピーがなされなくなり、
それによって異常等を検出することができる。また、異
常でデータの不一致によるハングアップ等を防止でき
る。

【０１１１】

【発明の効果】以上述べたように本発明によれば、マス
タコンピュータを決めることなしに複数コンピュータ間
でのデータ一致が可能となり、システムの信頼性を高め
るとともに分散システムにおけるシステムを構築に寄与
することが大である。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の第１の実施例のシステム構成図であ
る。

【図３】コマンドに対応する応答処理、状態遷移のテー
ブル図表である。

【図４】応答処理内容説明図である。

【図５】コマンドのレスポンスを受信したときのステー
トを説明する図である。

【図６】本発明の第１の実施例におけるステータスフロ
ーチャートである。

【図７図】コマンド等の送受信説明図である。

【図８】フレーム構成図である。

【図９】ＬＤＤＩ等のＬＡＮのフレーム構成図である。

【図１０】本発明の第２の実施例のネットワークの構成
図である。

【図１１】本発明の第２の実施例におけるメッセージ通
信装置の構成図である。

【図１２】メッセージ通信の説明図である。

【図１３】ＮＥＴ−ＶＭＳとの関係説明図である。

【図１４】メッセージ通信装置内のステータス制御部の
第１の構成図である。

【図１５】データ構成図である。

【図１６】データ構成図である。

【図１７】メッセージ通信装置のステータス制御部の第
２の構成図である。

【図１８】データ構成図である。

【図１９】ブロードキャストネットワークの構成図であ
る。

【図２０】メッセージ通信装置のステータス制御部の第
３の構成図である。

【図２１】データ構成図である。

【図２２】メッセージ通信装置のステータス制御部の第
４の構成図である。

【図２３】データ構成図である。

【図２４】メッセージ通信装置のステータス制御部の第
５の構成図である。

【図２５】データ構成図である。

【図２６】コマンドレスポンスを受信したときのステー
トを説明する図である。

【符号の説明】

１ バッファ ２ 送受信手段 ３ 一致制御手段

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数のコンピュータ間の情報の送信と、
   複数のコンピュータに同一の情報の送信を行うメッセー
   ジ通信手段により、ノードが結合したマルチプロセッサ
   システムにおいて、 データを記憶するバッファと、 前記プロセッサ内のバッファ（１）の状態を制御するコ
   マンドを送受する送受信手段（２）と、 前記状態を前記コマンドの送受で制御して前記複数のコ
   ンピュータに対応する前記バッファ（１）内のデータを
   一致させる一致制御手段（３）とよりなることを特徴と
   するコンピュータ間のデータ一致装置。
2. 【請求項２】 前記送受信手段（２）はバッファの状態
   を制御するコマンドをブロードキャストし、 前記一致制御手段（３）は、 前記バッファが記憶するデータが、無効であることを表
   わす無効状態、有効であることを表わす有効状態、固定
   されていることを表わすロック状態に分類されて、どの
   状態であるかを記憶する状態保持手段と、 送信コマンドを受信した際に前記バッファの状態が無効
   状態のときはメッセージに含まれるデータを受信し、状
   態を有効状態に遷移して成功レスポンスを返送し、それ
   以外のときはデータの受信及びデータの状態遷移を行わ
   ず、失敗レスポンスを返送し、 複写コマンドを受信した際に前記バッファの状態が有効
   状態のときは自分のデータと、成功レスポンスとを返送
   し、それ以外のときは、失敗レスポンスのみを返送し、 無効コマンドを受信した際に前記バッファの状態がロッ
   ク状態のときは、失敗レスポンスを返送し、それ以外の
   ときは成功レスポンスを返送し、 自データ状態が無効状態であるときは、複写コマンドを
   発行してバッファに格納されるデータを獲得し、 バッファ内のデータを更新する場合は、更新に先立ち、
   自バッファの状態をロック状態にした後無効コマンドを
   発行し、このレスポンスが成功レスポンスのとき、バッ
   ファ内のデータを更新し、そのデータをブロードキャス
   トし、該ブロードキャストに対するレスポンスが成功レ
   スポンスのとき、バッファ状態を有効状態にする制御手
   段を有することを特徴とする請求項１記載のコンピュー
   タ間のデータ一致装置。
3. 【請求項３】 前記バッファのデータはコンピュータＩ
   Ｄ毎のプロセッサ状態情報であり、 各コンピュータは自ＩＤに対する領域にプロセッサ状態
   情報を書き込み、他のプロセッサ状態の分散管理を行う
   ことを特徴とする請求項２記載のコンピュータ間のデー
   タ一致装置。
4. 【請求項４】 バッファ内のデータはコンピュータＩＤ
   毎の負荷情報であり、 各コンピュータは自ＩＤに対応する領域に負荷情報を書
   き込み、他のプロセッサ負荷状態の分散管理を行うこと
   を特徴とする請求項２記載のコンピュータ間のデータ一
   致装置。
5. 【請求項５】 自ＩＤに関係するバッファに対応して、
   タイマ値を記憶するタイマ値記憶手段と、 非同期のタイミングで、バッファ状態が有効状態のと
   き、自ＩＤに対応する領域に書き込まれた内容が以前書
   き込んだものかをテストするテスト手段とを更に設け、 ネットワークに接続されたコンピュータＩＤの重複チェ
   ックを行うことを特徴とするマルチプロセッサ。
6. 【請求項６】 前記マルチプロセッサシステムにおける
   通信はＦＤＤＩにおける通信であることを特徴とする請
   求項１，２，３，４又は５記載のコンピュータ間のデー
   タ一致装置。
7. 【請求項７】 前記ＦＤＤＩにおける通信で自分のＭＡ
   Ｃアドレスを送出することを特徴とする請求項６記載の
   コンピュータ間のデータ一致装置。
8. 【請求項８】 定期的に全ての状態情報を無効とし、通
   信不可能となったコンピュータを検出する無効選定手段
   を更に設けたことを特徴とする請求項３記載のコンピュ
   ータ間のデータ一致装置。
9. 【請求項９】 ＦＤＤＩのＳＭＴフレームから隣接する
   コンピュータのＭＡＣアドレスを調べ、このＭＡＣアド
   レスから状態情報を検索することにより隣接コンピュー
   タのＩＤを保持し、隣接コンピュータのＭＡＣアドレス
   が以前と異なったときに状態情報から回答するコンピュ
   ータＩＤのＭＡＣアドレスを消去することにより隣接コ
   ンピュータ、あるいは伝送路の障害を検出する検出手段
   を更に設けたことを特徴とする請求項６記載のコンピュ
   ータ間のデータ一致装置。
10. 【請求項１０】 前記バッファはＩＰアドレスとＭＡＣ
    アドレスのペアを複数格納することを特徴とする請求項
    ２記載のコンピュータ間のデータ一致装置。