JPH0374744A - 非応答確認インターフェイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理システムにおけるチャネル装置と入
出力制御装置間のインターフェイスに間し、特に非応答
確認インターフェイスに関する。

〔従来の技術〕

従来、この種の非応答確認インターフェイスにおいては
、入出力制御装置はチャネル装置へ送出した要求タグの
応答を待たずに次の要求タグを送出するため、応答異常
の検出については応答信号の数と応答時間を監視するこ
とによって行われていた。また、監視機構が応答異常を
検出しても、チャネル装置と入出力制御装置との間に非
応答確認の終結手段を持っていないため、経験的にチャ
ネル装置の動作が安定になると推定される所定の時間を
経過した後に転送動作の終結を行っていた。

〔発明が解決しようとする課題〕

上述した従来の非応答確認インターフェイスにおいては
、入出力制御装置が応答信号の異常検出時にチャネル装
置の動作安定を推定し、所定の時間を経過した後にデー
タの転送動作の終結を行うため、転送動作のタイミング
が不明確となり、装置運用時間のロスが大きく、且つ、
確実な動作が保証できないという欠点がある。

〔課題を解決するための手段〕 本発明は、データ処理システムにおけるチャネル装置と
入出力制御装置間で前記チャネル装置より前記入出力制
御装置へデータ転送を行うと共にタグ線により前記デー
タ転送の応答確認を行・う非応答確認インターフェイス
において、前記チャネル装置は前記入出力制御装置より
データ転送情報を受取る第１のタグ線の信号が所定の時
間継続したことを検出する第１の信号継続検出手段と、
前記入出力制御装置がらの前記第１のタグ線の信号を確
認して前記入出力制御装置に対し第２のタグ線より応答
信号を送出する第１の応答確認タグ発生手段とを備え、
前記入出力制御装置は前記チャネル装置から送出された
第２のタグ線の応答信号が所定の時間継続したことを検
出する第２の信号継続検出手段と、前記チャネル装置に
対する応答確認のための確認信号を発生する第２の応答
確認タグ発生手段及び非応答確認タグ発生手段と、前記
第２のタグ線の応答信号より応答異常を検出をする応答
異常検出手段と、前記応答異常検出手段による検出結果
に基づいて前記第２の応答確認タグ発生手段若しくは前
記非応答確認タグ発生手段の発生する前記確認信号を切
替える切替指示回路と、前記切替指示回路により作動し
前記第１のタグ線の信号へ確認信号を送出するアンド・
オア回路部とを備え、前記入出力制御装置で前記チャネ
ル装置の非応答確認動作を第２のタグ線により応答異常
を検出したとき、前記入出力制御装置が前記チャネル装
置の異常の生じたデータ転送動作を終結させることを特
徴とする。

〔実施例〕

次に図面を参照して本発明を説明する。

第１図は本発明の非応答確認インターフェイスの一実施
例を示すブロック図である。第１図において入出力制御
装置１とチャネル装置２との間に入力タグ線１０１と出
力タグ線１０２及び出力データ１０３が接続されている
。なお、実際の非応答確認インターフェイスにおいては
、他の信号線も設けられなければならないが、本発明の
本質が損われないため省略されている。

第２図は本発明の非応答確認インターフェイスを用いた
入出力制御装置１の一実施例を示すブロック図である。

第２図において信号継続検出回路１１の出力は出力線１
１０にて応答確認タグ発生回路１２と、出力線１１７に
てマイクロプロセッサ１８にそれぞれ入力として接続さ
れている。応答確認タグ発生回路１２の出力は出力線Ｉ
ｌｌにてアンド・オア回路１５の入力として接続され、
アンド・オア回路１５の出力は入力タグ線１０１として
インターフェイスに出力されると共に応答異常検出回路
１７の入力として接続されている。応答異常検出回路１
７の出力は出力線１１５にてマイクロプロセッサ１８及
び応答・非応答切替指示回路１６の入力として接続され
ている。応答・非応答切替指示回１ｌＩ８１６の出力は
出力線１１４に接続され、非応答確認タグ発生回路１３
の出力は出力線１１２でそれぞれアンド・オア回路１５
の入力として接続されている。出力データ１０３はチャ
ネル装置２の出力データとしてデータレジスタ１４の入
力として接続され、データ線１１３より下位装置へ出力
される。インターフェイスの出力タグ線１０２　　はそ
れぞれ信号継続検出回路１１と応答確認タグ発生回路１
２と応答異常検出回路１７の入力及びデータレジスタ１
４のクロック入力として接続されている。マイクロプロ
セッサ１８の出力は出力線１１６により応答確認タグ発
生回路１２と非応答確認タグ発生回路１３及び応答・非
応答切替指示回路１６の入力としてそれぞれ接続されて
いる。

第３図は本発明の非応答確認インターフェイスを用いた
チャネル装置２の一実施例を示すブロック図である。第
３図において信号継続検出回路２１の出力は出力線１２
＋にて応答確認タグ発生回路２２と出力線＋２６にてマ
イクロプロセッサ２５の入力としてそれぞれ接続されて
いる。マイクロプロセッサ２５の出力は出力線１２５に
より応答確認タグ発生回路２２とタグ発生回路２３の入
力としてそれぞれ接続されている。応答確認タグ発生回
路２２の出力は出力線１２２　　によりタグ発生回路２
３の入力として接続されている。タグ発生回路２３の出
力は出力タグ線１０２としてインターフェイスに送出さ
れると共にもう一つの出力線１２３によりデータレジス
タ２４のクロック入力として接続されている。インター
フェイスの入力タグ線１０１は信号継続検出回路２１と
タグ発生回路２３の入力としてそれぞれ接続されている
。データレジスタ２４の入力はチャネル装Ｗ２内部より
接続されるデータ線１２４より入力し、出力として出力
データ１０３によりインターフェイスへ送出され、入出
力制御装置１のデータレジスタ１４の入力となる。

第４図は第２図及び第３図にそれぞれ示す入出力制御装
置１及びチャネル装置２の動作を説明するタイムチャー
トである。なお、同図の左側に付された符号は第２図及
び第３図に示す信号線の符号にそれぞれ対応するもので
ある。まず初期状態である時間ｔｌにおいて、入出力制
御装置１のマイクロプロセッサ１８が出力線１１６の指
示により応答・非応答切替指示回路１６の出力線１１４
の出力を°Ｌ′°とし、アンド・オア回ｆｉ［１１５で
は出力線１１２が選択されている。時間ｔ２において非
応答確認タグ発生回路１３より出力線１１２がセットさ
れて°Ｈ”′となり、時間ｔ３でリセットされて“Ｌ　
”となる。この信号はアンド・オア回路１５を通して入
力タグ線１０１へ出力される。同様に時間ｔ４．ｔ５．
ｔ６及びｔ７についても入力タグ線１０１へ出力される
。なお、本実施例の場合には時間ｔ２からｔ７までセッ
ト・リセットを３回繰り返している。一方、入力タグ線
１０１に送出された信号はチャネル装置２のタグ発生口
ｎ２３を駆動し時間ｔ７とｔ♂の中間で信号を発生し出
力線１２３へ出力し、データレジスタ２４はチャネル装
置２の内部に貯えていたデータをデータ線１２４より入
力し、その出力は出力データ１０３より送出される。

また、出力データ１０３の送出後、タグ発生回路２３は
出力タグ線１０２を時間ｔ８で゛°Ｈパとし、時間ｔ９
で“Ｌ　１１とする。チャネル装置２は先に行った３回
の応答要求に対して１回の応答を行うが、若し３回目で
応答が行えなかったと仮定すると、入出力制御装置１の
応答異常検出回路１７は入力タグ線１０１及び出力タグ
線１０２の応答を監視し、時間ｔｌＯで異常を検出する
。出力線１１５が応答・非応答切替指示回路１６を作動
させ出力線１１４の出力を時間ｔｌｌでｌ　Ｈｌ′とし
、アンド・オア回路１５は応答確認タグ発生回路１２を
選択するよう作動する。マイクロプロセッサ１８は応答
確認タグ発生回路１２を作動して１時間ｔ１２で出力線
１１１を″“Ｈ”にし、アンド・オア回路１５を通じて
入力タグ線１０１を“Ｈ１１にする。一方チャネル装置
２は前述のように応答ができない状態になっているので
、時間ｔｌ３まで何の変化も起らずに動作が進むと、チ
ャネル装置２の信号継続検出回路２１の出力線１２１が
°“ＨＩＩとなり、応答確認タグ発生回路２２の出力線
１２２がタグ発生回路２３を作動し、出力タグ線１０２
を“Ｈ”にする。このとき入出力制御装置１は時間ｔｌ
ｏから確認応答の動作をしているため、入力タグ線１０
１は“Ｈ″のままである。次に時間ｔｌ４において入出
力制御装置１の信号継続検出回路１１が作動して出力線
１１０をＨ”にし、時間ｔｌ５で“Ｌ　１１にする。そ
して時間ｔｌ５で応答確認タグ発生回路１２の出力線１
１１を°Ｌ′°にする。出力線ｌｌｌが“Ｌ　１１にな
ると、出力線１１１はアンド・オア回路１５を選択して
いるので入力タグ線１０１が“Ｌ　１１となる。入力タ
グ線ｌＯ１はチャネル装置２の信号継続検出回路２１の
出力線１２１をＬ　１１とし、応答確認タグ発生回路２
２の出力線１２２がタグ発生回路２３を作動させ出力タ
グ線１０２は“Ｌ　ＩＩとなり、更に入出力制御装置１
の応答異常検出回路１７がＬ　ＩＩとなって応答確認の
一連の動作は終了する。

〔発明の効果〕

以上説明したように、本発明の非応答確認インターフェ
イスによれば、入出力制御装置１とチャネル装置２との
応答信号の異常の検出を非応答の確認から応答確認に代
えて終結動作を行うことにより、転送動作のタイミング
も明確になり時間のロスも無く、且つ確実な動作が保証
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の非応答確認インターフェイスの一実施
例を示すブロック図、第２図は本発明の非応答確認イン
ターフェイスを用いた入出力制御装置１の一実施例を示
すブロック図、第３図は本発明の非応答確認インターフ
ェイスを用いたチャネル装置２の一実施例を示すブロッ
ク図、第４図は第２図及び第３図にそれぞれ示す入出力
制御装置１及びチャネル装置２の動作を説明するタイム
チャートである。 １・・・入出力制御装置、２・・・チャネル装置、１１
゜２１・・・信号継続検出回路、１２．２２・・・応答
確認タグ発生回路、１３・・・非応答確認タグ発生回路
、１４．２４・・データレジスタ、１５・・・アンド・
オア回路、１６・・・応答・非応答切替指示回路、１７
・・・応答異常検出回路、１８．２５・・・マイクロプ
ロセッサ、２３・・・タグ発生回路、ｌｏｔ・・・入力
タグ線、１０２・・・出力タグ線、１０３・・・出力デ
ータ、１１０，１１１，１１２，１１４，１１５．１１
６１１？、１２１，１２２，１２３，１２５，１２６・
・・出力線、１１３，１２４・・・データ線。

Claims (1)

【特許請求の範囲】
1. 　データ処理システムにおけるチャネル装置と入出力制
   御装置間で前記チャネル装置より前記入出力制御装置へ
   データ転送を行うと共にタグ線により前記データ転送の
   応答確認を行う非応答確認インターフェイスにおいて、
   前記チャネル装置は前記入出力制御装置よりデータ転送
   情報を受取る第１のタグ線の信号が所定の時間継続した
   ことを検出する第１の信号継続検出手段と、前記入出力
   制御装置からの前記第１のタグ線の信号を確認して前記
   入出力制御装置に対し第２のタグ線より応答信号を送出
   する第１の応答確認タグ発生手段とを備え、前記入出力
   制御装置は前記チャネル装置から送出された第２のタグ
   線の応答信号が所定の時間継続したことを検出する第２
   の信号継続検出手段と、前記チャネル装置に対する応答
   確認のための確認信号を発生する第２の応答確認タグ発
   生手段及び非応答確認タグ発生手段と、前記第２のタグ
   線の応答信号より応答異常を検出をする応答異常検出手
   段と、前記応答異常検出手段による検出結果に基づいて
   前記第２の応答確認タグ発生手段若しくは前記非応答確
   認タグ発生手段の発生する前記確認信号を切替える切替
   指示回路と、前記切替指示回路により作動し前記第１の
   タグ線の信号へ確認信号を送出するアンド・オア回路部
   とを備え、前記入出力制御装置で前記チャネル装置の非
   応答確認動作を第２のタグ線により応答異常を検出した
   とき、前記入出力制御装置が前記チャネル装置の異常の
   生じたデータ転送動作を終結させることを特徴とする非
   応答確認インターフェイス。