JPH0374533B2 - - Google Patents
Info
- Publication number
- JPH0374533B2 JPH0374533B2 JP57157086A JP15708682A JPH0374533B2 JP H0374533 B2 JPH0374533 B2 JP H0374533B2 JP 57157086 A JP57157086 A JP 57157086A JP 15708682 A JP15708682 A JP 15708682A JP H0374533 B2 JPH0374533 B2 JP H0374533B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- circuit
- discriminator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 206010067482 No adverse event Diseases 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
Landscapes
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
本発明は自動周波数制御信号発生回路に関し、
特にテレビ受像機におけるAFT（Automatic
Fine Tuning）又はAFC（Automatic Frequency
Control）回路における制御信号発生回路に関す
るものである。
特にテレビ受像機におけるAFT（Automatic
Fine Tuning）又はAFC（Automatic Frequency
Control）回路における制御信号発生回路に関す
るものである。
AFT回路を含むテレビ受像機の概略ブロツク
図が第１図に示されており、RF（高周波）信号は
混合器１において局部発振器２からの局発信号と
混合されてIF（中間周波）信号に変換される。こ
のIF信号はIFアンプ３にて増幅されAM検波器４
に入力される。このAM検波出力が映像信号出力
となる。IFアンプ３の出力はまた、周波数弁別
器５に入力されIF信号周波数に応じたレベルの
電圧が得られるようになつている。この弁別出力
を平滑化するために積分器６が設けられており、
積分出力が次段のレベルコンパレータ７へ入力さ
れる。
図が第１図に示されており、RF（高周波）信号は
混合器１において局部発振器２からの局発信号と
混合されてIF（中間周波）信号に変換される。こ
のIF信号はIFアンプ３にて増幅されAM検波器４
に入力される。このAM検波出力が映像信号出力
となる。IFアンプ３の出力はまた、周波数弁別
器５に入力されIF信号周波数に応じたレベルの
電圧が得られるようになつている。この弁別出力
を平滑化するために積分器６が設けられており、
積分出力が次段のレベルコンパレータ７へ入力さ
れる。
このレベルコンパレータ７は２つのレベル比較
器７１，７２とからなるいわゆるウインドコンパ
レータ構成であつて、比較器７１の正相入力及び
比較器７２の逆相入力には共に積分器６の出力が
印加され、比較器７１の逆相入力及び比較器７２
の正相入力には、抵抗R1〜R3からなる分圧回路
の出力が基準電圧として夫々印加されている。比
較器７１の出力が高レベルのときいわゆるUP信
号となり、このUP信号により制御器８が局部発
振器２の局発周波数を上昇せしめるように動作す
る。一方、比較器７２の出力が高レベルのときに
はいわゆるDOWN信号となり、このDOWN信号
により制御器８が局発周波数を下降せしめるよう
に動作する。すなわち、UP信号及びDOWN信号
は、制御器８に局発信号の周波数を上昇又は下降
せしめる指令信号となる。そして、両比較器７
１，７２の出力が共に低レベルの時には、局発周
波数は何等変化せず現状を維持することになる。
器７１，７２とからなるいわゆるウインドコンパ
レータ構成であつて、比較器７１の正相入力及び
比較器７２の逆相入力には共に積分器６の出力が
印加され、比較器７１の逆相入力及び比較器７２
の正相入力には、抵抗R1〜R3からなる分圧回路
の出力が基準電圧として夫々印加されている。比
較器７１の出力が高レベルのときいわゆるUP信
号となり、このUP信号により制御器８が局部発
振器２の局発周波数を上昇せしめるように動作す
る。一方、比較器７２の出力が高レベルのときに
はいわゆるDOWN信号となり、このDOWN信号
により制御器８が局発周波数を下降せしめるよう
に動作する。すなわち、UP信号及びDOWN信号
は、制御器８に局発信号の周波数を上昇又は下降
せしめる指令信号となる。そして、両比較器７
１，７２の出力が共に低レベルの時には、局発周
波数は何等変化せず現状を維持することになる。
第２図は第１図に示したAFT回路の特性を示
す図であり、実線９が周波数弁別器５における入
力周波数対弁別出力との関係を示しいわゆるＳカ
ーブ特性を呈する。尚、foはIF信号の規定周波数
である。このＳカーブ曲線９とウインドコンパレ
ータ７の上下基準レベル（UPレベル及びPOWN
レベルとして示している）との交点間の周波数幅
が許容可能な正規AFT幅である。これ以外の周
波数域では、ウインドコンパレータ７からUP及
びDOWN信号が出力されて上記AFT幅内になる
ように局発周波数が制御され、結果的にIF信号
周波数が自動的に調整されるのである。
す図であり、実線９が周波数弁別器５における入
力周波数対弁別出力との関係を示しいわゆるＳカ
ーブ特性を呈する。尚、foはIF信号の規定周波数
である。このＳカーブ曲線９とウインドコンパレ
ータ７の上下基準レベル（UPレベル及びPOWN
レベルとして示している）との交点間の周波数幅
が許容可能な正規AFT幅である。これ以外の周
波数域では、ウインドコンパレータ７からUP及
びDOWN信号が出力されて上記AFT幅内になる
ように局発周波数が制御され、結果的にIF信号
周波数が自動的に調整されるのである。
周波数弁別器５の入力であるIF信号は、特に
図示しないがリミツタにより振幅変動成分が除さ
れるようにはなつているが、一般に映像信号の変
調度は大きくよつて周波数弁別器５に入力される
IF信号は映像信号によりAM変調を受けているこ
とになる。従つて、周波数弁別器５の出力には映
像信号に対応したリツプル成分が含有されてお
り、このリツプル成分はＳカーブ特性の中心近傍
では比較的小であるが、中心からずれるに従つて
大となる傾向にある。また、映像信号の変調輝度
レベルによつてもこのリツプル成分は大きく変化
する性質がある。そこで、このリツプル成分を除
去するために積分器６が設けられ、周波数弁別出
力を平均化しているのである。この積分器６によ
る平均化のために、周波数弁別器５のＳカーブの
傾斜が第２図の一点鎖線に示す如く小となり、そ
の結果弁別感度がより低下するという欠点を招来
している。
図示しないがリミツタにより振幅変動成分が除さ
れるようにはなつているが、一般に映像信号の変
調度は大きくよつて周波数弁別器５に入力される
IF信号は映像信号によりAM変調を受けているこ
とになる。従つて、周波数弁別器５の出力には映
像信号に対応したリツプル成分が含有されてお
り、このリツプル成分はＳカーブ特性の中心近傍
では比較的小であるが、中心からずれるに従つて
大となる傾向にある。また、映像信号の変調輝度
レベルによつてもこのリツプル成分は大きく変化
する性質がある。そこで、このリツプル成分を除
去するために積分器６が設けられ、周波数弁別出
力を平均化しているのである。この積分器６によ
る平均化のために、周波数弁別器５のＳカーブの
傾斜が第２図の一点鎖線に示す如く小となり、そ
の結果弁別感度がより低下するという欠点を招来
している。
本発明は上記のような従来のものの欠点を除去
するためになされたもので、周波数弁別出力のリ
ツプル成分によつて検出感度が低下することのな
いようにした自動周波数制御信号発生回路を提供
することを目的としている。
するためになされたもので、周波数弁別出力のリ
ツプル成分によつて検出感度が低下することのな
いようにした自動周波数制御信号発生回路を提供
することを目的としている。
本発明による受信機の自動周波数制御信号発生
回路は、IF信号周波数弁別出力をレベル比較し、
この比較出力をピークホールド回路によつて略ピ
ークホールドし、このホールド出力により中間周
波信号の周波数を制御するための指令信号を発生
するよう構成したことを特徴としている。
回路は、IF信号周波数弁別出力をレベル比較し、
この比較出力をピークホールド回路によつて略ピ
ークホールドし、このホールド出力により中間周
波信号の周波数を制御するための指令信号を発生
するよう構成したことを特徴としている。
以下に、本発明を図面を用いて説明する。
第３図は本発明の実施例を示す回路図であり、
第１図と同等部分は同一符号により示されてい
る。IF信号周波数弁別器５の出力は、本例では
直接ウインドコンパレータ７へ入力されている。
このウインドコンパレータ７は、レベル比較器７
１と７２とからなり、弁別器５の出力(A)が比較器
７１の逆相入力へまた比較器７２の正相入力へ
夫々導入されている。そして、抵抗R1〜R3から
なる分圧回路の分圧出力が基準電圧として、比較
器７１の正相入力へまた比較器７２の逆相入力へ
夫々印加されている。
第１図と同等部分は同一符号により示されてい
る。IF信号周波数弁別器５の出力は、本例では
直接ウインドコンパレータ７へ入力されている。
このウインドコンパレータ７は、レベル比較器７
１と７２とからなり、弁別器５の出力(A)が比較器
７１の逆相入力へまた比較器７２の正相入力へ
夫々導入されている。そして、抵抗R1〜R3から
なる分圧回路の分圧出力が基準電圧として、比較
器７１の正相入力へまた比較器７２の逆相入力へ
夫々印加されている。
レベル比較器７１の出力(B)はピークホールド回
路１０へ印加されており、このホールド回路１０
はコンデンサC1と抵抗R4とからなる時定数回路
構成となつている。レベル比較器７２の出力もま
た、コンデンサC2と抵抗R5とからなる時定数回
路構成のピークホールド回路１１へ印加されてい
る。比較器回路１０の出力(C)及びピークホールド
回路１１の出力は夫々オープンコレクタ形式のイ
ンバータ１２及び１３の入力とされている。イン
バータ１２はPNPトランジスタＱとそのベース
バイアス抵抗R6とからなり、そのベースにピー
クホールド出力(C)が供給され、そのオープンコレ
クタからUP信号が出力される。また、インバー
タ１３はPNPトランジスタQ2とそのベースバイ
アス抵抗R7とからなり、そのベースにピークホ
ールド回路１１の出力が印加され、そのオープン
コレクタからDOWN信号が出力される。これら
UP信号、DOWN信号が高レベルであれば制御器
８の作用により局発周波数が上昇、下降して規定
周波数となるように動作することは第１図の回路
と同様である。
路１０へ印加されており、このホールド回路１０
はコンデンサC1と抵抗R4とからなる時定数回路
構成となつている。レベル比較器７２の出力もま
た、コンデンサC2と抵抗R5とからなる時定数回
路構成のピークホールド回路１１へ印加されてい
る。比較器回路１０の出力(C)及びピークホールド
回路１１の出力は夫々オープンコレクタ形式のイ
ンバータ１２及び１３の入力とされている。イン
バータ１２はPNPトランジスタＱとそのベース
バイアス抵抗R6とからなり、そのベースにピー
クホールド出力(C)が供給され、そのオープンコレ
クタからUP信号が出力される。また、インバー
タ１３はPNPトランジスタQ2とそのベースバイ
アス抵抗R7とからなり、そのベースにピークホ
ールド回路１１の出力が印加され、そのオープン
コレクタからDOWN信号が出力される。これら
UP信号、DOWN信号が高レベルであれば制御器
８の作用により局発周波数が上昇、下降して規定
周波数となるように動作することは第１図の回路
と同様である。
第４図Ａ〜Ｄは第３図の回路の各部信号(A)〜(D)
の波形を夫々対応して示したものである。いま周
波数弁別器５の出力が、図Ａの曲線１４で示すよ
うに映像信号の波形に対応したリツプル成分を含
有して得られているものとする。尚、図Ａ中セン
タレベルは、第２図に示すようにIF信号周波数
がfoの場合の弁別器５の出力レベルであり、UP
レベルはウインドコンパレータ７の上側基準レベ
ルである。この場合、第１図の従来例の回路で
は、弁別器５の出力を積分器６により平均化して
いるためにウインドコンパレータ７への入力レベ
ルは、図Ａの点線で示すようにUPレベルよりも
低いレベルとなつている。その結果ウインドコン
パレータ７からはUP信号は何ら出力されず（当
然DOWN信号もない）、IF信号周波数が規定値を
越えているにもかかわらず、第１図の回路システ
ムでは許容範囲にあると看做して何等自動制御は
行わないことになり、結局第２図の一点鎖線で示
すＳカーブ特性と等価になつて感度低下を招来す
るのである。
の波形を夫々対応して示したものである。いま周
波数弁別器５の出力が、図Ａの曲線１４で示すよ
うに映像信号の波形に対応したリツプル成分を含
有して得られているものとする。尚、図Ａ中セン
タレベルは、第２図に示すようにIF信号周波数
がfoの場合の弁別器５の出力レベルであり、UP
レベルはウインドコンパレータ７の上側基準レベ
ルである。この場合、第１図の従来例の回路で
は、弁別器５の出力を積分器６により平均化して
いるためにウインドコンパレータ７への入力レベ
ルは、図Ａの点線で示すようにUPレベルよりも
低いレベルとなつている。その結果ウインドコン
パレータ７からはUP信号は何ら出力されず（当
然DOWN信号もない）、IF信号周波数が規定値を
越えているにもかかわらず、第１図の回路システ
ムでは許容範囲にあると看做して何等自動制御は
行わないことになり、結局第２図の一点鎖線で示
すＳカーブ特性と等価になつて感度低下を招来す
るのである。
しかしながら、第３図の本発明の回路では、周
波数弁別器５の出力(A)をそのままウインドコンパ
レータ７へ入力しているから、比較器７１の出力
は図Ｂに示すようになる。ここで、ピークホール
ド回路１０の充電時定数を弁別出力(A)に含まれる
リツプル成分の周期すなわち水平同期信号周期よ
りも十分大に選定しておけば、比較出力(B)の低レ
ベルピークが略ホールドされて図Ｃに示す如きホ
ールド波形となる。このホールド波形は低レベな
ピークをホールドした波形であるから、次段のイ
ンバータの閾値レベルVTよりも低いレベルに維
持されよつてトランジスタQ1はオン状態にある。
従つて、インバータ出力は(D)に示すように高レベ
ルを維持してUP信号となるのである。このUP信
号によりIF信号周波数が許容可能な正規のIF周
波数範囲（AFT幅）内に自動的に引き込まれる。
DOWN信号の発生についても全く同様となるこ
とは明らかである。
波数弁別器５の出力(A)をそのままウインドコンパ
レータ７へ入力しているから、比較器７１の出力
は図Ｂに示すようになる。ここで、ピークホール
ド回路１０の充電時定数を弁別出力(A)に含まれる
リツプル成分の周期すなわち水平同期信号周期よ
りも十分大に選定しておけば、比較出力(B)の低レ
ベルピークが略ホールドされて図Ｃに示す如きホ
ールド波形となる。このホールド波形は低レベな
ピークをホールドした波形であるから、次段のイ
ンバータの閾値レベルVTよりも低いレベルに維
持されよつてトランジスタQ1はオン状態にある。
従つて、インバータ出力は(D)に示すように高レベ
ルを維持してUP信号となるのである。このUP信
号によりIF信号周波数が許容可能な正規のIF周
波数範囲（AFT幅）内に自動的に引き込まれる。
DOWN信号の発生についても全く同様となるこ
とは明らかである。
尚、弁別器５とウインドコンパレータ７との間
にリツプル成分を平均化してしまわない程度の積
分器を挿入して高域ノイズを除去するようにして
もよいことは勿論である。また、第３図の回路例
はこれに限定されることなく種々の改変が可能で
ある。
にリツプル成分を平均化してしまわない程度の積
分器を挿入して高域ノイズを除去するようにして
もよいことは勿論である。また、第３図の回路例
はこれに限定されることなく種々の改変が可能で
ある。
叙上の如く本発明によれば極めて簡単な構成で
AFTの検出感度を高く維持することができるの
で、周波数弁別器出力に含有されるリツプル成分
が残存しても何等悪影響は生じない利点がある。
AFTの検出感度を高く維持することができるの
で、周波数弁別器出力に含有されるリツプル成分
が残存しても何等悪影響は生じない利点がある。
第１図は従来のAFT回路のブロツク図、第２
図は第１図の回路の特性図、第３図は本発明の実
施例の回路図、第４図は第３図の回路の各部動作
波形図である。 主要部分の符号の説明 １……混合器、２……
局部発信器、５……周波数弁別器、７……ウイン
ドコンパレータ、１０，１１……ピークホールド
回路、１２，１３……インバータ。
図は第１図の回路の特性図、第３図は本発明の実
施例の回路図、第４図は第３図の回路の各部動作
波形図である。 主要部分の符号の説明 １……混合器、２……
局部発信器、５……周波数弁別器、７……ウイン
ドコンパレータ、１０，１１……ピークホールド
回路、１２，１３……インバータ。
Claims (1)
- 【特許請求の範囲】 １ 受信する高周波テレビ信号及び局部発振器か
らの局発信号を混合して中間周波信号を生成する
混合器と、前記中間周波信号の周波数を弁別する
周波数弁別器と、前記局発信号の周波数を制御す
る制御器とを有し、前記周波数弁別器の出力に応
じて前記制御器に前記局発信号の周波数を上昇又
は下降せしめる指令信号を与えるテレビ受像機の
自動周波数制御信号発生回路であつて、 前記周波数弁別器の出力を所定基準レベルと比
較するレベル比較器と、前記レベル比較器の出力
を略ピークホールドするピークホールド手段とを
設け、このピークホールド出力を用いて前記指令
信号を発生するようにしたことを特徴とする自動
周波数制御信号発生回路。 ２ 前記ピークホールド手段は、前記周波数弁別
器の出力に含まれるリツプル成分の周期よりも大
なる時定数を有する時定数回路からなることを特
徴とする特許請求の範囲第１項記載の自動周波数
制御信号発生回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157086A JPS5945712A (ja) | 1982-09-09 | 1982-09-09 | 自動周波数制御信号発生回路 |
| KR1019830003102A KR870000754B1 (ko) | 1982-09-09 | 1983-07-07 | 자동주파수 제어신호 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157086A JPS5945712A (ja) | 1982-09-09 | 1982-09-09 | 自動周波数制御信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5945712A JPS5945712A (ja) | 1984-03-14 |
| JPH0374533B2 true JPH0374533B2 (ja) | 1991-11-27 |
Family
ID=15641935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57157086A Granted JPS5945712A (ja) | 1982-09-09 | 1982-09-09 | 自動周波数制御信号発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5945712A (ja) |
| KR (1) | KR870000754B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105713B2 (ja) * | 1986-03-26 | 1995-11-13 | 株式会社日立製作所 | 半導体集積回路装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910025A (ja) * | 1982-07-07 | 1984-01-19 | Fujitsu Ltd | 自動周波数制御方式 |
-
1982
- 1982-09-09 JP JP57157086A patent/JPS5945712A/ja active Granted
-
1983
- 1983-07-07 KR KR1019830003102A patent/KR870000754B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5910025A (ja) * | 1982-07-07 | 1984-01-19 | Fujitsu Ltd | 自動周波数制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5945712A (ja) | 1984-03-14 |
| KR840006107A (ko) | 1984-11-21 |
| KR870000754B1 (ko) | 1987-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960001760B1 (ko) | 비디오 디스플레이 편향 장치 | |
| US4117406A (en) | Muting arrangement for am synchronous detector using a pll circuit | |
| US4637066A (en) | Noise blanking signal generator for AM radio | |
| US8189117B2 (en) | Receiver for amplitude-modulated signals | |
| JPH0374533B2 (ja) | ||
| EP0302290B1 (en) | Automatic frequency control system | |
| JPS6412406B2 (ja) | ||
| EP0579236A1 (en) | Keyed pulse sensor circuit | |
| US4633518A (en) | AGC voltage generator with automatic rate switching | |
| US4796102A (en) | Automatic frequency control system | |
| JP3818694B2 (ja) | テレビジョン信号の受信回路 | |
| JPH0475686B2 (ja) | ||
| JP2720440B2 (ja) | 自動周波数調整装置 | |
| JPH0342807B2 (ja) | ||
| JPS6323715B2 (ja) | ||
| US4380825A (en) | Automatic sweep digital tuning circuit | |
| JP2754540B2 (ja) | パルスカウント型検波装置 | |
| JPH0131756B2 (ja) | ||
| JPS6329851B2 (ja) | ||
| JPS5916465B2 (ja) | 水平発振周波数自動制御回路 | |
| JPS5936030Y2 (ja) | 掃引受信機 | |
| JP2000184230A (ja) | 水平同期回路 | |
| JPH0349472Y2 (ja) | ||
| JPH0654849B2 (ja) | Ｐｌｌ同期検波回路 | |
| JPS6052621B2 (ja) | 水平発振周波数自動制御回路 |