JPS6412406B2 - - Google Patents
Info
- Publication number
- JPS6412406B2 JPS6412406B2 JP56122497A JP12249781A JPS6412406B2 JP S6412406 B2 JPS6412406 B2 JP S6412406B2 JP 56122497 A JP56122497 A JP 56122497A JP 12249781 A JP12249781 A JP 12249781A JP S6412406 B2 JPS6412406 B2 JP S6412406B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- voltage
- afc
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 101150088150 VTH2 gene Proteins 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビ受信機に使用される選局装置に
関し、特にPLL周波数シンセサイザー方式を用
いた選局装置に関するものである。
関し、特にPLL周波数シンセサイザー方式を用
いた選局装置に関するものである。
一般に、PLL周波数シンセサイザー方式を用
いた選局装置では、固定分周器あるいは可変分周
器により定められた分周比にしたがつて局部発振
周波数が決定される。このため、希望チヤンネル
周波数が正規の周波数よりずれている場合、たと
えばCATV等のオフセツト信号を受信する場合、
あるいはVTRやビデオゲームをテレビ受信機に
接続する場合は、この周波数ずれのため鮮明な映
像が得られないという欠点がある。このため、こ
のような方式においては、自動的にその周波数ず
れを補正することができる自動微調機能を備えた
選局装置が考案されている。
いた選局装置では、固定分周器あるいは可変分周
器により定められた分周比にしたがつて局部発振
周波数が決定される。このため、希望チヤンネル
周波数が正規の周波数よりずれている場合、たと
えばCATV等のオフセツト信号を受信する場合、
あるいはVTRやビデオゲームをテレビ受信機に
接続する場合は、この周波数ずれのため鮮明な映
像が得られないという欠点がある。このため、こ
のような方式においては、自動的にその周波数ず
れを補正することができる自動微調機能を備えた
選局装置が考案されている。
しかしながら、従来の方式では、PLLのルー
プゲインがチヤンネルにより変動した場合にルー
プゲインが低下するチヤンネルでは、ダイピング
係数が低下して応答特性が劣化する。このため、
このようなチヤンネルにおいて自動微調機能を働
かせると、引込動作が不安定になり、正規受信周
波数付近で振動が継続することがあり、安定に受
信できないという欠点があつた。
プゲインがチヤンネルにより変動した場合にルー
プゲインが低下するチヤンネルでは、ダイピング
係数が低下して応答特性が劣化する。このため、
このようなチヤンネルにおいて自動微調機能を働
かせると、引込動作が不安定になり、正規受信周
波数付近で振動が継続することがあり、安定に受
信できないという欠点があつた。
本発明の目的は、上記した従来技術の問題点を
なくし、自動微調機能を安定に働かせることので
きる選局装置を提供するにある。
なくし、自動微調機能を安定に働かせることので
きる選局装置を提供するにある。
本発明は、希望チヤンネルを受信した時、受信
チヤンネル周波数が定められた分周比にしたがつ
て決定された周波数からずれている場合、AFC
回路の出力電圧を第１および第２のスレツシユホ
ールド電圧により検出し、AFC出力電圧が第１
および第２のスレツシユホールド電圧の間になる
ように可変分周器の分周比を変化させるようにし
た選局装置において、この可変分周器の分周比を
変化させる場合に可変分周器の分周比をある一定
時間遅れて変化せしめ、分周比の変化を停止させ
る時には時間遅れがないように停止させることに
より、正規周波数に引込む場合にAFC電圧が第
１および第２のスレツシユホールド電圧の電圧差
以上に変動した場合でもすみやかに安定して
AFC出力電圧が第１および第２のスレツシユホ
ールド電圧の間になるようにした点に特徴があ
る。
チヤンネル周波数が定められた分周比にしたがつ
て決定された周波数からずれている場合、AFC
回路の出力電圧を第１および第２のスレツシユホ
ールド電圧により検出し、AFC出力電圧が第１
および第２のスレツシユホールド電圧の間になる
ように可変分周器の分周比を変化させるようにし
た選局装置において、この可変分周器の分周比を
変化させる場合に可変分周器の分周比をある一定
時間遅れて変化せしめ、分周比の変化を停止させ
る時には時間遅れがないように停止させることに
より、正規周波数に引込む場合にAFC電圧が第
１および第２のスレツシユホールド電圧の電圧差
以上に変動した場合でもすみやかに安定して
AFC出力電圧が第１および第２のスレツシユホ
ールド電圧の間になるようにした点に特徴があ
る。
以下、第１図に示した実施例により、本発明を
具体的に説明する。
具体的に説明する。
第１図において、１は選局用キーボード、２は
例えば２桁のチヤンネル表示装置、３はコントロ
ーラ、４はチユーナのバンド切替を制御するバン
ド制御回路、５はVHF／UHFチユーナ、６は
AFC回路、７はチユーナ５の局部発振出力を分
周する固定分周器、８は固定分周器７により分周
された局部発振出力をさらに分周し、制御論理回
路３からの出力により分周比をかえることのでき
る可変分周器、９は固定分周器７および可変分周
器８で分周された周波数と基準周波数とを比較
し、この周波数が同じになるように誤差電圧を出
力する位相比較器、１０は位相比較器９の誤差電
圧から直流成分を取り出す低域フイルタ、１１は
基準発振器１２の出力を分周する固定分周器、１
３はAFC回路６より出力されたAFC電圧を第１
および第２のスレツシユホールド電圧により比較
し、検出信号を出力するAFC判定回路である。
例えば２桁のチヤンネル表示装置、３はコントロ
ーラ、４はチユーナのバンド切替を制御するバン
ド制御回路、５はVHF／UHFチユーナ、６は
AFC回路、７はチユーナ５の局部発振出力を分
周する固定分周器、８は固定分周器７により分周
された局部発振出力をさらに分周し、制御論理回
路３からの出力により分周比をかえることのでき
る可変分周器、９は固定分周器７および可変分周
器８で分周された周波数と基準周波数とを比較
し、この周波数が同じになるように誤差電圧を出
力する位相比較器、１０は位相比較器９の誤差電
圧から直流成分を取り出す低域フイルタ、１１は
基準発振器１２の出力を分周する固定分周器、１
３はAFC回路６より出力されたAFC電圧を第１
および第２のスレツシユホールド電圧により比較
し、検出信号を出力するAFC判定回路である。
第２図は第１図に示されているAFC判定回路
１３およびコントローラ３の具体例である。コン
トローラ３はキーデコーダ３ａ、メモリ制御回路
３ｂ、メモリ３ｃ、微調制御回路３ｄおよびアツ
プダウンカウンタ３ｅからなる。AFC判定回路
１３はAFC Ｈレベル判定回路１３ａ、AFC Ｌ
レベル判定回路１３ｂおよび遅延回路１３ｅから
なる。
１３およびコントローラ３の具体例である。コン
トローラ３はキーデコーダ３ａ、メモリ制御回路
３ｂ、メモリ３ｃ、微調制御回路３ｄおよびアツ
プダウンカウンタ３ｅからなる。AFC判定回路
１３はAFC Ｈレベル判定回路１３ａ、AFC Ｌ
レベル判定回路１３ｂおよび遅延回路１３ｅから
なる。
次に第２図の回路の動作を説明する。選局用キ
ーボード１よりあるチヤンネル番号を入力する
と、そのチヤンネル番号はデコーダ３ａでデコー
ドされ、メモリ制御回路３ｂに入力される。メモ
リ制御回路３ｂはメモリ３ｃから上記のチヤンネ
ル番号に対応するデータを読み出し、そのデータ
をアツプダウンカウンタ３ｅに送る。アツプダウ
ンカウンタ３ｅでは上記のデータに基づいて、カ
ウント値の初期設定が行なわれる。アツプダウン
カウンタ３ｅのカウント値は可変分周器８へ送ら
れ、このカウント値によつて可変分周器８の分周
比が決められる。
ーボード１よりあるチヤンネル番号を入力する
と、そのチヤンネル番号はデコーダ３ａでデコー
ドされ、メモリ制御回路３ｂに入力される。メモ
リ制御回路３ｂはメモリ３ｃから上記のチヤンネ
ル番号に対応するデータを読み出し、そのデータ
をアツプダウンカウンタ３ｅに送る。アツプダウ
ンカウンタ３ｅでは上記のデータに基づいて、カ
ウント値の初期設定が行なわれる。アツプダウン
カウンタ３ｅのカウント値は可変分周器８へ送ら
れ、このカウント値によつて可変分周器８の分周
比が決められる。
一方、AFC回路６のAFC出力電圧ｆは第１の
スレツシユホールド電圧をもつAFC Ｈレベル判
定回路１３ａ、第２のスレツシユホールド電圧を
もつAFC Ｌレベル判定回路１３ｂに送られる。
そしてAFC出力電圧ｆが第１のスレツシユホー
ルド電圧以上になつたときには、AFC Ｈレベル
判定回路１３ａからＨレベルの電圧が出力され、
一方、第２のスレツシユホールド電圧以下になつ
たときには、AFC Ｌレベル判定回路１３ｂから
Ｈレベルの電圧が出力される。また、AFC Ｈレ
ベル判定回路１３ａの出力には遅延回路１３ｃが
接続されている。この遅延回路１３ｃはAFC Ｈ
レベル判定回路１３ａの出力信号がＬ→Ｈレベル
に変化するときにはこの出力信号をある一定時間
遅延させ、一方、AFC Ｈレベル判定回路１３ａ
の出力がＨ→Ｌレベルに変化するときは遅延しな
いような働きをする回路である。
スレツシユホールド電圧をもつAFC Ｈレベル判
定回路１３ａ、第２のスレツシユホールド電圧を
もつAFC Ｌレベル判定回路１３ｂに送られる。
そしてAFC出力電圧ｆが第１のスレツシユホー
ルド電圧以上になつたときには、AFC Ｈレベル
判定回路１３ａからＨレベルの電圧が出力され、
一方、第２のスレツシユホールド電圧以下になつ
たときには、AFC Ｌレベル判定回路１３ｂから
Ｈレベルの電圧が出力される。また、AFC Ｈレ
ベル判定回路１３ａの出力には遅延回路１３ｃが
接続されている。この遅延回路１３ｃはAFC Ｈ
レベル判定回路１３ａの出力信号がＬ→Ｈレベル
に変化するときにはこの出力信号をある一定時間
遅延させ、一方、AFC Ｈレベル判定回路１３ａ
の出力がＨ→Ｌレベルに変化するときは遅延しな
いような働きをする回路である。
さて、遅延回路１３ｃの出力ｄがＨレベルの時
には、微調制御回路３ｄはアツプダウンカウンタ
３ｅがアツプカウントするようにアツプダウンカ
ウンタ３ｅに信号を送る。また、AFC Ｌレベル
判定回路１３ｂの出力ｅがＨレベルの時には、微
調制御回路３ｄはアツプダウンカウンタ３ｅがダ
ウンカウントするようにアツプダウンカウンタ３
ｅに信号を送る。AFC Ｈレベル判定回路１３ａ
およびAFC Ｌレベル判定回路１３ｂの出力が共
にＬレベルの時は、アツプダウンカウンタはカウ
ントを停止し、カウント値を保持する。
には、微調制御回路３ｄはアツプダウンカウンタ
３ｅがアツプカウントするようにアツプダウンカ
ウンタ３ｅに信号を送る。また、AFC Ｌレベル
判定回路１３ｂの出力ｅがＨレベルの時には、微
調制御回路３ｄはアツプダウンカウンタ３ｅがダ
ウンカウントするようにアツプダウンカウンタ３
ｅに信号を送る。AFC Ｈレベル判定回路１３ａ
およびAFC Ｌレベル判定回路１３ｂの出力が共
にＬレベルの時は、アツプダウンカウンタはカウ
ントを停止し、カウント値を保持する。
第３図は第２図に示されているAFC Ｈレベル
判定回路１３ａ、AFC Ｌレベル判定回路１３ｂ
および遅延回路１３ｃの一具体例である。AFC
Ｈレベル判定回路１３ａは第１のスレツシユホー
ルド電圧決定用バイアス抵抗１４，１５および比
較器１６からなり、またAFC Ｌレベル判定回路
１３ｂは第２のスレツシユホールド電圧決定用バ
イアス抵抗１７，１８および比較器１９からな
る。また遅延回路１３ｃは、コンデンサ２３、コ
ンデンサ２３の充放電時定数を決定する抵抗２
０，２１、コンデンサ２３の放電時定数を充電時
定数より短かくするためのダイオード２２および
バツフア２４からなる。
判定回路１３ａ、AFC Ｌレベル判定回路１３ｂ
および遅延回路１３ｃの一具体例である。AFC
Ｈレベル判定回路１３ａは第１のスレツシユホー
ルド電圧決定用バイアス抵抗１４，１５および比
較器１６からなり、またAFC Ｌレベル判定回路
１３ｂは第２のスレツシユホールド電圧決定用バ
イアス抵抗１７，１８および比較器１９からな
る。また遅延回路１３ｃは、コンデンサ２３、コ
ンデンサ２３の充放電時定数を決定する抵抗２
０，２１、コンデンサ２３の放電時定数を充電時
定数より短かくするためのダイオード２２および
バツフア２４からなる。
このような回路において、AFC電圧ｆが第１
のスレツシユホールド電圧以上になると、比較器
１６の出力はＬ→Ｈレベルに変り、抵抗２０，２
１およびコンデンサ２３により定まる時定数によ
り、コンデンサ２３の両端の電圧は上昇する。そ
して、その両端電圧がバツフア２４のスレツシユ
ホールド電圧以上になつたとき、バツフア２４の
出力ｄはＬ→Ｈとなる。すなわち、バツフア２４
の出力ｄは前記時定数により定まる時間だけ比較
器１６の出力変化より遅れる。一方、AFC電圧
ｆが第１のスレツシユホールド電圧以下になつた
時には、抵抗２０およびコンデンサ２３により定
まる時定数により、コンデンサ２３の両端の電圧
は下降する。この時、抵抗２０を十分小さく選べ
ばバツフア２４の出力の変化と比較器１６の出力
の変化はほぼ一致する。
のスレツシユホールド電圧以上になると、比較器
１６の出力はＬ→Ｈレベルに変り、抵抗２０，２
１およびコンデンサ２３により定まる時定数によ
り、コンデンサ２３の両端の電圧は上昇する。そ
して、その両端電圧がバツフア２４のスレツシユ
ホールド電圧以上になつたとき、バツフア２４の
出力ｄはＬ→Ｈとなる。すなわち、バツフア２４
の出力ｄは前記時定数により定まる時間だけ比較
器１６の出力変化より遅れる。一方、AFC電圧
ｆが第１のスレツシユホールド電圧以下になつた
時には、抵抗２０およびコンデンサ２３により定
まる時定数により、コンデンサ２３の両端の電圧
は下降する。この時、抵抗２０を十分小さく選べ
ばバツフア２４の出力の変化と比較器１６の出力
の変化はほぼ一致する。
また、AFC電圧ｆが第２のスレツシユホール
ド電圧以下になつたとき、比較器１９の出力ｅは
Ｌ→Ｈとなり、第２のスレツシユホールド電圧以
上になつたときＨ→Ｌとなる。
ド電圧以下になつたとき、比較器１９の出力ｅは
Ｌ→Ｈとなり、第２のスレツシユホールド電圧以
上になつたときＨ→Ｌとなる。
次に、第１図に基づいて本発明の一実施例の動
作を説明する。選局用キーボード１よりあるチヤ
ンネル番号を入力すると、そのチヤンネルに相当
するデータが第２図で説明した動作をへてコント
ローラ３から可変分周器８に入力される。これに
よつて可変分周器８に選局されたチヤンネルに相
当する分周比が設定される。次に固定分周器７、
可変分周器８、位相比較器９および低域フイルタ
１０からなる位相同期ループによるフイードバツ
クにより、チユーナ５の局部発振周波数は希望チ
ヤンネルに相当する周波数に設定される。
作を説明する。選局用キーボード１よりあるチヤ
ンネル番号を入力すると、そのチヤンネルに相当
するデータが第２図で説明した動作をへてコント
ローラ３から可変分周器８に入力される。これに
よつて可変分周器８に選局されたチヤンネルに相
当する分周比が設定される。次に固定分周器７、
可変分周器８、位相比較器９および低域フイルタ
１０からなる位相同期ループによるフイードバツ
クにより、チユーナ５の局部発振周波数は希望チ
ヤンネルに相当する周波数に設定される。
次にこのように設定された正規周波数に対して
受信チヤンネルの周波数がずれている場合につい
て説明する。一般にAFC回路６の周波数に対す
る出力電圧特性は第４図ａに示すように逆Ｓ字形
になつている。第４図において、横方向にはIF
周波数が、また縦方向には出力電圧がとられてい
る。
受信チヤンネルの周波数がずれている場合につい
て説明する。一般にAFC回路６の周波数に対す
る出力電圧特性は第４図ａに示すように逆Ｓ字形
になつている。第４図において、横方向にはIF
周波数が、また縦方向には出力電圧がとられてい
る。
今、受信チヤンネルのIF映像搬送周波数f2が正
規周波数f1に対して高目側にずれており、そのず
れ量がAFC出力の上下の平担部分以内であると
する。そうすると、AFC回路６の出力電圧は第
２のスレツシユホールド電圧VTH2より低くなつて
おり、比較器１９の出力ｅは同図ｃに示されてい
るようにＨレベルとなる。このＨレベルの信号が
コントローラ３に入力すると、コントローラ３に
内蔵された微調制御回路３ｄはアツプダウンカウ
ンタ３ｅが初期設定値からダウンカウントを開始
し、アツプダウンカウンタ３ｅの出力により可変
分周器の分周比は微調により下げられる。この結
果、微調された分周比により定まるIF映像搬送
周波数f2は低目の方向に変化させられる。そして
正規周波数f1に近づき、AFC電圧が第２のスレツ
シユホールド電圧VTH2より高くなると上記アツプ
ダウンカウンタはカウントを停止する。
規周波数f1に対して高目側にずれており、そのず
れ量がAFC出力の上下の平担部分以内であると
する。そうすると、AFC回路６の出力電圧は第
２のスレツシユホールド電圧VTH2より低くなつて
おり、比較器１９の出力ｅは同図ｃに示されてい
るようにＨレベルとなる。このＨレベルの信号が
コントローラ３に入力すると、コントローラ３に
内蔵された微調制御回路３ｄはアツプダウンカウ
ンタ３ｅが初期設定値からダウンカウントを開始
し、アツプダウンカウンタ３ｅの出力により可変
分周器の分周比は微調により下げられる。この結
果、微調された分周比により定まるIF映像搬送
周波数f2は低目の方向に変化させられる。そして
正規周波数f1に近づき、AFC電圧が第２のスレツ
シユホールド電圧VTH2より高くなると上記アツプ
ダウンカウンタはカウントを停止する。
しかしながら、PLLループゲインが低下する
チヤンネルではダンピング係数が低下して応答特
性が劣化している。このため、チユーナ５の同調
電圧は第５図ａの実線のように振動しながら前記
の正規周波数に対応する同調電圧に近づいてき
て、分周比の変化が時刻t1で停止したとすると、
t1以降もしばらく振動が持続する。したがつて、
第６図ａに示すようにAFC出力電圧は前記振動
周期で振動することになる。なお、第５図ａの点
線は理想的な場合を示す。
チヤンネルではダンピング係数が低下して応答特
性が劣化している。このため、チユーナ５の同調
電圧は第５図ａの実線のように振動しながら前記
の正規周波数に対応する同調電圧に近づいてき
て、分周比の変化が時刻t1で停止したとすると、
t1以降もしばらく振動が持続する。したがつて、
第６図ａに示すようにAFC出力電圧は前記振動
周期で振動することになる。なお、第５図ａの点
線は理想的な場合を示す。
次に、比較器１６および比較器１９の検知時間
に時間的な遅れがない場合について考える。第６
図ａのようにAFC出力電圧がスレツシユホール
ド電圧VTH1以上でかつスレツシユホールド電圧
VTH2以下になるような振動があつた場合、前記し
た微調機能は振動を持続させるように働くことが
ある。ここで第６図ｂは比較器１６の出力、ｃは
比較器１９の出力変化を示す。このような場合、
局発周波数も周期的に変化するため画面に妨害を
与えることになる。
に時間的な遅れがない場合について考える。第６
図ａのようにAFC出力電圧がスレツシユホール
ド電圧VTH1以上でかつスレツシユホールド電圧
VTH2以下になるような振動があつた場合、前記し
た微調機能は振動を持続させるように働くことが
ある。ここで第６図ｂは比較器１６の出力、ｃは
比較器１９の出力変化を示す。このような場合、
局発周波数も周期的に変化するため画面に妨害を
与えることになる。
ところが、比較器１６の出力変化を本実施例の
ように遅延させると、比較器１６に接続された遅
延回路１３ｃの出力ｄは第７図ｂのように△ｔだ
け遅れて出力されるため、時間の経過とともに前
記出力のパルス幅は狭くなる。これに応じて、同
図ｃのように比較器１９の出力のパルス幅も狭く
なる。このため徐々にAFC出力電圧の振動は減
衰し、短時間で安定することになる。
ように遅延させると、比較器１６に接続された遅
延回路１３ｃの出力ｄは第７図ｂのように△ｔだ
け遅れて出力されるため、時間の経過とともに前
記出力のパルス幅は狭くなる。これに応じて、同
図ｃのように比較器１９の出力のパルス幅も狭く
なる。このため徐々にAFC出力電圧の振動は減
衰し、短時間で安定することになる。
上記と同様に、受信チヤンネルのIF映像搬送
周波数f3が正規周波数f1に対して低目にずれてい
る場合も同じ動作が行なわれることがわかる。
周波数f3が正規周波数f1に対して低目にずれてい
る場合も同じ動作が行なわれることがわかる。
次に受信チヤンネルの周波数が正規周波数f1に
等しい場合について説明する。たとえば、低い周
波数のチヤンネルから高い周波数のチヤンネルを
選局した場合、チユーナ５の同調電圧の変化は第
５図ｂのようになり、前記と同様に振動しながら
正規周波数に対応する同調電圧に近づくことにな
る。このため、この振動が大きすぎると前記と同
様の現象、すなわちAFC出力電圧が振動する現
象が起り、従来の回路方式ではこの振動が継続す
ることになる。しかし、本実施例では比較器１６
の出力変化を遅延させているので、前記と同様の
理由でAFC出力電圧の振動は速かに減衰し、短
時間で安定する。また、同調電圧の変化も速かに
安定する。
等しい場合について説明する。たとえば、低い周
波数のチヤンネルから高い周波数のチヤンネルを
選局した場合、チユーナ５の同調電圧の変化は第
５図ｂのようになり、前記と同様に振動しながら
正規周波数に対応する同調電圧に近づくことにな
る。このため、この振動が大きすぎると前記と同
様の現象、すなわちAFC出力電圧が振動する現
象が起り、従来の回路方式ではこの振動が継続す
ることになる。しかし、本実施例では比較器１６
の出力変化を遅延させているので、前記と同様の
理由でAFC出力電圧の振動は速かに減衰し、短
時間で安定する。また、同調電圧の変化も速かに
安定する。
なお、上記の実施例では遅延回路１３ｃを比較
器１６の出力側に設けたが、このような遅延回路
を比較器１９の出力側に設けてもよく、また比較
器１６と比較器１９の両方の出力側に設けてもよ
いことは勿論である。
器１６の出力側に設けたが、このような遅延回路
を比較器１９の出力側に設けてもよく、また比較
器１６と比較器１９の両方の出力側に設けてもよ
いことは勿論である。
以上述べたように、本発明によれば、あらかじ
め定められた分周比により決定される受信周波数
から希望チヤンネルの周波数ずれを自動的に補正
するような方式において、常に安定に自動微調機
能を働かせることができ、常に安定に受信するこ
とができる。
め定められた分周比により決定される受信周波数
から希望チヤンネルの周波数ずれを自動的に補正
するような方式において、常に安定に自動微調機
能を働かせることができ、常に安定に受信するこ
とができる。
第１図は本発明による選局装置の一実施例を示
すブロツク図、第２図はコントローラおよび
AFC判定回路の一具体例を示すブロツク図、第
３図はAFC Ｈレベル判定回路、AFC Ｌレベル
判定回路および遅延回路の一具体例を示す回路
図、第４図は第３図の主要部の波形図、第５図は
チユーナの同調電圧の変化特性図、第６図、第７
図はAFC出力電圧変化に対する第３図の主要部
のタイムチヤートを示す。 １……選局用キーボード、３……コントロー
ラ、５……VHF／UHFチユーナ、６……AFC回
路、８……可変分周器、９……位相比較器、１３
……AFC判定回路、１３ａ……AFC Ｈレベル判
定回路、１３ｂ……AFC Ｌレベル判定回路、１
３ｃ……遅延回路。
すブロツク図、第２図はコントローラおよび
AFC判定回路の一具体例を示すブロツク図、第
３図はAFC Ｈレベル判定回路、AFC Ｌレベル
判定回路および遅延回路の一具体例を示す回路
図、第４図は第３図の主要部の波形図、第５図は
チユーナの同調電圧の変化特性図、第６図、第７
図はAFC出力電圧変化に対する第３図の主要部
のタイムチヤートを示す。 １……選局用キーボード、３……コントロー
ラ、５……VHF／UHFチユーナ、６……AFC回
路、８……可変分周器、９……位相比較器、１３
……AFC判定回路、１３ａ……AFC Ｈレベル判
定回路、１３ｂ……AFC Ｌレベル判定回路、１
３ｃ……遅延回路。
Claims (1)
- １ チユーナの局部発振周波数を分周して基準発
振器との周波数および位相を比較し、チユーナの
同調電圧を制御するPLL周波数シンセサイザー
方式を用いた選局装置において、コントローラ、
該コントローラにより分周比が制御される可変分
周器、前記チユーナに接続されたAFC回路、前
記AFC回路の逆Ｓ字出力のＨレベルを検知する
ための第１のスレツシユホールド電圧を有する第
１の比較器、前記逆Ｓ字出力Ｌレベルを検知する
ための第２のスレツシユホールド電圧を有する第
２の比較器、該第１および第２の比較器の少なく
とも一方の出力に接続され、比較出力の立上りエ
ツジを遅らせその立下りエツジを遅らせない遅延
回路を具備し、前記AFC回路の出力電圧が前記
第１のスレツシユホールド電圧より高い場合に
は、前記第１の比較器の出力により前記制御論理
は前記可変分周器を微調により分周比を上げるよ
うに制御し、第１のスレツシユホールド電圧以下
になつたとき、前記可変分周器の分周比の変化を
停止させ、一方、前記AFC回路の出力電圧が第
２のスレツシユホールド電圧より低い場合には、
前記第２の比較器の出力により、前記コントロー
ラは前記分周器を微調により分周比を下げるよう
に制御し、第２のスレツシユホールド電圧以上に
なつたときに前記可変分周器の分周比の変化を停
止させるようにしたことを特徴とする選局装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122497A JPS5824226A (ja) | 1981-08-06 | 1981-08-06 | 選局装置 |
| US06/404,649 US4438528A (en) | 1981-08-06 | 1982-08-03 | Channel selection system for an electronic tuner |
| CA000408593A CA1181878A (en) | 1981-08-06 | 1982-08-03 | Channel selection system for an electronic tuner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56122497A JPS5824226A (ja) | 1981-08-06 | 1981-08-06 | 選局装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5824226A JPS5824226A (ja) | 1983-02-14 |
| JPS6412406B2 true JPS6412406B2 (ja) | 1989-02-28 |
Family
ID=14837302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56122497A Granted JPS5824226A (ja) | 1981-08-06 | 1981-08-06 | 選局装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4438528A (ja) |
| JP (1) | JPS5824226A (ja) |
| CA (1) | CA1181878A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697730B2 (ja) * | 1985-04-30 | 1994-11-30 | ソニー株式会社 | 電子同調式ｆｍ受信機 |
| US4709406A (en) * | 1985-09-19 | 1987-11-24 | Matsushita Electric Industrial Co., Ltd. | A.F.C. system for broad-band FM receiver |
| US4868892A (en) * | 1987-05-08 | 1989-09-19 | Rca Licensing Corporation | Tuning system with provisions for calculating the local oscillator frequency from an aft characteristic |
| IT1221243B (it) * | 1988-01-28 | 1990-06-27 | Sgs Thomson Microelectronics | Generazione di un impulso di arresto di una procedura di ricerca automatica di una stazione emittente utilizzando un segnale afo prodotto da un sistema di controllo automatico di frequenza di un ricevitore |
| US4955074A (en) * | 1988-05-30 | 1990-09-04 | Matsushita Electric Industrial Co., Ltd. | AFC apparatus with selection between average value mode and keyed mode |
| US5170492A (en) * | 1990-01-22 | 1992-12-08 | Motorola, Inc. | Digitally frequency-locking a radio transceiver to the received signal |
| US5542095A (en) * | 1993-08-24 | 1996-07-30 | Pacific Communication Sciences | Frequency Reference Compensation |
| CN101295994B (zh) * | 2007-04-26 | 2012-12-19 | 鸿富锦精密工业（深圳）有限公司 | 移动通信装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5831052B2 (ja) * | 1975-04-30 | 1983-07-04 | 株式会社東芝 | ジユシンソウチ |
-
1981
- 1981-08-06 JP JP56122497A patent/JPS5824226A/ja active Granted
-
1982
- 1982-08-03 US US06/404,649 patent/US4438528A/en not_active Expired - Fee Related
- 1982-08-03 CA CA000408593A patent/CA1181878A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA1181878A (en) | 1985-01-29 |
| US4438528A (en) | 1984-03-20 |
| JPS5824226A (ja) | 1983-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107522A (en) | Automatic frequency control circuit | |
| US4439787A (en) | AFT Circuit | |
| US4498191A (en) | Digital automatic frequency control with tracking | |
| US5289506A (en) | Automatic frequency control circuit | |
| US4429415A (en) | Signal-seeking tuning system with signal loss protection for a television receiver | |
| US5343169A (en) | Frequency locked loop | |
| JPS6412406B2 (ja) | ||
| US4945413A (en) | Line synchronization detection circuit | |
| US4461999A (en) | Circuit for producing a periodic sawtooth shaped signal | |
| JP3257803B2 (ja) | 発信器の周波数を所定の周波数範囲内に維持する装置 | |
| US5126693A (en) | Circuit and method of reducing phase jitter in a phase lock loop | |
| US3946329A (en) | Electronic automatic frequency tuning system | |
| US4398303A (en) | Signal-seeking tuning system with automatic bandswitching for a television receiver | |
| JPH03224322A (ja) | 選局回路 | |
| JPH0149051B2 (ja) | ||
| US6005634A (en) | Method and apparatus for controlling the display of a video image | |
| US4249259A (en) | Digital channel selection apparatus | |
| JPH10290120A (ja) | Ｆｍ復調器、画像表示デバイスおよびｆｍ音声搬送波を検出する方法 | |
| US5628060A (en) | Apparatus and method for selecting station using D/A converter to control the local oscillator | |
| US4742313A (en) | Phase-locked loop circuit having a mechanism for preventing erroneous operation | |
| US4385320A (en) | Automatic frequency control circuit | |
| US6469750B1 (en) | Automatic fine-tuning control voltage generating circuit having level shift circuit | |
| JPS6053485B2 (ja) | Ａｆｔ引込み範囲拡大装置 | |
| JPS6323715B2 (ja) | ||
| JPH0342807B2 (ja) |