JPS6053485B2 - Ａｆｔ引込み範囲拡大装置 - Google Patents
Ａｆｔ引込み範囲拡大装置Info
- Publication number
- JPS6053485B2 JPS6053485B2 JP55083960A JP8396080A JPS6053485B2 JP S6053485 B2 JPS6053485 B2 JP S6053485B2 JP 55083960 A JP55083960 A JP 55083960A JP 8396080 A JP8396080 A JP 8396080A JP S6053485 B2 JPS6053485 B2 JP S6053485B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- aft
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
Landscapes
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、テレビ受像機のＡＦＴ引込み範囲拡大装置に
関する。
関する。
従来、テレビ受像機においてオフセットキャリアを受信
する場合、Ｍ丁弁別器の出力電圧すなわちＡＦＴ電圧を
チューナ部の可変容量ダイオードに印加し、受信周波数
が正規の周波数に対してずれを生じた場合に自動的に正
規の周波数となるように作動させている。この作動量す
なわちＡＦＴの引込み範囲はせいぜい１．５ＭＨ２程度
のため、このオフセット量がそれ以上ある場合は正常に
動作しなかつた。たとえば、テレビゲームなどをテレビ
受像機に接続して使用する場合、オフセット量が極めて
大きいのがある。したがつて、テレビ受像機側で自動的
に修正する必要があるが、従来のテレビ受像機ではこの
ような大きな周波数のいずれに対しても自動的に引込め
る装置は無かつた。本発明の目的は、従来のＡＦＴ引込
み範囲を拡大して受信周波数のずれが３ＭＨ２程度の場
合でも・十分に、自動的に引込めるＡＦＴ引込み範囲拡
大装置を提供することにある。
する場合、Ｍ丁弁別器の出力電圧すなわちＡＦＴ電圧を
チューナ部の可変容量ダイオードに印加し、受信周波数
が正規の周波数に対してずれを生じた場合に自動的に正
規の周波数となるように作動させている。この作動量す
なわちＡＦＴの引込み範囲はせいぜい１．５ＭＨ２程度
のため、このオフセット量がそれ以上ある場合は正常に
動作しなかつた。たとえば、テレビゲームなどをテレビ
受像機に接続して使用する場合、オフセット量が極めて
大きいのがある。したがつて、テレビ受像機側で自動的
に修正する必要があるが、従来のテレビ受像機ではこの
ような大きな周波数のいずれに対しても自動的に引込め
る装置は無かつた。本発明の目的は、従来のＡＦＴ引込
み範囲を拡大して受信周波数のずれが３ＭＨ２程度の場
合でも・十分に、自動的に引込めるＡＦＴ引込み範囲拡
大装置を提供することにある。
本発明では、微同調操作においてチャンネルを切替えた
直後に、通常のＡＦＴループから本願のＭ丁引込範囲拡
大回路に係わるＡＦＴループに切一替え、まず強制的に
チューナ局発の周波数を一方に、例えば低い方に一定量
ずらし、続いて他方に（すなわち高い方に）一定量ずら
していくものである。
直後に、通常のＡＦＴループから本願のＭ丁引込範囲拡
大回路に係わるＡＦＴループに切一替え、まず強制的に
チューナ局発の周波数を一方に、例えば低い方に一定量
ずらし、続いて他方に（すなわち高い方に）一定量ずら
していくものである。
ここで、Ｍ可電圧Ｖ、、Ｖ２を設定しておく。チューナ
局発周波数の強制交化時の層Ｔ電圧を検知して、ＡＦＴ
電圧がＶ１±ΔＶまたはＶ２±ΔＶをあらかじめ設定さ
れた回数、例えば２回通過した時点で再び通常の層Ｔル
ープに戻すようにする。このことにより、最初にチュー
ナ局発周波数が、通常のＡＦＴループで引込める許容範
囲を超えている場合でも、再び通常の，ＡＦ′Ｔループ
に戻す時点では必ず通常の引込める許容範囲内に入り、
正規の同調点に引込める装置である。以下、図面に基づ
いて、まず従来のテレビ受像機のＡＦＴに係わるブロッ
ク回路図を第１図に示す。１はチューナ、２は受信回路
、３はＡＦＴ電圧値を判別するためのウインドコンパレ
ータ部、４はユーザーからの選局情報をうけ、またウイ
ンドコンパレータ部から微同調情報をうけとり選局同調
動作をする選局制御部である。
局発周波数の強制交化時の層Ｔ電圧を検知して、ＡＦＴ
電圧がＶ１±ΔＶまたはＶ２±ΔＶをあらかじめ設定さ
れた回数、例えば２回通過した時点で再び通常の層Ｔル
ープに戻すようにする。このことにより、最初にチュー
ナ局発周波数が、通常のＡＦＴループで引込める許容範
囲を超えている場合でも、再び通常の，ＡＦ′Ｔループ
に戻す時点では必ず通常の引込める許容範囲内に入り、
正規の同調点に引込める装置である。以下、図面に基づ
いて、まず従来のテレビ受像機のＡＦＴに係わるブロッ
ク回路図を第１図に示す。１はチューナ、２は受信回路
、３はＡＦＴ電圧値を判別するためのウインドコンパレ
ータ部、４はユーザーからの選局情報をうけ、またウイ
ンドコンパレータ部から微同調情報をうけとり選局同調
動作をする選局制御部である。
チューナ１からのＩＦ信号は受信回路２に入力される。
受信回路２からはＡＦＴ弁別器の出力電圧Ｓ１をウイン
ドコンパレータに与える。ウインドコンパレータ部は同
調状態が正規同調状態にあるか、ずれているか、またず
れている場合は上側にずれているか、下側にずれている
かの情報を判別してＵＰ信号Ｓ３ＤＯｗｎ信号ちを選局
制御部へ与える。選局制御部は、このＳ２，Ｓ３の信号
を判続してチューナの局発周波数を現在のまま保つか上
にずらすか下にずらすかの微同調動作を行なう。第２図
は、同調周波数ＦＯに対してのずれΔｆと層Ｔ電圧Ｓ１
との関係を示す図である。正規の同調周波数ＦＯ±Δｆ
にある時はＡＦＴ電圧Ｓ１はＶａ〉．５ｉ＞Ｖｂであり
、Ｎ］電圧Ｓ１がＶａを超えた時はウインドコンパレー
タ３によりアップ信号ちが出力され、Ｖｂより低くなつ
た時はウインドコンパレータ３によりダウン信号■が出
力され、上記の構成により正規の同調周波数に引込まれ
る。しか；し、図示の如く同調周波数ｆがｆ〉（ＦＯ＋
ΔＦ２）又はｆ〈（ＦＯ−Δｆ１）の場合には、ウイン
ドコンパレータ３はＡＦＴ′ＲＥｓｌがＶａ〉Ｓ１〉Ｖ
ｂの条件を満たすため同調状態と判別してしまい、正規
の同調周波数ＦＯに引きこむことができない。次に引込
・み範囲が（ＦＯ＋ΔＦ２）以上又は（ＦＯ−Δｆ１）
以下まで拡大することのできる本発明の実施例を説明す
る。第３図はテレビ受像機のＡＦＴに係わる本発明実施
例のブロック回路図である。
ドコンパレータに与える。ウインドコンパレータ部は同
調状態が正規同調状態にあるか、ずれているか、またず
れている場合は上側にずれているか、下側にずれている
かの情報を判別してＵＰ信号Ｓ３ＤＯｗｎ信号ちを選局
制御部へ与える。選局制御部は、このＳ２，Ｓ３の信号
を判続してチューナの局発周波数を現在のまま保つか上
にずらすか下にずらすかの微同調動作を行なう。第２図
は、同調周波数ＦＯに対してのずれΔｆと層Ｔ電圧Ｓ１
との関係を示す図である。正規の同調周波数ＦＯ±Δｆ
にある時はＡＦＴ電圧Ｓ１はＶａ〉．５ｉ＞Ｖｂであり
、Ｎ］電圧Ｓ１がＶａを超えた時はウインドコンパレー
タ３によりアップ信号ちが出力され、Ｖｂより低くなつ
た時はウインドコンパレータ３によりダウン信号■が出
力され、上記の構成により正規の同調周波数に引込まれ
る。しか；し、図示の如く同調周波数ｆがｆ〉（ＦＯ＋
ΔＦ２）又はｆ〈（ＦＯ−Δｆ１）の場合には、ウイン
ドコンパレータ３はＡＦＴ′ＲＥｓｌがＶａ〉Ｓ１〉Ｖ
ｂの条件を満たすため同調状態と判別してしまい、正規
の同調周波数ＦＯに引きこむことができない。次に引込
・み範囲が（ＦＯ＋ΔＦ２）以上又は（ＦＯ−Δｆ１）
以下まで拡大することのできる本発明の実施例を説明す
る。第３図はテレビ受像機のＡＦＴに係わる本発明実施
例のブロック回路図である。
１００はＡＦＴ引込み範囲拡大装置で、１０は層Ｔ引込
み範囲拡大回路、５０は信号自動切替回路であり、他の
構成部は第１図と同様である。
み範囲拡大回路、５０は信号自動切替回路であり、他の
構成部は第１図と同様である。
なお選局制御部は淑はＳ３の入力に応じてチューナ局発
周波数をかえるが、それもある一定量までで、それ以上
はＳ２又はＳ３の信号が入力していてもチューナ局発周
波数が変化しない機能をもつものである。通常は、信号
自動切替回路５０はａ側に閉じらｌれ、第１図に示され
たと同じＡＦＴループを形成している。
周波数をかえるが、それもある一定量までで、それ以上
はＳ２又はＳ３の信号が入力していてもチューナ局発周
波数が変化しない機能をもつものである。通常は、信号
自動切替回路５０はａ側に閉じらｌれ、第１図に示され
たと同じＡＦＴループを形成している。
ここで、チャンネルを切替えると選局制御部４から選局
スタート信号ＳＯが出力され、ＡＦＴ引込範囲拡大回路
１０に与えられる。
スタート信号ＳＯが出力され、ＡＦＴ引込範囲拡大回路
１０に与えられる。
同時に、信号自動切替回路５０はｂ側に閉じられてＡＦ
′Ｔ引込範囲拡大回路１０からのダウン、アップ信号力
Ｇ２，Ｓ，となり、チューナ１に与えられ、局発の発振
周波数を強制的に変化させて正規の同調周波数に近づけ
る。通常のＡＦＴループで十分に引込める範囲内に入つ
た時点で、再び信号自動切替回路５０が切替つて最初の
ＡＦＴループが形成され、正規の同調周波数ＦＯに引込
まれる。次に、本発明のＡＦＴ引込み範囲拡大装置１０
０の詳細なブロック回路図を第４図に示す。
′Ｔ引込範囲拡大回路１０からのダウン、アップ信号力
Ｇ２，Ｓ，となり、チューナ１に与えられ、局発の発振
周波数を強制的に変化させて正規の同調周波数に近づけ
る。通常のＡＦＴループで十分に引込める範囲内に入つ
た時点で、再び信号自動切替回路５０が切替つて最初の
ＡＦＴループが形成され、正規の同調周波数ＦＯに引込
まれる。次に、本発明のＡＦＴ引込み範囲拡大装置１０
０の詳細なブロック回路図を第４図に示す。
１１〜１４はディレー回路、１５はＲＳフリップ●フロ
ップ回路、１６はカウンタ、２０，３０はウインドコン
パレータ、４１，４４はインバータ、４２，４５，５１
，５２，６１，６２はアンド回路、４３，４６，５３，
６３はオア回路である。
ップ回路、１６はカウンタ、２０，３０はウインドコン
パレータ、４１，４４はインバータ、４２，４５，５１
，５２，６１，６２はアンド回路、４３，４６，５３，
６３はオア回路である。
選局スタート信号を受け、この選局スタート信号発生後
、第１のパルスおよび第２のパルスを発生する論理回路
はディレー回路１１，１２，１３および１４、インバー
タ４１、アンド回路４２、オア回路４３およびＲＳフリ
ップ・フロップ回路１５から構成される。まず、チャン
ネルを切替えると選局スタート信号ＳＯがカウンタ１６
のリセット端子Ｒに入力されるために、カウンタ１６の
出力パルスＪは反転してローレベルとなる。これにより
アンド回路５１，６１の第１の入力端子はローレベルと
なるので、第２の入力端子に入力される微調制御回路３
からのアップ・ダウン信号■゛，Ｓ３″は遮断される。
また、カウンタ１６の出力パルスＪはインバータ４４を
介して反転されたパルスＪになり、アンド回路４５，５
２，６２に入力されるため、アンド回路４５，５２，６
２の第１の入力端子はそれぞれハイレベルとなる。さら
に、選局スタート信号％はディレー回路１１，１２，１
３，１４により第７図に示すタイミングのパルスＢ，Ｃ
，Ｆ，Ｈを発生する。パルスＣが入力されたディレー回
路１３においては、パルスＣよりもさらに長いパルス幅
のパルスＥが発生し、そのパルスＥの立ち下がりと同時
にパルスＦが発生する。パルスＦが入力されたディレー
回路１４においては、パルスＦの立ち上がりと同時に立
ち上がり、かつアンド回路４２で出力されるパルスＤの
パルス幅よりも広いパルスＧが発生し、そのパルスＧの
立ち下がりと同時にパルスＨが発生する。論理和回路４
３でこのパルスＨと前記スタート信号ＳＯのオアをとり
ＲＳフリップ●フロップ回路１５のリセット端子Ｒに入
力される。そして、出力端子Ｑからの出力パルスＩはア
ンド回路５２の第２の入力端子に入力され、アンド回路
６２の第２の入力端子には前記アンド回路４２の出力パ
ルスＤが入力される。なお、この出力パルスＤはパルス
Ｂが立ち下がつた時点で立ち上がり、パルスＣの立ち下
がりと同時に立ち下がるパルスであり、パルス幅すなわ
ちパルス時間がＴ１のパルスである。なお、チャンネル
切換時、選局スタート信号ＳＯがオア回路４３を介して
フリップ・フロップ回路１５のリセット端子Ｒに入力さ
れるために、出力パルスＩは低レベルになつている。
、第１のパルスおよび第２のパルスを発生する論理回路
はディレー回路１１，１２，１３および１４、インバー
タ４１、アンド回路４２、オア回路４３およびＲＳフリ
ップ・フロップ回路１５から構成される。まず、チャン
ネルを切替えると選局スタート信号ＳＯがカウンタ１６
のリセット端子Ｒに入力されるために、カウンタ１６の
出力パルスＪは反転してローレベルとなる。これにより
アンド回路５１，６１の第１の入力端子はローレベルと
なるので、第２の入力端子に入力される微調制御回路３
からのアップ・ダウン信号■゛，Ｓ３″は遮断される。
また、カウンタ１６の出力パルスＪはインバータ４４を
介して反転されたパルスＪになり、アンド回路４５，５
２，６２に入力されるため、アンド回路４５，５２，６
２の第１の入力端子はそれぞれハイレベルとなる。さら
に、選局スタート信号％はディレー回路１１，１２，１
３，１４により第７図に示すタイミングのパルスＢ，Ｃ
，Ｆ，Ｈを発生する。パルスＣが入力されたディレー回
路１３においては、パルスＣよりもさらに長いパルス幅
のパルスＥが発生し、そのパルスＥの立ち下がりと同時
にパルスＦが発生する。パルスＦが入力されたディレー
回路１４においては、パルスＦの立ち上がりと同時に立
ち上がり、かつアンド回路４２で出力されるパルスＤの
パルス幅よりも広いパルスＧが発生し、そのパルスＧの
立ち下がりと同時にパルスＨが発生する。論理和回路４
３でこのパルスＨと前記スタート信号ＳＯのオアをとり
ＲＳフリップ●フロップ回路１５のリセット端子Ｒに入
力される。そして、出力端子Ｑからの出力パルスＩはア
ンド回路５２の第２の入力端子に入力され、アンド回路
６２の第２の入力端子には前記アンド回路４２の出力パ
ルスＤが入力される。なお、この出力パルスＤはパルス
Ｂが立ち下がつた時点で立ち上がり、パルスＣの立ち下
がりと同時に立ち下がるパルスであり、パルス幅すなわ
ちパルス時間がＴ１のパルスである。なお、チャンネル
切換時、選局スタート信号ＳＯがオア回路４３を介して
フリップ・フロップ回路１５のリセット端子Ｒに入力さ
れるために、出力パルスＩは低レベルになつている。
また、ＡＦＴ電圧Ｓ１はウインドコンパレータ２０を介
してオア回路４６の第１の入力端子に、かつ並列接続さ
れるウインドコンパレータ３０を介して第２の入力端子
に入力されて、そのオア出力パルスＫがアンド回路４５
の第２の入力端子に入力される。
してオア回路４６の第１の入力端子に、かつ並列接続さ
れるウインドコンパレータ３０を介して第２の入力端子
に入力されて、そのオア出力パルスＫがアンド回路４５
の第２の入力端子に入力される。
コンパレータ２０はあらかじめ設定された比較電圧Ｖ１
±ΔｖをＡＦＴ電圧Ｓ１が通過するごとに立ち上がりパ
ルスＫを発生させるものであり、コンパレータ３０も同
様に比較電圧■２±Δ■をＡＦＴ電圧Ｓ１が通過するご
とに立ち上がりパルスＫを発生させるものである。次に
本発明装置の時間的動作変化を、第５図および第６図に
より説明する。
±ΔｖをＡＦＴ電圧Ｓ１が通過するごとに立ち上がりパ
ルスＫを発生させるものであり、コンパレータ３０も同
様に比較電圧■２±Δ■をＡＦＴ電圧Ｓ１が通過するご
とに立ち上がりパルスＫを発生させるものである。次に
本発明装置の時間的動作変化を、第５図および第６図に
より説明する。
チャンネル切換時、第５図のαの位置に示すように同調
周波数のずれが大きく、通常のＮ］ループで引込める範
囲Ｐ外にある時を考える。
周波数のずれが大きく、通常のＮ］ループで引込める範
囲Ｐ外にある時を考える。
なお、設定された比較電圧Ｖ１±ΔＶ，Ｖ２±Δ■は通
常のＡＦ′Ｔループで引込める範囲にある。この電圧Δ
Ｖボルトを設定する理由は、層Ｔ電圧にリップルが乗つ
ている場合に生じる誤検出を防ぐためである。前記のご
とく、選局スタート信号？を検出しパルスＢの発生時間
後、パルスＤが時間Ｔ１の間ハイレベルとなるためアン
ド回路６２の出力がハイレベルとなり、オア回路６３を
介してダウン信号Ｓ２が発生する。
常のＡＦ′Ｔループで引込める範囲にある。この電圧Δ
Ｖボルトを設定する理由は、層Ｔ電圧にリップルが乗つ
ている場合に生じる誤検出を防ぐためである。前記のご
とく、選局スタート信号？を検出しパルスＢの発生時間
後、パルスＤが時間Ｔ１の間ハイレベルとなるためアン
ド回路６２の出力がハイレベルとなり、オア回路６３を
介してダウン信号Ｓ２が発生する。
すなわち、強制的に発振周波数が下げられ、この強制下
げパルスＤの発生終了時には発振周波数はα″点に移動
する。次に、パルスＦの立ち上がりによりフリップ・フ
ロップ回路１５がセットされ、フリップ●フロップ回路
１５の出力パルスＩがハイレベルとなるので、アンド回
路５２の出力パルスはハイレベルとなり、オア回路５３
を介してアップ信号■が生じる。
げパルスＤの発生終了時には発振周波数はα″点に移動
する。次に、パルスＦの立ち上がりによりフリップ・フ
ロップ回路１５がセットされ、フリップ●フロップ回路
１５の出力パルスＩがハイレベルとなるので、アンド回
路５２の出力パルスはハイレベルとなり、オア回路５３
を介してアップ信号■が生じる。
アップ信号ちにより発振周波数は上昇し、まずβ点を通
過することにより層Ｔ電圧Ｓ１は電圧■１±ΔＶを通過
するので、この時コンパレータ２０からパルスが発生し
、オア回路４６、アンド回路４５を介してカウンタ１６
に１回カウントされる。引き続き強制アップ信号１は出
力されているため、発振周波数はさらに上昇しγ点に達
し層Ｔ電圧Ｓ１は再度電圧Ｖ１±ΔＶを通過するため、
同様に２度目のカウントがされてカウンタ１６の出力は
ハイレベルとなる。すると、アンド回路５２，６２に入
力されるパルスＪはローレベルとなるためにこの強制引
込み回路は遮断され、そＬれに代つて通常の．ＡＦ′Ｔ
ループがアンド回路５１，６１を介して復帰することに
なり正規の同調周波数に引込まれる。なお、選局スター
ト信号ＳＯを受けた時点の同調周波数はα点に限定され
ることはなく、その他；の同調周波数のずれの位置に対
しても同様の動作がなされるため、広い同調周波数の引
込みが可能である。
過することにより層Ｔ電圧Ｓ１は電圧■１±ΔＶを通過
するので、この時コンパレータ２０からパルスが発生し
、オア回路４６、アンド回路４５を介してカウンタ１６
に１回カウントされる。引き続き強制アップ信号１は出
力されているため、発振周波数はさらに上昇しγ点に達
し層Ｔ電圧Ｓ１は再度電圧Ｖ１±ΔＶを通過するため、
同様に２度目のカウントがされてカウンタ１６の出力は
ハイレベルとなる。すると、アンド回路５２，６２に入
力されるパルスＪはローレベルとなるためにこの強制引
込み回路は遮断され、そＬれに代つて通常の．ＡＦ′Ｔ
ループがアンド回路５１，６１を介して復帰することに
なり正規の同調周波数に引込まれる。なお、選局スター
ト信号ＳＯを受けた時点の同調周波数はα点に限定され
ることはなく、その他；の同調周波数のずれの位置に対
しても同様の動作がなされるため、広い同調周波数の引
込みが可能である。
以上のように、本発明の装置によれば、従来の層Ｔ引込
み範囲が１．５ＭＨｚ程度であつたのに対フし、３ＭＨ
ｚ程度離れた状態でも自動的に引込め、オフセットキャ
リアや周波数変動の大きな送信波に対しても何ら問題を
生じることがなく、その利用性は大きい。
み範囲が１．５ＭＨｚ程度であつたのに対フし、３ＭＨ
ｚ程度離れた状態でも自動的に引込め、オフセットキャ
リアや周波数変動の大きな送信波に対しても何ら問題を
生じることがなく、その利用性は大きい。
第１図は従来のテレビ受像機のＡＦＴに係わるブロック
図、第２図は同調周波数のいずれに対するＡＦＴ電圧の
変化を示す図、第３図は本発明のテレビ受像機のＡＦＴ
に係わるブロック図、第４図は本発明の，ＡＦＴ引込み
範囲拡大装置の詳細なブロック図、第５図は本発明の同
調周波数のずれに対するＡＦＴ電圧の変化の説明図、第
６図は本発明のＡＦ′Ｔ引込み範囲拡大装置の動作を示
すブロック図である。 １０：ＡＦＴ引込範囲拡大回路、１１〜１４：デイレー
回路、１５：ＲＳフリップ●フロップ回路、１６：カウ
ンタ、２０，３０：ウインドコンパレータ、４１，４４
：インバータ、４２，４５，５１，５２，６１，６２：
アンド回路、４６，５３，６３：オア回路、ＳＯ：選局
スタート信号、Ｓ１：ＡＦＴ電圧、Ｓ２：ダウン信号、
Ｓ３：アツプ信号。
図、第２図は同調周波数のいずれに対するＡＦＴ電圧の
変化を示す図、第３図は本発明のテレビ受像機のＡＦＴ
に係わるブロック図、第４図は本発明の，ＡＦＴ引込み
範囲拡大装置の詳細なブロック図、第５図は本発明の同
調周波数のずれに対するＡＦＴ電圧の変化の説明図、第
６図は本発明のＡＦ′Ｔ引込み範囲拡大装置の動作を示
すブロック図である。 １０：ＡＦＴ引込範囲拡大回路、１１〜１４：デイレー
回路、１５：ＲＳフリップ●フロップ回路、１６：カウ
ンタ、２０，３０：ウインドコンパレータ、４１，４４
：インバータ、４２，４５，５１，５２，６１，６２：
アンド回路、４６，５３，６３：オア回路、ＳＯ：選局
スタート信号、Ｓ１：ＡＦＴ電圧、Ｓ２：ダウン信号、
Ｓ３：アツプ信号。
Claims (1)
- １ 選局スタート信号を受け、該選局スタート信号発生
後第１のパルスを発生し、該第１のパルスの終了後該第
１のパルスよりも長い時間幅を有する第２のパルスを発
生する論理回路と、ＡＦＴ電圧を入力し、該ＡＦＴ電圧
が第１または第２の設定電圧を通過するごとに出力パル
スを発生するウインドコンパレータと、前記選局スター
ト信号をリセット入力とし、前記ウインドコンパレータ
の出力パルスを所定数計数することにより出力レベルを
反転させるカウンタと、前記カウンタの出力パルス、前
記第１のパルスおよび第２のパルス、ならびにＡＦＴル
ープを制御するダウン信号およびアップ信号を入力とし
、前記カウンタの出力パルスのレベルが第１のレベルか
ら第２のレベルに変化した時点で該ダウン信号およびア
ップ信号を強制遮断し、前記第１のパルス発生と対応し
て強制ダウン信号を出力し前記第２のパルス発生と対応
して強制アップ信号を出力し、前記カウンタの出力パル
スが前記第２のレベルから第１のレベルに戻つた時点で
前記強制ダウン信号または強制アップ信号を遮断し同時
にＡＦＴループを制御する前記ダウン信号またはアップ
信号を出力する信号自動切替回路と、を備えることを特
徴とするＡＦＴ引込み範囲拡大装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55083960A JPS6053485B2 (ja) | 1980-06-23 | 1980-06-23 | Ａｆｔ引込み範囲拡大装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55083960A JPS6053485B2 (ja) | 1980-06-23 | 1980-06-23 | Ａｆｔ引込み範囲拡大装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5710522A JPS5710522A (en) | 1982-01-20 |
| JPS6053485B2 true JPS6053485B2 (ja) | 1985-11-26 |
Family
ID=13817126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55083960A Expired JPS6053485B2 (ja) | 1980-06-23 | 1980-06-23 | Ａｆｔ引込み範囲拡大装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6053485B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6090420A (ja) * | 1983-10-25 | 1985-05-21 | Sony Corp | ワイドａｆｔ機能による選局方式 |
-
1980
- 1980-06-23 JP JP55083960A patent/JPS6053485B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5710522A (en) | 1982-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001724B1 (ko) | 위상동기회로 | |
| US5285483A (en) | Phase synchronization circuit | |
| US6188252B1 (en) | Horizontal oscillation circuit capable of changing frequency | |
| US5534822A (en) | Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop | |
| US4205272A (en) | Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same | |
| KR970002219B1 (ko) | 최적 조정 및 레벨형 동기 표시를 구현한 디지탈 위상 검출기를 가진 주파수 합성기 | |
| US6873669B2 (en) | Clock signal reproduction device | |
| US7471756B2 (en) | Phase detector and method for a shortening phase-error-correction pulse | |
| US5343169A (en) | Frequency locked loop | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US5126693A (en) | Circuit and method of reducing phase jitter in a phase lock loop | |
| JP3257803B2 (ja) | 発信器の周波数を所定の周波数範囲内に維持する装置 | |
| US4438528A (en) | Channel selection system for an electronic tuner | |
| JPS6249768B2 (ja) | ||
| US4245351A (en) | AFT Arrangement for a phase locked loop tuning system | |
| US6236843B1 (en) | Radio terminal device for automatically correcting phase difference between a received signal and an internally generated signal | |
| JPS6053485B2 (ja) | Ａｆｔ引込み範囲拡大装置 | |
| JPH04365222A (ja) | 位相同期ループ回路 | |
| JPS5821862B2 (ja) | 位相同期回路 | |
| JP2830297B2 (ja) | Ｐｌｌ回路 | |
| JPS6151828B2 (ja) | ||
| US6628345B1 (en) | Automatic frequency tuning circuit | |
| JPH1022824A (ja) | 位相同期回路 | |
| JPS5942760Y2 (ja) | シンセサイザ方式選局装置 | |
| JPS6323715B2 (ja) |