JPS6249768B2 - - Google Patents
Info
- Publication number
- JPS6249768B2 JPS6249768B2 JP54057973A JP5797379A JPS6249768B2 JP S6249768 B2 JPS6249768 B2 JP S6249768B2 JP 54057973 A JP54057973 A JP 54057973A JP 5797379 A JP5797379 A JP 5797379A JP S6249768 B2 JPS6249768 B2 JP S6249768B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- pulse
- logic
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 35
- 230000004048 modification Effects 0.000 claims description 18
- 238000012986 modification Methods 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 6
- 230000010363 phase shift Effects 0.000 claims description 2
- 238000012937 correction Methods 0.000 description 56
- 230000010355 oscillation Effects 0.000 description 25
- 230000005540 biological transmission Effects 0.000 description 8
- 239000002131 composite material Substances 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000009916 joint effect Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Television Receiver Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
この発明は、閉ループ中の素子の一時的な誤動
作によつて装置が誤つてロツク状態になるのを防
止した閉ループ装置を具えた周波数または位相調
整回路に関するものである。
作によつて装置が誤つてロツク状態になるのを防
止した閉ループ装置を具えた周波数または位相調
整回路に関するものである。
テレビジヨン受像機の同調装置用位相ロツク・
ループ（PLL）装置は、比較的正確なしかも安定
した局部発振信号を発生することができるので、
最近テレビジヨン受像機の製造業者の注目をあび
るようになつてきた。さらに局部発振信号の周波
数を、チヤンネル数字を表わす２進数値に応答し
て容易にプログラムすることもできる。一般に
PLL装置は、基準発振器、この基準発振器の出力
信号の周波数を分周するための基準分周器、所定
係数でもつて局部発振出力信号の周波数を分周す
るためのプリスケーラ、プリスケーラの出力信号
の周波数をそのとき選択されているチヤンネルに
よつて決定される係数によつて分周するためのプ
ログラム可能分周器、基準分周器の出力信号とプ
ログラム可能分周器の出力信号との間の位相およ
び／または周波数偏差を代表する一連のパルスを
発生するための位相比較器、および位相比較器に
よつて発生されたパルスに応答して局部発振器用
の制御電圧を発生する低域通過フイルタを含んで
いる。
ループ（PLL）装置は、比較的正確なしかも安定
した局部発振信号を発生することができるので、
最近テレビジヨン受像機の製造業者の注目をあび
るようになつてきた。さらに局部発振信号の周波
数を、チヤンネル数字を表わす２進数値に応答し
て容易にプログラムすることもできる。一般に
PLL装置は、基準発振器、この基準発振器の出力
信号の周波数を分周するための基準分周器、所定
係数でもつて局部発振出力信号の周波数を分周す
るためのプリスケーラ、プリスケーラの出力信号
の周波数をそのとき選択されているチヤンネルに
よつて決定される係数によつて分周するためのプ
ログラム可能分周器、基準分周器の出力信号とプ
ログラム可能分周器の出力信号との間の位相およ
び／または周波数偏差を代表する一連のパルスを
発生するための位相比較器、および位相比較器に
よつて発生されたパルスに応答して局部発振器用
の制御電圧を発生する低域通過フイルタを含んで
いる。
しかしながら、PLL装置は閉ループ構成である
ので、そのループ中の素子の一時的な誤動作によ
つて低域通過フイルタが発生する両極端の２つの
制御電圧のいずれか一方に対応する状態に誤つて
ロツクされる欠点がある。たとえば、局部発振信
号の振幅がプリスケーラの計数閾値以下になる
と、制御電圧が両極値の一方に駆動され、その状
態に保持される。このような場合、プリスケーラ
は適切に計数を行なうことができず、実際には自
己発振して、局部発振信号の真の周波数を覆い隠
してしまう。
ので、そのループ中の素子の一時的な誤動作によ
つて低域通過フイルタが発生する両極端の２つの
制御電圧のいずれか一方に対応する状態に誤つて
ロツクされる欠点がある。たとえば、局部発振信
号の振幅がプリスケーラの計数閾値以下になる
と、制御電圧が両極値の一方に駆動され、その状
態に保持される。このような場合、プリスケーラ
は適切に計数を行なうことができず、実際には自
己発振して、局部発振信号の真の周波数を覆い隠
してしまう。
ループ中の素子の一時的誤動作を検出し、修正
するための閉ループ装置用の誤動作検出装置は周
知であるが（たとえば米国特許第3971991号明細
書）、これらの検出装置はPLL装置に対して特に
適しているという訳ではないし、これらの装置で
遭遇する可能性のある誤ロツク状態（以下ではこ
れを停止「hang up」状態と称する）を全く修正
することができない。
するための閉ループ装置用の誤動作検出装置は周
知であるが（たとえば米国特許第3971991号明細
書）、これらの検出装置はPLL装置に対して特に
適しているという訳ではないし、これらの装置で
遭遇する可能性のある誤ロツク状態（以下ではこ
れを停止「hang up」状態と称する）を全く修正
することができない。
この発明による閉ループ周波数または位相調整
回路は、以下に説明する第１図の実施例について
言えば、制御信号に応答して制御された周波数を
有する信号を発生する制御可能な発振器３０と、
上記制御された周波数をもつた信号と基準信号と
の間の周波数または位相のずれの大きさと方向と
に応答して上記制御信号を発生し、通常、周波数
または位相調整回路の動作の開始後、予め定めら
れた時間間隔の終了までに上記のずれを予め定め
られた大きさに減少させる制御手段４２と、上記
のずれが予め定められた大きさ以下のときロツク
信号を発生する検出手段５６と、上記予め定めら
れた時間間隔に相当する持続時間をもつたタイミ
ング信号を発生するタイミング手段と、上記のず
れを減少させる修正手段４８，５８とからなつて
いる。
回路は、以下に説明する第１図の実施例について
言えば、制御信号に応答して制御された周波数を
有する信号を発生する制御可能な発振器３０と、
上記制御された周波数をもつた信号と基準信号と
の間の周波数または位相のずれの大きさと方向と
に応答して上記制御信号を発生し、通常、周波数
または位相調整回路の動作の開始後、予め定めら
れた時間間隔の終了までに上記のずれを予め定め
られた大きさに減少させる制御手段４２と、上記
のずれが予め定められた大きさ以下のときロツク
信号を発生する検出手段５６と、上記予め定めら
れた時間間隔に相当する持続時間をもつたタイミ
ング信号を発生するタイミング手段と、上記のず
れを減少させる修正手段４８，５８とからなつて
いる。
修正手段は上記タイミング手段および検出手段
に結合されていて、もし上記のロツク信号が存在
しなければ上記タイミング信号の終了時に上記制
御可能発振器用の修正信号を発生する。また、こ
の修正手段は上記タイミング信号の終了時におけ
る上記制御信号の変化の方向を検出して、上記修
正信号が上記タイミング信号の終了時における上
記制御信号の変化の方向と反対の変化の方向を持
つようにして上記のずれを減少させる感知手段を
含んでいる。
に結合されていて、もし上記のロツク信号が存在
しなければ上記タイミング信号の終了時に上記制
御可能発振器用の修正信号を発生する。また、こ
の修正手段は上記タイミング信号の終了時におけ
る上記制御信号の変化の方向を検出して、上記修
正信号が上記タイミング信号の終了時における上
記制御信号の変化の方向と反対の変化の方向を持
つようにして上記のずれを減少させる感知手段を
含んでいる。
以下、図示の実施例にしたがつてこの発明によ
る閉ループ装置を詳細に説明する。
る閉ループ装置を詳細に説明する。
第１図に示す受像機において、無線周波
（RF）入力ユニツト１２はこれに供給されるRF
信号を濾波し、増幅する。RF信号を通常のアン
テナ回路網（図示せず）からRF入力ユニツト１
２に供給してもよいし、ケーブル系（図示せず）
から供給してもよい。RF入力ユニツト１２への
入力が通常のアンテナ系である場合には、標準周
波数を持つた放送RF搬送波がRF入力ユニツト１
２に供給される。RF入力ユニツト１２への入力
がケーブル系である場合には、各標準周波数の
RF搬送波から周波数変換された非標準周波数の
RF搬送波がRF入力ユニツト１２に供給される。
たとえば、マスタ・アンテナ・テレビジヨン
（MATV）系が使用される場合には、RF入力ユ
ニツト１２に供給されるRF搬送波は±2MHzだけ
各標準周波数のRF搬送波から周波数変換されて
いる。
（RF）入力ユニツト１２はこれに供給されるRF
信号を濾波し、増幅する。RF信号を通常のアン
テナ回路網（図示せず）からRF入力ユニツト１
２に供給してもよいし、ケーブル系（図示せず）
から供給してもよい。RF入力ユニツト１２への
入力が通常のアンテナ系である場合には、標準周
波数を持つた放送RF搬送波がRF入力ユニツト１
２に供給される。RF入力ユニツト１２への入力
がケーブル系である場合には、各標準周波数の
RF搬送波から周波数変換された非標準周波数の
RF搬送波がRF入力ユニツト１２に供給される。
たとえば、マスタ・アンテナ・テレビジヨン
（MATV）系が使用される場合には、RF入力ユ
ニツト１２に供給されるRF搬送波は±2MHzだけ
各標準周波数のRF搬送波から周波数変換されて
いる。
RF入力ユニツト１２の出力信号はミクサ１４
に供給され、視聴者によつて選択されたチヤンネ
ルを同調するのに適した周波数を持つた局部発振
信号と混合され、一定の周波数、たとえば
45.75MHzの映像搬送波と音声およびカラー搬送
波とを持つたIF信号を発生する。IF信号はIFユ
ニツト１６によつて濾波され且つ増幅され、信号
処理ユニツト２０に供給される。信号処理ユニツ
ト２０はIF信号からビデオ、カラーおよび音声
情報をとり出す。信号処理ユニツトによつて処理
された信号に応答して、映像が映像管２２によつ
て再生され、音声がスピーカ２４によつて再生さ
れる。
に供給され、視聴者によつて選択されたチヤンネ
ルを同調するのに適した周波数を持つた局部発振
信号と混合され、一定の周波数、たとえば
45.75MHzの映像搬送波と音声およびカラー搬送
波とを持つたIF信号を発生する。IF信号はIFユ
ニツト１６によつて濾波され且つ増幅され、信号
処理ユニツト２０に供給される。信号処理ユニツ
ト２０はIF信号からビデオ、カラーおよび音声
情報をとり出す。信号処理ユニツトによつて処理
された信号に応答して、映像が映像管２２によつ
て再生され、音声がスピーカ２４によつて再生さ
れる。
局部発振信号は同調装置２８によつて発生され
る。同調装置２８は非標準周波数のRF搬送波と
同様に標準周波数RF搬送波を同調するための局
部発振信号を発生する。同調装置２８は米国特許
第4031549号に述べられている同調装置と類似の
ものである。
る。同調装置２８は非標準周波数のRF搬送波と
同様に標準周波数RF搬送波を同調するための局
部発振信号を発生する。同調装置２８は米国特許
第4031549号に述べられている同調装置と類似の
ものである。
同調装置２８は、電圧制御形局部発振器３０、
プリスケーラ３２、プログラム可能分周器３６、
Ｖ／Ｕ分周器４０、位相比較器４２、基準発振器
４４、基準分周器４６および低域通過フイルタ５
０よりなる位相ロツク・ループ（PLL）を含んで
いる。局部発振器３０は、各テレビジヨン局部発
振周波数帯、たとえばアメリカ合衆国の場合、チ
ヤンネル２〜６、７〜13、および14〜83の局部発
振周波数帯に対してそれぞれバラクタ・ダイオー
ドが配列されている。各帯域内において、局部発
振器３０の特定の発振周波数は低域通過フイルタ
５０から供給される制御電圧によつて決定され
る。プリスケーラ３２は局部発振器３０の信号の
周波数をプログラム可能分周器３６の上限周波数
に関して選定された係数Ｋで分周する。たとえ
ば、VHF領域におけるチヤンネル２〜13に対し
てはＫは64であり、UHF領域におけるチヤンネ
ル14〜83に対してはＫは256（すなわち４×64）
である。以下に述べるような機能を持つた入力ス
イツチ３４はプリスケーラ３２の出力信号をプロ
グラム可能分周器３６に選択的に供給する。プロ
グラム可能分周器３６はプリスケーラ３２の出力
信号の周波数をプログラム可能係数Ｎによつて分
周する。プログラム可能係数Ｎは視聴者によつて
選定されたチヤンネルに関連してチヤンネル選択
器３８によつて決定される。Ｖ／Ｕ分周器４０は
プログラム可能分周器３６の出力信号（CHAN）
の周波数を、選択されたチヤンネルがVHF領域
である場合には係数４で、選択されたチヤンネル
がUHF領域である場合には係数１で分周する。
Ｖ／Ｕ分周器４０の出力信号（4/1出力）は位相
比較器４２の１つの入力に供給される。
プリスケーラ３２、プログラム可能分周器３６、
Ｖ／Ｕ分周器４０、位相比較器４２、基準発振器
４４、基準分周器４６および低域通過フイルタ５
０よりなる位相ロツク・ループ（PLL）を含んで
いる。局部発振器３０は、各テレビジヨン局部発
振周波数帯、たとえばアメリカ合衆国の場合、チ
ヤンネル２〜６、７〜13、および14〜83の局部発
振周波数帯に対してそれぞれバラクタ・ダイオー
ドが配列されている。各帯域内において、局部発
振器３０の特定の発振周波数は低域通過フイルタ
５０から供給される制御電圧によつて決定され
る。プリスケーラ３２は局部発振器３０の信号の
周波数をプログラム可能分周器３６の上限周波数
に関して選定された係数Ｋで分周する。たとえ
ば、VHF領域におけるチヤンネル２〜13に対し
てはＫは64であり、UHF領域におけるチヤンネ
ル14〜83に対してはＫは256（すなわち４×64）
である。以下に述べるような機能を持つた入力ス
イツチ３４はプリスケーラ３２の出力信号をプロ
グラム可能分周器３６に選択的に供給する。プロ
グラム可能分周器３６はプリスケーラ３２の出力
信号の周波数をプログラム可能係数Ｎによつて分
周する。プログラム可能係数Ｎは視聴者によつて
選定されたチヤンネルに関連してチヤンネル選択
器３８によつて決定される。Ｖ／Ｕ分周器４０は
プログラム可能分周器３６の出力信号（CHAN）
の周波数を、選択されたチヤンネルがVHF領域
である場合には係数４で、選択されたチヤンネル
がUHF領域である場合には係数１で分周する。
Ｖ／Ｕ分周器４０の出力信号（4/1出力）は位相
比較器４２の１つの入力に供給される。
選択されたチヤンネルが存在する帯域は帯域選
択器３９によつて決定される。帯域選択器３９は
局部発振器３０に結合されていてどのバラクタ・
ダイオードを付勢すべきであるかを決定し、また
プリスケーラ３２およびＶ／Ｕ分周器４０にも結
合されていてそれらの分周係数を決定する。
択器３９によつて決定される。帯域選択器３９は
局部発振器３０に結合されていてどのバラクタ・
ダイオードを付勢すべきであるかを決定し、また
プリスケーラ３２およびＶ／Ｕ分周器４０にも結
合されていてそれらの分周係数を決定する。
基準発振器４４はクリスタル制御型であり、そ
れ故比較的安定した周波数をもつた出力信号を発
生する。基準発信器４４の出力信号は同調装置２
８用の各種のタイミング信号を発生する基準分周
器４６に結合されている。基準分周器４６によつ
て発生されたタイミング信号の１つは基準周波数
（Ｒ）信号として利用される。基準周波数信号は
位相比較器４２の第２の入力に供給される。
れ故比較的安定した周波数をもつた出力信号を発
生する。基準発信器４４の出力信号は同調装置２
８用の各種のタイミング信号を発生する基準分周
器４６に結合されている。基準分周器４６によつ
て発生されたタイミング信号の１つは基準周波数
（Ｒ）信号として利用される。基準周波数信号は
位相比較器４２の第２の入力に供給される。
位相比較器４２は信号ＲとＶ／Ｕ分周器４０の
4/1出力との間の位相および周波数を比較し、位
相および周波数の偏差の方向に関連する極性と、
位相および周波数の偏差の大きさに関連する幅と
を持つたパルス列を発生する。4/1出力がＲより
も低い周波数である場合には位相比較器４２は負
方向パルスを発生する。逆に4/1出力がＲよりも
高い周波数である場合には、位相比較器４２は正
方向パルスを発生する。位相比較器４２のパルス
出力信号（φ出力）は以下に説明するような機能
を持つたモード・スイツチ４８を経て低域通過フ
イルタ５０に供給される。低域通過フイルタ５０
はパルス信号を濾波し、局部発振器３０用の制御
電圧を発生する。低域通過フイルタ５０は反転増
幅器を含んでいる。したがつて、制御電圧は負方
向パルスに応答して増大し、正方向パルスに応答
して減少する。制御電圧が上昇すると局部発振信
号の周波数は高くなり、制御電圧が低下すると局
部発振信号の周波数は低くなる。
4/1出力との間の位相および周波数を比較し、位
相および周波数の偏差の方向に関連する極性と、
位相および周波数の偏差の大きさに関連する幅と
を持つたパルス列を発生する。4/1出力がＲより
も低い周波数である場合には位相比較器４２は負
方向パルスを発生する。逆に4/1出力がＲよりも
高い周波数である場合には、位相比較器４２は正
方向パルスを発生する。位相比較器４２のパルス
出力信号（φ出力）は以下に説明するような機能
を持つたモード・スイツチ４８を経て低域通過フ
イルタ５０に供給される。低域通過フイルタ５０
はパルス信号を濾波し、局部発振器３０用の制御
電圧を発生する。低域通過フイルタ５０は反転増
幅器を含んでいる。したがつて、制御電圧は負方
向パルスに応答して増大し、正方向パルスに応答
して減少する。制御電圧が上昇すると局部発振信
号の周波数は高くなり、制御電圧が低下すると局
部発振信号の周波数は低くなる。
入力スイツチ３４およびモード・スイツチ４８
が、プリスケーラ３２の出力信号が連続的にプロ
グラム可能分周器３６の入力に供給され、位相比
較器４２の出力が連続的に低域通過フイルタ５０
の入力に供給されるような位置にあるとき、同調
装置２８は閉ループPLLあるいは合成モードの動
作状態にあると称される。この動作モードでは、
制御電圧はＲと4/1出力との間の位相および周波
数偏差を最少にするように変化し、その最少点で
PLLはロツクされると考えられる。PLLがロツク
されているとき、局部発振信号の周波数ｆLOは基
準周波数信号の周波数ｆRと、前述の分周係数を
もつて次式で示されるような関係にある。
が、プリスケーラ３２の出力信号が連続的にプロ
グラム可能分周器３６の入力に供給され、位相比
較器４２の出力が連続的に低域通過フイルタ５０
の入力に供給されるような位置にあるとき、同調
装置２８は閉ループPLLあるいは合成モードの動
作状態にあると称される。この動作モードでは、
制御電圧はＲと4/1出力との間の位相および周波
数偏差を最少にするように変化し、その最少点で
PLLはロツクされると考えられる。PLLがロツク
されているとき、局部発振信号の周波数ｆLOは基
準周波数信号の周波数ｆRと、前述の分周係数を
もつて次式で示されるような関係にある。
ｆLO＝256NfR
もしｆRが3.90625MHzに等しくされているなら
ば、プログラム可能係数Ｎは標準テレビジヨン
RF搬送波に同調するのに必要とする局部発振信
号のＭHzで表わされる周波数に等しい整数値を持
つている点に注目する必要がある。
ば、プログラム可能係数Ｎは標準テレビジヨン
RF搬送波に同調するのに必要とする局部発振信
号のＭHzで表わされる周波数に等しい整数値を持
つている点に注目する必要がある。
非標準周波数のRF搬送波に同調するために
は、各標準周波数のRF搬送波から非標準周波数
のRF搬送波への周波数変換により、実際のIF映
像搬送波とその公称値、たとえば45.75MHzとの
間の周波数偏差を表わすAFT（自動微同調）弁
別器５２の出力信号は、モード制御装置５４によ
つて発生されるAFT命令信号に応答する位相比
較器４２の出力信号の代りに、モード・スイツチ
４８によつて低域通過フイルタ５０に選択的に供
給される。この動作モード期間中は、局部発振器
の信号の周波数はAFT弁別器５２の出力信号に
応答して合成モード期間中に設定される公称値か
ら偏移され、実際のIF映像搬送波と45.75MHzと
の間の周波数偏差を減少させる。しかしながら、
合成モードが終了し、AFTモードが開始する前
に、局部発振周波数がその公称周波数に充分近く
なるように、すなわちＲと4/1出力との間の位相
および周波数偏差が第１の所定偏差値以下となる
ようにして、受像機が選択されたあるいは隣接す
る搬送波の音声搬送波あるいはカラー搬送波のよ
うな好ましくない搬送波に同調することがないよ
うに決定することが必要である。ロツク検出器５
６はこの目的を達成するためのものである。
は、各標準周波数のRF搬送波から非標準周波数
のRF搬送波への周波数変換により、実際のIF映
像搬送波とその公称値、たとえば45.75MHzとの
間の周波数偏差を表わすAFT（自動微同調）弁
別器５２の出力信号は、モード制御装置５４によ
つて発生されるAFT命令信号に応答する位相比
較器４２の出力信号の代りに、モード・スイツチ
４８によつて低域通過フイルタ５０に選択的に供
給される。この動作モード期間中は、局部発振器
の信号の周波数はAFT弁別器５２の出力信号に
応答して合成モード期間中に設定される公称値か
ら偏移され、実際のIF映像搬送波と45.75MHzと
の間の周波数偏差を減少させる。しかしながら、
合成モードが終了し、AFTモードが開始する前
に、局部発振周波数がその公称周波数に充分近く
なるように、すなわちＲと4/1出力との間の位相
および周波数偏差が第１の所定偏差値以下となる
ようにして、受像機が選択されたあるいは隣接す
る搬送波の音声搬送波あるいはカラー搬送波のよ
うな好ましくない搬送波に同調することがないよ
うに決定することが必要である。ロツク検出器５
６はこの目的を達成するためのものである。
ロツク検出器５６は位相比較器４２によつて発
生されたHI（高局部発振周波数）とLO（低局部
発振周波数）の各パルスの幅を吟味し、位相比較
器４２の出力パルスの極性と幅を制御する。その
幅がタイミング信号8Rを基準として決定された
第１の所定値以下に低下すると、ロツク検出器５
６はロツク信号を発生する。ロツク信号が発生し
た後は、モード制御装置５４は、ロツク信号が連
続的に発生されねばならない期間中待機する。こ
の期間はＲと4/1出力との間の位相および周波数
変差が現実に最少になるのに充分な長さとされて
いる。以下述べるように、ロツク検出器５６はま
た、同調装置２８のPLL部分が前に述べたような
停止状態（誤ロツク状態）となり、その後停止修
正装置５８に関連して適切な調整動作を行なう時
を決定するためにも利用される。
生されたHI（高局部発振周波数）とLO（低局部
発振周波数）の各パルスの幅を吟味し、位相比較
器４２の出力パルスの極性と幅を制御する。その
幅がタイミング信号8Rを基準として決定された
第１の所定値以下に低下すると、ロツク検出器５
６はロツク信号を発生する。ロツク信号が発生し
た後は、モード制御装置５４は、ロツク信号が連
続的に発生されねばならない期間中待機する。こ
の期間はＲと4/1出力との間の位相および周波数
変差が現実に最少になるのに充分な長さとされて
いる。以下述べるように、ロツク検出器５６はま
た、同調装置２８のPLL部分が前に述べたような
停止状態（誤ロツク状態）となり、その後停止修
正装置５８に関連して適切な調整動作を行なう時
を決定するためにも利用される。
AFTモードの間では、局部発振信号の周波数
が、AFT弁別器５２の出力信号に応答して、合
成モード期間中に設定されたその公称値から如何
に隔つているかを測定し、装置が不所望な搬送波
に同調するのを避けることが望ましい。AFTモ
ード期間中、局部発振信号の周波数がその公称値
からどの程度隔つているかを測定するために、入
力スイツチ３４は入力スイツチ制御装置６０によ
つて発生されるCOUNT信号に応答してプリスケ
ーラ３２の出力信号をプログラム可能分周器３６
の入力から切離す。COUNT信号は基準分周器４
６によつて発生される２種のタイミング信号（1/
２ＲおよびＲ）の１つから生成される周期的な矩
形波信号であつて、この信号はAFT命令信号に
応答して入力スイツチ３４に供給される。
COUNT信号の正の半サイノルの期間中にプログ
ラム可能分周器３６中で累積される計数値はオフ
セツト検出器６２によつて選択されたチヤンネル
にしたがつて決定された所定の数と比較される。
計数の剰余が周波数オフセツトの決定に誤差を導
入することがないように、入力スイツチ制御装置
６０によつてCOUNT信号の負の半サイクルの期
間中RSDET（リセツト検出器「ReSet
DETector」）信号が発生され、計数期間に先立
つてプログラム可能分周器３６をリセツトする。
もし累積計数値が予め設定された範囲になけれ
ば、オフセツト検出器６２はOFFSET信号を発
生する。
が、AFT弁別器５２の出力信号に応答して、合
成モード期間中に設定されたその公称値から如何
に隔つているかを測定し、装置が不所望な搬送波
に同調するのを避けることが望ましい。AFTモ
ード期間中、局部発振信号の周波数がその公称値
からどの程度隔つているかを測定するために、入
力スイツチ３４は入力スイツチ制御装置６０によ
つて発生されるCOUNT信号に応答してプリスケ
ーラ３２の出力信号をプログラム可能分周器３６
の入力から切離す。COUNT信号は基準分周器４
６によつて発生される２種のタイミング信号（1/
２ＲおよびＲ）の１つから生成される周期的な矩
形波信号であつて、この信号はAFT命令信号に
応答して入力スイツチ３４に供給される。
COUNT信号の正の半サイノルの期間中にプログ
ラム可能分周器３６中で累積される計数値はオフ
セツト検出器６２によつて選択されたチヤンネル
にしたがつて決定された所定の数と比較される。
計数の剰余が周波数オフセツトの決定に誤差を導
入することがないように、入力スイツチ制御装置
６０によつてCOUNT信号の負の半サイクルの期
間中RSDET（リセツト検出器「ReSet
DETector」）信号が発生され、計数期間に先立
つてプログラム可能分周器３６をリセツトする。
もし累積計数値が予め設定された範囲になけれ
ば、オフセツト検出器６２はOFFSET信号を発
生する。
OFFSET信号に応答してモード制御装置５４
はAFT命令信号を終了させ、それによつて合成
モードを再開させる。さらにＮの値は１づつ増加
され、各標準周波数のRF搬送波の上にある非標
準周波数のRF搬送波の探索を開始させる。PLL
がロツクされると、再びAFTモードが開始され
る。他のOFFSET信号の発生によつて表わされ
るように、明確にオフセツトしたRF搬送波が位
置していないならば、合成モードが開始され、各
標準周波数のRF搬送波より下の非標準周波数の
搬送波の探索を開始するためにＮは１づつ減少さ
れる。再びPLLがロツクされると、再度AFTが
開始される。
はAFT命令信号を終了させ、それによつて合成
モードを再開させる。さらにＮの値は１づつ増加
され、各標準周波数のRF搬送波の上にある非標
準周波数のRF搬送波の探索を開始させる。PLL
がロツクされると、再びAFTモードが開始され
る。他のOFFSET信号の発生によつて表わされ
るように、明確にオフセツトしたRF搬送波が位
置していないならば、合成モードが開始され、各
標準周波数のRF搬送波より下の非標準周波数の
搬送波の探索を開始するためにＮは１づつ減少さ
れる。再びPLLがロツクされると、再度AFTが
開始される。
局部発振信号の周波数がその公称値から如何程
離れているかを測定するためにAFTモード期間
中利用されるCOUNTおよびRSDET信号は、以
下に説明するように停止修正モード期間中も使用
される。
離れているかを測定するためにAFTモード期間
中利用されるCOUNTおよびRSDET信号は、以
下に説明するように停止修正モード期間中も使用
される。
同調装置２８が合成動作モードにあるとき、前
に述べたように制御電圧はその上限あるいは下限
のいずれかに間違つて駆動されてそこに留まり、
同調装置２８をいわゆる停止状態とする可能性が
ある。停止状態は局部発振器３０およびプリスケ
ーラ３２の動作特性に依存している。特定帯域の
最低チヤンネル（たとえば２−６帯域におけるチ
ヤンネル２）に対応する最低同調電圧よりもほん
の僅かに低い制御電圧において、およびその帯域
における最高チヤンネル（２−６帯域におけるチ
ヤンネル６）に対応する最高同調電圧よりもほん
の僅かに高い制御電圧において、局部発振器が停
止したり、局部発振信号の振幅が小さくなり過ぎ
てプリスケラー３２のような高速分周器によつて
計数されなくなるということは、バラクタ・ダイ
オードを含む電圧制御発振器の典型的な性質であ
る。新しいチヤンネルが選択されたときにPLLの
過渡的応答性に伴なつて一般に生ずるオーバーシ
ユートおよびリンギングによつて、また３つのテ
レビジヨン帯域に対する同調電圧の正規の動作範
囲は重なり合つており、その範囲の限界は一般に
同一ではないので、制御電圧は最低と最高の同調
電圧の間の制御電圧の正規動作範囲を超過するこ
とができる。したがつて、受像機の同調を第１の
帯域中のあるチヤンネルから第２の帯域中のある
チヤンネルに切換えると、第１の帯域中の正規の
動作範囲にあつた同調電圧は、最初は第２の帯域
の正規の動作範囲外にある。さらに、高速分周器
はその入力信号が存在しないかあるいは振幅が不
充分であるときには自己発振する可能性がある。
局部発振器３０およびプリスケーラ３２のこのよ
うな好ましくない特性を念頭において、各種の停
止状態の正確な性質について説明する。
に述べたように制御電圧はその上限あるいは下限
のいずれかに間違つて駆動されてそこに留まり、
同調装置２８をいわゆる停止状態とする可能性が
ある。停止状態は局部発振器３０およびプリスケ
ーラ３２の動作特性に依存している。特定帯域の
最低チヤンネル（たとえば２−６帯域におけるチ
ヤンネル２）に対応する最低同調電圧よりもほん
の僅かに低い制御電圧において、およびその帯域
における最高チヤンネル（２−６帯域におけるチ
ヤンネル６）に対応する最高同調電圧よりもほん
の僅かに高い制御電圧において、局部発振器が停
止したり、局部発振信号の振幅が小さくなり過ぎ
てプリスケラー３２のような高速分周器によつて
計数されなくなるということは、バラクタ・ダイ
オードを含む電圧制御発振器の典型的な性質であ
る。新しいチヤンネルが選択されたときにPLLの
過渡的応答性に伴なつて一般に生ずるオーバーシ
ユートおよびリンギングによつて、また３つのテ
レビジヨン帯域に対する同調電圧の正規の動作範
囲は重なり合つており、その範囲の限界は一般に
同一ではないので、制御電圧は最低と最高の同調
電圧の間の制御電圧の正規動作範囲を超過するこ
とができる。したがつて、受像機の同調を第１の
帯域中のあるチヤンネルから第２の帯域中のある
チヤンネルに切換えると、第１の帯域中の正規の
動作範囲にあつた同調電圧は、最初は第２の帯域
の正規の動作範囲外にある。さらに、高速分周器
はその入力信号が存在しないかあるいは振幅が不
充分であるときには自己発振する可能性がある。
局部発振器３０およびプリスケーラ３２のこのよ
うな好ましくない特性を念頭において、各種の停
止状態の正確な性質について説明する。
プリスケーラ３２が自己発振を起しているよう
な状態にあるとき、もし制御電圧が選択されたチ
ヤンネルに対する所望の制御電圧よりも低く、ま
たもし自己発振に基くプリスケーラ３２の出力周
波数が所望の局部発振周波数よりも高いならば、
制御電圧はその下限に誤駆動されてそこに固定さ
れることになる。プリスケーラ３２の自己発振周
波数はプログラム可能分周器３６の出力信号の周
波数を非常に高くし、PLLはすでに非常に低い制
御電圧をさらに誤つて低下させ、局部発振周波数
を引下げるので、この低レベル停止が生ずる。同
様に、もし制御電圧が所望の制御電圧よりも高
く、またもしプリスケーラ３２の自己発振周波数
が所望の局部発振周波数よりも低いと、制御電圧
はその上限に向けて誤駆動されてそこに固定さ
れ、PLLを高レベル停止状態にすることになる。
プリスケーラが自己発振しないと仮定すると、局
部発振器３０の周波数が充分に高く、上記プリス
ケーラに供給される局部発振信号の振幅がこのプ
リスケーラによる計数限界値以下に低下すると、
プリスケーラ３２の出力信号は本来のサイクル数
よりも少ないサイクル数となり、制御電圧はすで
に非常に高い局部発振信号の周波数をさらに高め
るように誤駆動される。その結果、制御電圧は究
極的にはその上限にまで駆動され、PLLは高レベ
ル停止状態となる。
な状態にあるとき、もし制御電圧が選択されたチ
ヤンネルに対する所望の制御電圧よりも低く、ま
たもし自己発振に基くプリスケーラ３２の出力周
波数が所望の局部発振周波数よりも高いならば、
制御電圧はその下限に誤駆動されてそこに固定さ
れることになる。プリスケーラ３２の自己発振周
波数はプログラム可能分周器３６の出力信号の周
波数を非常に高くし、PLLはすでに非常に低い制
御電圧をさらに誤つて低下させ、局部発振周波数
を引下げるので、この低レベル停止が生ずる。同
様に、もし制御電圧が所望の制御電圧よりも高
く、またもしプリスケーラ３２の自己発振周波数
が所望の局部発振周波数よりも低いと、制御電圧
はその上限に向けて誤駆動されてそこに固定さ
れ、PLLを高レベル停止状態にすることになる。
プリスケーラが自己発振しないと仮定すると、局
部発振器３０の周波数が充分に高く、上記プリス
ケーラに供給される局部発振信号の振幅がこのプ
リスケーラによる計数限界値以下に低下すると、
プリスケーラ３２の出力信号は本来のサイクル数
よりも少ないサイクル数となり、制御電圧はすで
に非常に高い局部発振信号の周波数をさらに高め
るように誤駆動される。その結果、制御電圧は究
極的にはその上限にまで駆動され、PLLは高レベ
ル停止状態となる。
前に述べたように、同調装置２８中において、
停止修正装置５８は位相比較器４２およびロツク
検出器５６に関連して利用され、停止状態を感知
し修正する。簡単に言えば、チヤンネル選択器３
８によるCHANGE信号の発生によつて示される
新しいチヤンネルが選択されると、先づ合成動作
モードが開始され、あるいはAFT動作モードの
終了後、合成動作モードが再開されたとき、所定
の時間間隔の後、ロツク検出器５６の出力信号
は、基準周波数信号とＶ／Ｕ分周器４０の4/1出
力信号との間の位相および周波数差が第１の所定
値以下にあるかどうかを確定するために比較され
る。特に、比較的長いタイミング信号HUPCK１
（HangUP ClocK１）の終了時に発生するタイミ
ング信号HUPCK２の間に、PLLがロツクされて
いないことを示す信号、すなわちLOCKの
論理的補信号を発生すると、停止修正装置５８は
停止修正動作モードであることを示すHUP
（Hang UP）信号を発生する。
停止修正装置５８は位相比較器４２およびロツク
検出器５６に関連して利用され、停止状態を感知
し修正する。簡単に言えば、チヤンネル選択器３
８によるCHANGE信号の発生によつて示される
新しいチヤンネルが選択されると、先づ合成動作
モードが開始され、あるいはAFT動作モードの
終了後、合成動作モードが再開されたとき、所定
の時間間隔の後、ロツク検出器５６の出力信号
は、基準周波数信号とＶ／Ｕ分周器４０の4/1出
力信号との間の位相および周波数差が第１の所定
値以下にあるかどうかを確定するために比較され
る。特に、比較的長いタイミング信号HUPCK１
（HangUP ClocK１）の終了時に発生するタイミ
ング信号HUPCK２の間に、PLLがロツクされて
いないことを示す信号、すなわちLOCKの
論理的補信号を発生すると、停止修正装置５８は
停止修正動作モードであることを示すHUP
（Hang UP）信号を発生する。
PLLが停止状態にあるとき、位相比較器４２に
よつて発生されるパルスはすべて同じではあるが
正しくない極性を持つている。HUPに応動し
て、モード・スイツチ４８は位相比較器４２の出
力パルスを低域通過フイルタ５０の入力から切離
して、代りに基準分周器４６によつて発生された
タイミング信号から引出された一定のデユーテ
イ・サイクルでかつ一定のくり返し率を持つた反
対極性のパルスを低域通過フイルタ５０の入力に
供給する。特に位相比較器４２によつて発生され
たHIおよびLO信号は停止修正装置５８に供給さ
れ、HUP信号の発生に応動して、これらの信号
は停止修正装置５８で使用されてHUPLAT
（Hang Up LATch）信号およびその論理的補信
号を生成する。HUPLAT信号はモー
ド・スイツチ４８に供給されて、一定周波数、一
定デユーテイ・サイクルの修正パルスの極性を決
定する。
よつて発生されるパルスはすべて同じではあるが
正しくない極性を持つている。HUPに応動し
て、モード・スイツチ４８は位相比較器４２の出
力パルスを低域通過フイルタ５０の入力から切離
して、代りに基準分周器４６によつて発生された
タイミング信号から引出された一定のデユーテ
イ・サイクルでかつ一定のくり返し率を持つた反
対極性のパルスを低域通過フイルタ５０の入力に
供給する。特に位相比較器４２によつて発生され
たHIおよびLO信号は停止修正装置５８に供給さ
れ、HUP信号の発生に応動して、これらの信号
は停止修正装置５８で使用されてHUPLAT
（Hang Up LATch）信号およびその論理的補信
号を生成する。HUPLAT信号はモー
ド・スイツチ４８に供給されて、一定周波数、一
定デユーテイ・サイクルの修正パルスの極性を決
定する。
制御電圧が、それが駆動され固定される限界値
から遠ざかると、基準周波数信号とＶ／Ｕ分周器
４０の出力信号との間の位相および周波数偏差が
第２の所定値以下となるときを確定するためにロ
ツク検出器５６の出力信号はモニタされる。停止
正モード期間中、ロツク検出器５６はタイミング
信号３２Ｒを利用して位相比較器４２によつて発
生されたHIおよびLO信号の幅が第２の所定限界
値以下に低下するときを確定する。タイミング信
号３２Ｒの周波数は、合成動作モード期間中にロ
ツク検出器５６で使用されるタイミング信号８Ｒ
の周波数よりも４倍高い周波数である。したがつ
て、停止修正モード期間中にLOCK信号が発生さ
れると、Ｒと4/1出力信号との間の位相および周
波数偏差はLOCK信号が合成動作モード期間中に
発生されるとき、4/1出力とＲ信号との間の位相
および周波偏差の必要量よりも４倍も小さいこと
（すなわち1/4倍であること）が必要となる。さら
に、LOCK信号が停止修正モード期間中に発生さ
れるとき、局部発振信号の周波数はその正しい周
波数に極めて近い値となる。
から遠ざかると、基準周波数信号とＶ／Ｕ分周器
４０の出力信号との間の位相および周波数偏差が
第２の所定値以下となるときを確定するためにロ
ツク検出器５６の出力信号はモニタされる。停止
正モード期間中、ロツク検出器５６はタイミング
信号３２Ｒを利用して位相比較器４２によつて発
生されたHIおよびLO信号の幅が第２の所定限界
値以下に低下するときを確定する。タイミング信
号３２Ｒの周波数は、合成動作モード期間中にロ
ツク検出器５６で使用されるタイミング信号８Ｒ
の周波数よりも４倍高い周波数である。したがつ
て、停止修正モード期間中にLOCK信号が発生さ
れると、Ｒと4/1出力信号との間の位相および周
波数偏差はLOCK信号が合成動作モード期間中に
発生されるとき、4/1出力とＲ信号との間の位相
および周波偏差の必要量よりも４倍も小さいこと
（すなわち1/4倍であること）が必要となる。さら
に、LOCK信号が停止修正モード期間中に発生さ
れるとき、局部発振信号の周波数はその正しい周
波数に極めて近い値となる。
LOCK信号に応答して停止修正装置５８はモー
ド・スイツチ４８を動作させて、一定のデユーテ
イ・サイクル、一定周波数の修正用パルスを低域
通過フイルタ５０から切離し、位相比較器４２の
出力パルスを再び低域通過フイルタ５０に供給す
る。停止修正が終了したときPLLが停止状態に戻
ることがないように、小さな誤差が以下に説明す
るように位相比較器４２の入力間に導入され、制
御電圧の変動を停止修正モード期間中の変化の方
向と同じ方向に一時的に保持する。
ド・スイツチ４８を動作させて、一定のデユーテ
イ・サイクル、一定周波数の修正用パルスを低域
通過フイルタ５０から切離し、位相比較器４２の
出力パルスを再び低域通過フイルタ５０に供給す
る。停止修正が終了したときPLLが停止状態に戻
ることがないように、小さな誤差が以下に説明す
るように位相比較器４２の入力間に導入され、制
御電圧の変動を停止修正モード期間中の変化の方
向と同じ方向に一時的に保持する。
停止修正モード期間中は、PLLは開ループの形
で動作する。すなわち、位相比較器４２の出力パ
ルスは低域通過フイルタ５０から切離される。停
止修正モード期間中、ロツク検出器５６と位相比
較器４２との共同作用によつて周波数偏差を決定
することができるように位相基準点を与えるため
に、基準周波数信号Ｒと同期関係にあるCOUNT
信号が停止修正モード期間中利用され、プリスケ
ーラ３２の出力信号を周期的にプログラム可能分
周器３６の入力から切離す。さらにプログラム可
能分周器３６およびＶ／Ｕ計数器４０はCOUNT
信号に先立つて発生されたRSDET信号に応答し
てリセツトされ、そのためこれらの分周器の計数
に残数があつても、これが周波数の偏差値に影響
を与えることはない。上述のようにして停止修正
モードを修了させることができない場合は、誤つ
た停止修正が行なわれるので、同調装置２８がそ
の停止修正モードに留まることがないようにする
ために、停止修正モードを開始させたHUPCK2
タイミング・パルスの次に発生するHUPCK2タ
イミング・パルスによつてその停止修正モードを
終了させる。さらに停止修正モードが終了した後
は、AFTモードが開始される前に別の停止修正
状態が生ずることがないように、ロツク検出器５
６の出力は次のHUPCK1タイミング信号の終り
で吟味される。さらに、新しいチヤンネルが選択
された後は、AFTモードが終了し、合成モード
が再開される毎に、ロツク検出器５６の出力は
HUPCK1タイミング信号の終りで吟味され、停
止修正が必要であるか否かを決定する。
で動作する。すなわち、位相比較器４２の出力パ
ルスは低域通過フイルタ５０から切離される。停
止修正モード期間中、ロツク検出器５６と位相比
較器４２との共同作用によつて周波数偏差を決定
することができるように位相基準点を与えるため
に、基準周波数信号Ｒと同期関係にあるCOUNT
信号が停止修正モード期間中利用され、プリスケ
ーラ３２の出力信号を周期的にプログラム可能分
周器３６の入力から切離す。さらにプログラム可
能分周器３６およびＶ／Ｕ計数器４０はCOUNT
信号に先立つて発生されたRSDET信号に応答し
てリセツトされ、そのためこれらの分周器の計数
に残数があつても、これが周波数の偏差値に影響
を与えることはない。上述のようにして停止修正
モードを修了させることができない場合は、誤つ
た停止修正が行なわれるので、同調装置２８がそ
の停止修正モードに留まることがないようにする
ために、停止修正モードを開始させたHUPCK2
タイミング・パルスの次に発生するHUPCK2タ
イミング・パルスによつてその停止修正モードを
終了させる。さらに停止修正モードが終了した後
は、AFTモードが開始される前に別の停止修正
状態が生ずることがないように、ロツク検出器５
６の出力は次のHUPCK1タイミング信号の終り
で吟味される。さらに、新しいチヤンネルが選択
された後は、AFTモードが終了し、合成モード
が再開される毎に、ロツク検出器５６の出力は
HUPCK1タイミング信号の終りで吟味され、停
止修正が必要であるか否かを決定する。
同調装置２８の停止修正モードに関する動作に
ついては、停止修正に関する第２図乃至第５図に
示されている上記同調装置２８の各部の動作に関
する説明によつてさらに明らかにして行く。説明
を簡単にするために、停止修正に直接関係のない
同調装置２８の部分については、その説明は極く
簡単にされている。しかしながら、これらの部分
については前述の米国特許第4031549号明細書中
に詳細に説明されている。
ついては、停止修正に関する第２図乃至第５図に
示されている上記同調装置２８の各部の動作に関
する説明によつてさらに明らかにして行く。説明
を簡単にするために、停止修正に直接関係のない
同調装置２８の部分については、その説明は極く
簡単にされている。しかしながら、これらの部分
については前述の米国特許第4031549号明細書中
に詳細に説明されている。
第２図に示す基準分周器４６の実施例は、基準
発振器４４の出力信号である連続パルスに応答し
て状態を変化する13段からなる２進リプル・カウ
ンタ２１２を含んでいる。リプル・カウンタ２１
４の所定段（図示せず）の出力信号は合成され
て、数字によつて示される周波数関数にある1/2
Ｒ、Ｒ、2R、8Rおよび32Rタイミング信号を生
成する。たとえば、10段目の出力信号は基準周波
数信号Ｒを発生するために使用される。その結
果、基準発振器４４の周波数が4MHzであると、
Ｒの周波数は3.90625KHzとなる。
発振器４４の出力信号である連続パルスに応答し
て状態を変化する13段からなる２進リプル・カウ
ンタ２１２を含んでいる。リプル・カウンタ２１
４の所定段（図示せず）の出力信号は合成され
て、数字によつて示される周波数関数にある1/2
Ｒ、Ｒ、2R、8Rおよび32Rタイミング信号を生
成する。たとえば、10段目の出力信号は基準周波
数信号Ｒを発生するために使用される。その結
果、基準発振器４４の周波数が4MHzであると、
Ｒの周波数は3.90625KHzとなる。
基準分周器４６はまたリセツト可能リプル・カ
ウンタ２１４を含んでおり、このリプル・カウン
タ２１４はリプル・カウンタ２１２の500KHz出
力信号（基準発振器４４の周波数が4MHzと仮定
すれば）に応答して状態を変化する。リプル・カ
ウンタ２１４は、新しいチヤンネルが選択された
ときにチヤンネル選択器３８によつて発生された
CHANGE信号に応答してリセツトされる。タイ
ミング信号HUPCK１およびHUPCK２は図示し
たようにリプル・カウンタ２１４の各段の出力信
号から発生される。内部ゲート論理回路（図示せ
ず）によつて、リプル・カウンタ２１４は所定時
間の後（すなわち所定の計数値に達した後）計数
動作が停止される。たとえば５乃至７秒の間にあ
る所定の時間は、同調装置２８がその完全な同調
演算過程を経て循環するのに充分な時間となるよ
うに定められている。そしてこの同調演算過程に
は前に説明したように、公称局部発振周波数を設
定してAFTモードに切換え、公称局部発信周波
数＋1MHzを設定してAFTモードに切換え、さら
に公称局部発振周波数−1MHzを設定してAFTモ
ードに切換える過程が含まれている。リプル・カ
ウンタ２１４が計数を行なつている所定期間中、
HUPCK1信号は512ミリ秒の周期を持つた矩形波
であり、HUPCK2信号は一連の負方向パルスで
ある。そしてこの各負方向パルスは32ミリ秒の持
続時間を持ち、HUPCK1信号の256ミリ秒からな
る各半サイクルの終りでHUPCK1信号の次の半
サイクルの直前において発生する。
ウンタ２１４を含んでおり、このリプル・カウン
タ２１４はリプル・カウンタ２１２の500KHz出
力信号（基準発振器４４の周波数が4MHzと仮定
すれば）に応答して状態を変化する。リプル・カ
ウンタ２１４は、新しいチヤンネルが選択された
ときにチヤンネル選択器３８によつて発生された
CHANGE信号に応答してリセツトされる。タイ
ミング信号HUPCK１およびHUPCK２は図示し
たようにリプル・カウンタ２１４の各段の出力信
号から発生される。内部ゲート論理回路（図示せ
ず）によつて、リプル・カウンタ２１４は所定時
間の後（すなわち所定の計数値に達した後）計数
動作が停止される。たとえば５乃至７秒の間にあ
る所定の時間は、同調装置２８がその完全な同調
演算過程を経て循環するのに充分な時間となるよ
うに定められている。そしてこの同調演算過程に
は前に説明したように、公称局部発振周波数を設
定してAFTモードに切換え、公称局部発信周波
数＋1MHzを設定してAFTモードに切換え、さら
に公称局部発振周波数−1MHzを設定してAFTモ
ードに切換える過程が含まれている。リプル・カ
ウンタ２１４が計数を行なつている所定期間中、
HUPCK1信号は512ミリ秒の周期を持つた矩形波
であり、HUPCK2信号は一連の負方向パルスで
ある。そしてこの各負方向パルスは32ミリ秒の持
続時間を持ち、HUPCK1信号の256ミリ秒からな
る各半サイクルの終りでHUPCK1信号の次の半
サイクルの直前において発生する。
入力スイツチ制御装置６０の実施例が第３図に
示されている。この論理は信号COUNTおよび
RSDETが第６図に示すような周期とデユーテ
イ・サイクルを持つように構成されている。さら
に、HUP信号あるいはAFT信号のいずれかが発
生されたときにCOUNTおよびRSDET信号が発
生されるように論理が構成されている。
示されている。この論理は信号COUNTおよび
RSDETが第６図に示すような周期とデユーテ
イ・サイクルを持つように構成されている。さら
に、HUP信号あるいはAFT信号のいずれかが発
生されたときにCOUNTおよびRSDET信号が発
生されるように論理が構成されている。
第４図に示す位相比較器４２の構造はアールシ
ーエー コーポレーシヨンより発売されている
CD4046集積回路のPLL中で使用されている「位
相比較器２」の位相比較器と同様な端縁部トリ
ガ・メモリ形式の位相比較器である。上記の
CD4046集積回路については、ニユージヤージ州
ソーマービルのアールシーエー コーポレーシヨ
ンから発売されている“RCA Solid−
State′74Data Book Series、SSD−203B、
COS／MOS Digital Integrated Circuits”中に
詳細に述べられている。簡単に言えば、位相比較
器４２は交叉結合された２対のセツト−リセツト
型フリツプ・フロツプを含んでいる。そして１対
のフリツプ・フロツプは４１４と４１６とからな
り、他の対のフリツプ・フロツプは４１８と４２
０とからなつている。各対は、主一従属関係とな
るように配列されている。Ｖ／Ｕ分調器４０の出
力信号、4/1出力はフリツプ・フロツプ（FF）４
１４の入力に供給される。基準周波数信号Ｒはイ
ンバータ４１２によつて反転されてその補信号
が生成され、この補信号は次いでフリツプ・フ
ロツプ（FF）４１８の駆動入力に供給される。
位相比較器４２の出力信号はHIおよびLOパルス
信号である。
ーエー コーポレーシヨンより発売されている
CD4046集積回路のPLL中で使用されている「位
相比較器２」の位相比較器と同様な端縁部トリ
ガ・メモリ形式の位相比較器である。上記の
CD4046集積回路については、ニユージヤージ州
ソーマービルのアールシーエー コーポレーシヨ
ンから発売されている“RCA Solid−
State′74Data Book Series、SSD−203B、
COS／MOS Digital Integrated Circuits”中に
詳細に述べられている。簡単に言えば、位相比較
器４２は交叉結合された２対のセツト−リセツト
型フリツプ・フロツプを含んでいる。そして１対
のフリツプ・フロツプは４１４と４１６とからな
り、他の対のフリツプ・フロツプは４１８と４２
０とからなつている。各対は、主一従属関係とな
るように配列されている。Ｖ／Ｕ分調器４０の出
力信号、4/1出力はフリツプ・フロツプ（FF）４
１４の入力に供給される。基準周波数信号Ｒはイ
ンバータ４１２によつて反転されてその補信号
が生成され、この補信号は次いでフリツプ・フ
ロツプ（FF）４１８の駆動入力に供給される。
位相比較器４２の出力信号はHIおよびLOパルス
信号である。
HI信号およびLO信号は共に初め理論的に低レ
ベル（すなわち０）にあると仮定する。および
4/1出力信号のいずれかの最初の正方向への変移
によつて出力信号の対応する１つを論理的高レベ
ル（すなわち１）にする。たとえば、第１の正方
向への変移が信号で起ると、LO信号は論理１
レベルとなり、第１の正方向への変移が4/1出力
信号で起ると、HI信号が論理１レベルとなる。
論理１レベルにある出力信号は、他の入力信号の
正方向への変移によつて位相比較器がリセツトさ
れるまでその状態に留まる。位相比較器４２がリ
セツトされると出力信号は共に論理０レベルにな
る。したがつて、位相比較器４２の２個の入力信
号間の位相および周波数誤差の極性は、その出力
信号が論理１レベルにあることによつて示され、
上記２つの入力信号間の位相および周波数誤差の
大きさは論理１にある出力信号の持続時間すなわ
ちパルス幅によつて示される。
ベル（すなわち０）にあると仮定する。および
4/1出力信号のいずれかの最初の正方向への変移
によつて出力信号の対応する１つを論理的高レベ
ル（すなわち１）にする。たとえば、第１の正方
向への変移が信号で起ると、LO信号は論理１
レベルとなり、第１の正方向への変移が4/1出力
信号で起ると、HI信号が論理１レベルとなる。
論理１レベルにある出力信号は、他の入力信号の
正方向への変移によつて位相比較器がリセツトさ
れるまでその状態に留まる。位相比較器４２がリ
セツトされると出力信号は共に論理０レベルにな
る。したがつて、位相比較器４２の２個の入力信
号間の位相および周波数誤差の極性は、その出力
信号が論理１レベルにあることによつて示され、
上記２つの入力信号間の位相および周波数誤差の
大きさは論理１にある出力信号の持続時間すなわ
ちパルス幅によつて示される。
正方向のRSφ（Reset位相比較器）信号は、
RSDET信号の正方向パルスの立上り端に応答す
る交叉結合されたセツト−リセツトFF４２１に
よつて発生され、COUNT信号の正方向の半サイ
クルの立上り端に応答して終了する。この様子は
第６図に示されている。RSφパルスは位相比較
器４２をリセツトするために使用され、そのため
HIおよびLO信号は共に停止修正モード期間中の
周波数偏差値を求めるサイクルの開始時点におい
て論理０レベルである。後程説明するように、停
止修正モードの終了時に、停止修正装置５８はあ
る条件のもとでSETφ（SET位相比較器）信号
を位相比較器４２に供給する。
RSDET信号の正方向パルスの立上り端に応答す
る交叉結合されたセツト−リセツトFF４２１に
よつて発生され、COUNT信号の正方向の半サイ
クルの立上り端に応答して終了する。この様子は
第６図に示されている。RSφパルスは位相比較
器４２をリセツトするために使用され、そのため
HIおよびLO信号は共に停止修正モード期間中の
周波数偏差値を求めるサイクルの開始時点におい
て論理０レベルである。後程説明するように、停
止修正モードの終了時に、停止修正装置５８はあ
る条件のもとでSETφ（SET位相比較器）信号
を位相比較器４２に供給する。
モード・スイツチ４８は第４図に示すように、
６個のナンド・ゲート４２２，４２４，４２６，
４２８，４３８および４４０、および３個の伝送
ゲート４３０、４３２および４３４を含み、この
モード・スイツチは位相比較器４２によつて発生
されたHI信号とLO信号のいずれか、AFT弁別装
置５２の出力信号、あるいはノア・ゲート４２５
によつてタイミング信号Ｒ，2Rから引出された
一定周波数、一定デユーテイ・サイクルの停止修
正信号を選択的に低域通過フイルタ５０に結合す
る。
６個のナンド・ゲート４２２，４２４，４２６，
４２８，４３８および４４０、および３個の伝送
ゲート４３０、４３２および４３４を含み、この
モード・スイツチは位相比較器４２によつて発生
されたHI信号とLO信号のいずれか、AFT弁別装
置５２の出力信号、あるいはノア・ゲート４２５
によつてタイミング信号Ｒ，2Rから引出された
一定周波数、一定デユーテイ・サイクルの停止修
正信号を選択的に低域通過フイルタ５０に結合す
る。
同調装置２８が合成モードにあるとき、HUP
は論理１レベルにあり、AFT信号は論理０レベ
ルにあり、その補論理AFTは論理１レベルにあ
る。それに対応してナンド・ゲート４３８および
４４０は消勢され、伝送ゲート４３４は非導通状
態となり、ナンド・ゲート４２２および４２４は
活性化されて、否定オア・ゲートとして動作する
ナンド・ゲート４２６および４２８を経てHIパ
ルスあるいはLOパルスのいずれかを伝送ゲート
すなわちスイツチ４３００および４３２へそれぞ
れ供給する。位相比較器４２によつてHIパルス
が発生されると、伝送ゲート４３０は導通状態と
なり、正方向パルスを低域通過フイルタ５０に供
給する。同様にLOパルスが位相比較器４２によ
つて発生されると、伝送ゲート４３２は導通状態
となり、それによつて負方向パルスを低域通過フ
イルタ５０に供給する。第４図に示すように、低
域通過フイルタ５０は反転モードに構成された演
算増幅器からなつている。その結果、正方向パル
スに応答して、低域通過フイルタは負電源電圧−
Ｖに向つて変化する制御電圧を発生し、負方向に
向うパルスに応答して、正電源電圧＋Ｖに向つて
変化する制御電圧を発生する。
は論理１レベルにあり、AFT信号は論理０レベ
ルにあり、その補論理AFTは論理１レベルにあ
る。それに対応してナンド・ゲート４３８および
４４０は消勢され、伝送ゲート４３４は非導通状
態となり、ナンド・ゲート４２２および４２４は
活性化されて、否定オア・ゲートとして動作する
ナンド・ゲート４２６および４２８を経てHIパ
ルスあるいはLOパルスのいずれかを伝送ゲート
すなわちスイツチ４３００および４３２へそれぞ
れ供給する。位相比較器４２によつてHIパルス
が発生されると、伝送ゲート４３０は導通状態と
なり、正方向パルスを低域通過フイルタ５０に供
給する。同様にLOパルスが位相比較器４２によ
つて発生されると、伝送ゲート４３２は導通状態
となり、それによつて負方向パルスを低域通過フ
イルタ５０に供給する。第４図に示すように、低
域通過フイルタ５０は反転モードに構成された演
算増幅器からなつている。その結果、正方向パル
スに応答して、低域通過フイルタは負電源電圧−
Ｖに向つて変化する制御電圧を発生し、負方向に
向うパルスに応答して、正電源電圧＋Ｖに向つて
変化する制御電圧を発生する。
同調装置２８がAFTモードにあるときは、信
号は論理１レベルにあり、信号AFTは論理
１レベルにあり、その補信号は論理０レベ
ルにある。したがつて、伝送ゲート４３０および
４３２は共に導通状態となり、伝送ゲート４３４
は導通状態となり、それによつてAFT弁別器５
２の出力信号をエミツタ・ホロワ・バツフア増幅
器４３６を経て低域通過フイルタ５０の入力に供
給する。
号は論理１レベルにあり、信号AFTは論理
１レベルにあり、その補信号は論理０レベ
ルにある。したがつて、伝送ゲート４３０および
４３２は共に導通状態となり、伝送ゲート４３４
は導通状態となり、それによつてAFT弁別器５
２の出力信号をエミツタ・ホロワ・バツフア増幅
器４３６を経て低域通過フイルタ５０の入力に供
給する。
同調装置２８が停止修正モードにあるときは、
信号は論理０レベルに、信号AFTは論理０
レベルに、その補信号は論理１レベルにあ
る。したがつて、ナンド・ゲート４２２および４
２４は消勢され、伝送ゲート４３４は非導通状態
にあり、基準周波数信号Ｒと同じ周波数を持ち、
この基準周波数信号のデユーテイ・サイクルの25
％のデユーテイ・サイクルを持つ停止修正信号は
ナンド・ゲート４３８および４４０に供給され
る。低域通過フイルタ５０に供給されるパルスの
極性は、ナンド・ゲート４３８と４４０のどちら
が活性化されるかによつて決まる。信号
HUPLATが論理１にあるときはナンド・ゲート
４４０が活性化され、信号が論理１に
あるときにはナンド・ゲート４３８が活性化され
る。
信号は論理０レベルに、信号AFTは論理０
レベルに、その補信号は論理１レベルにあ
る。したがつて、ナンド・ゲート４２２および４
２４は消勢され、伝送ゲート４３４は非導通状態
にあり、基準周波数信号Ｒと同じ周波数を持ち、
この基準周波数信号のデユーテイ・サイクルの25
％のデユーテイ・サイクルを持つ停止修正信号は
ナンド・ゲート４３８および４４０に供給され
る。低域通過フイルタ５０に供給されるパルスの
極性は、ナンド・ゲート４３８と４４０のどちら
が活性化されるかによつて決まる。信号
HUPLATが論理１にあるときはナンド・ゲート
４４０が活性化され、信号が論理１に
あるときにはナンド・ゲート４３８が活性化され
る。
第５図に示すロツク検出器５６の実施例は、Ｄ
型フリツプ・フロツプ５１２を含んでいる。位相
比較器４２からのHIおよびLO信号はノア・ゲー
ト５１４を経てフリツプ・フロツプ５１２のＤ
（データ）入力に供給される。HI信号、LO信号
のいずれかでも論理１レベルにあるとき、Ｅ入力
の論理レベルは０である。それ以外のとき、つま
りHI信号、LO信号の双方が０レベルのときには
Ｄ入力の論理レベルは１である。ノア・ゲート５
１６，５１８，５２０を含む選択回路は、HUP
および信号に応答してフリツプ・フロツプ
５１２のCK（クロツク）入力に8Rあるいは32R
のいずれかのタイミング信号を選択的に供給す
る。同調装置２８が合成モードにあるとき、
HUP信号は論理０レベルにあり、その補信号
は論理１レベルになり、停止修正モードで
はその逆になる。その結果、合成モード期間中は
8Rタイミング信号がフリツプ・フロツプ５１２
のCK入力に供給され、停止修正モード期間中は
32Rタイミング信号がフリツプ・フロツプ５１２
のCK入力に供給される。フリツプ・フロツプ５
１２のCK入力に供給される信号の各正方向への
変移時に、フリツプ・フロツプ５１２のＤ入力の
論理レベルは、LOCK信号が発生されるそのＱ出
力に転送される。もしHIおよびLOパルスが、
CK入力に供給される信号の正方向への変移相互
間の期間よりも狭いならば、HIパルスあるいは
LOパルスのいずれかに応答してフリツプ・フロ
ツプ５１２のＤ入力に発生される論理０レベル信
号は、フリツプ・フロツプ５１２のCK入力に供
給される信号の正方向への変移相互間で発生し、
Ｑ入力は論理１の状態に留まつている。したがつ
て、前にも述べたように、合成モードにおいて
は、位相比較器４２によつて発生されるHIおよ
びLOパルスの幅が、8Rタイミング信号の周波数
によつて決定される第１の所定幅よりも狭い場合
にLOCK信号が発生され、停止修正モードにおい
ては、32Rタイミング信号の周波数によつて決定
される第２の所定輻よりも狭い場合に同じく
LOCK信号が発生される。
型フリツプ・フロツプ５１２を含んでいる。位相
比較器４２からのHIおよびLO信号はノア・ゲー
ト５１４を経てフリツプ・フロツプ５１２のＤ
（データ）入力に供給される。HI信号、LO信号
のいずれかでも論理１レベルにあるとき、Ｅ入力
の論理レベルは０である。それ以外のとき、つま
りHI信号、LO信号の双方が０レベルのときには
Ｄ入力の論理レベルは１である。ノア・ゲート５
１６，５１８，５２０を含む選択回路は、HUP
および信号に応答してフリツプ・フロツプ
５１２のCK（クロツク）入力に8Rあるいは32R
のいずれかのタイミング信号を選択的に供給す
る。同調装置２８が合成モードにあるとき、
HUP信号は論理０レベルにあり、その補信号
は論理１レベルになり、停止修正モードで
はその逆になる。その結果、合成モード期間中は
8Rタイミング信号がフリツプ・フロツプ５１２
のCK入力に供給され、停止修正モード期間中は
32Rタイミング信号がフリツプ・フロツプ５１２
のCK入力に供給される。フリツプ・フロツプ５
１２のCK入力に供給される信号の各正方向への
変移時に、フリツプ・フロツプ５１２のＤ入力の
論理レベルは、LOCK信号が発生されるそのＱ出
力に転送される。もしHIおよびLOパルスが、
CK入力に供給される信号の正方向への変移相互
間の期間よりも狭いならば、HIパルスあるいは
LOパルスのいずれかに応答してフリツプ・フロ
ツプ５１２のＤ入力に発生される論理０レベル信
号は、フリツプ・フロツプ５１２のCK入力に供
給される信号の正方向への変移相互間で発生し、
Ｑ入力は論理１の状態に留まつている。したがつ
て、前にも述べたように、合成モードにおいて
は、位相比較器４２によつて発生されるHIおよ
びLOパルスの幅が、8Rタイミング信号の周波数
によつて決定される第１の所定幅よりも狭い場合
にLOCK信号が発生され、停止修正モードにおい
ては、32Rタイミング信号の周波数によつて決定
される第２の所定輻よりも狭い場合に同じく
LOCK信号が発生される。
停止修正装置５８は第５図に示されているよう
に交叉結合されたセツト−リセツト・フリツプ・
フロツプ５２２を有している。このフリツプ・フ
ロツプ５２２は、CHANGEあるいは信号の
発生後、HUPCK1の正方向半サイクルの直前の
負方向HUPCK2パルスの発生まで、すなわち256
−32＝224ミリ秒の期間、ロツク検出器５６のフ
リツプ・フロツプ５１２のＱ出力信号の検査を遅
延させる。32マイクロ秒の間継続する負方向
HUPCK2パルスの間、もしLOCK信号が論理１
レベルに留まつていなければ、ノア・ゲート５２
４は正方向SETHUP（SET Hang UP）修正信
号を発生し、この修正信号は次いで交叉結合され
たフリツプ・フロツプ５２６をセツトし、そのセ
ツト出力に発生するHUP信号は論理１レベルと
なる。
に交叉結合されたセツト−リセツト・フリツプ・
フロツプ５２２を有している。このフリツプ・フ
ロツプ５２２は、CHANGEあるいは信号の
発生後、HUPCK1の正方向半サイクルの直前の
負方向HUPCK2パルスの発生まで、すなわち256
−32＝224ミリ秒の期間、ロツク検出器５６のフ
リツプ・フロツプ５１２のＱ出力信号の検査を遅
延させる。32マイクロ秒の間継続する負方向
HUPCK2パルスの間、もしLOCK信号が論理１
レベルに留まつていなければ、ノア・ゲート５２
４は正方向SETHUP（SET Hang UP）修正信
号を発生し、この修正信号は次いで交叉結合され
たフリツプ・フロツプ５２６をセツトし、そのセ
ツト出力に発生するHUP信号は論理１レベルと
なる。
HUP信号に応答して、8Rタイミング信号はフ
リツプ・フロツプ５１２のCK入力から切離さ
れ、代りに32Rタイミング信号が結合される。さ
らに、信号の論理０レベルに応答してHUP
の論理補、HI、LOの各信号が、ナンド・ゲート
５２９および５３０を経て交叉結合されたセツ
ト・リセツト・フリツプ・フロツプ５２８の入力
に供給されるのを阻止する。フリツプ・フロツプ
５２８はおよびHUPLAT信号を発生す
るために利用される。HUPが発生されていると
きに位相比較器４２がHIパルスを発生すると、
つまり制御電圧を誤つて減衰させると、
HUPLAT信号は論理１レベルにセツトされる。
HUPが発生されているときに位相比較器４２が
LOパルスを発生すると、つまり局部発振周波数
を誤つて低下させると、信号は論理１
レベルにセツトされる。前に述べたように、
信号が論理１レベルにあるとき、一定
周波数、一定デユーテイ・サイクルの停止修正信
号は、制御電圧を上昇させる負方向パルスを持つ
ようにされる。逆にが論理１レベルに
あるときは、停止修正信号は、制御電圧を減少さ
せる正方向パルスを持つようにされる。したがつ
て、HUP信号の発生に応答して、制御電圧は停
止状態のときと逆の方向に所定の率で駆動され
る。修正パルスのデユーテイ・サイクルによつて
決定される率は、局部発振信号の周波数を比較的
短かい時間で正しい周波数とするが、正しい周波
数となり、停止修正が終了したときのオーバーシ
ユートが最少となるように選定されている。
リツプ・フロツプ５１２のCK入力から切離さ
れ、代りに32Rタイミング信号が結合される。さ
らに、信号の論理０レベルに応答してHUP
の論理補、HI、LOの各信号が、ナンド・ゲート
５２９および５３０を経て交叉結合されたセツ
ト・リセツト・フリツプ・フロツプ５２８の入力
に供給されるのを阻止する。フリツプ・フロツプ
５２８はおよびHUPLAT信号を発生す
るために利用される。HUPが発生されていると
きに位相比較器４２がHIパルスを発生すると、
つまり制御電圧を誤つて減衰させると、
HUPLAT信号は論理１レベルにセツトされる。
HUPが発生されているときに位相比較器４２が
LOパルスを発生すると、つまり局部発振周波数
を誤つて低下させると、信号は論理１
レベルにセツトされる。前に述べたように、
信号が論理１レベルにあるとき、一定
周波数、一定デユーテイ・サイクルの停止修正信
号は、制御電圧を上昇させる負方向パルスを持つ
ようにされる。逆にが論理１レベルに
あるときは、停止修正信号は、制御電圧を減少さ
せる正方向パルスを持つようにされる。したがつ
て、HUP信号の発生に応答して、制御電圧は停
止状態のときと逆の方向に所定の率で駆動され
る。修正パルスのデユーテイ・サイクルによつて
決定される率は、局部発振信号の周波数を比較的
短かい時間で正しい周波数とするが、正しい周波
数となり、停止修正が終了したときのオーバーシ
ユートが最少となるように選定されている。
第５図に示す停止修正装置５８の実施例の残り
の部分を、第６図を参照してさらに詳細に説明す
る。第６図には低レベル停止、高レベル停止の双
方の停止修正中に含まれる各種の波形が示されて
いる。第６図に示す波形は停止HUP信号が発生
した時点に開始される。
の部分を、第６図を参照してさらに詳細に説明す
る。第６図には低レベル停止、高レベル停止の双
方の停止修正中に含まれる各種の波形が示されて
いる。第６図に示す波形は停止HUP信号が発生
した時点に開始される。
前に説明したように、HUP信号が論理１レベ
ルになると、COUNTおよびRSDET信号が入力
スイツチ制御装置６０によつて発生される。プリ
スケーラ３２の出力信号がプログラム可能分周器
３６の入力から切離されるCOUNT信号の負の半
サイクルの期間で、COUNT信号の正の半サイク
ルの直前において、RSDET信号はプログラム可
能分周器３６、Ｖ／Ｕ分周器４０および位相比較
器４２をリセツトするために利用される。
COUNT信号の正の半サイクルの間に、プリスケ
ーラ３２の出力は再びプログラム可能分周器３６
の入力に結合される。さらに、HUP信号の発生
後、論理回路網５３１によつて発生される周期的
タイミング信号SMPCK（SaMple Clock）に応
答してロツク検出器５６の出力は周期的に検査さ
れ、停止修正モードを終了させるべき時期を決定
する。
ルになると、COUNTおよびRSDET信号が入力
スイツチ制御装置６０によつて発生される。プリ
スケーラ３２の出力信号がプログラム可能分周器
３６の入力から切離されるCOUNT信号の負の半
サイクルの期間で、COUNT信号の正の半サイク
ルの直前において、RSDET信号はプログラム可
能分周器３６、Ｖ／Ｕ分周器４０および位相比較
器４２をリセツトするために利用される。
COUNT信号の正の半サイクルの間に、プリスケ
ーラ３２の出力は再びプログラム可能分周器３６
の入力に結合される。さらに、HUP信号の発生
後、論理回路網５３１によつて発生される周期的
タイミング信号SMPCK（SaMple Clock）に応
答してロツク検出器５６の出力は周期的に検査さ
れ、停止修正モードを終了させるべき時期を決定
する。
第６図に示す低レベル停止状態では、低域通過
フイルタ５０の制御電圧は局部発振器３０の最低
保持電圧以下になり、局部発振器３０の動作を停
止させる。これによりプリスケーラ３２は所望の
周波数以上の周波数で発振する。期間Ｐ１におい
て、HUP信号の開始直後、停止修正装置５８が
この状態を修正するのに充分な時間はない。この
状態はCOUNT信号の正の半サイクルの期間中の
CHAN信号によつて明示されている。もしPLLが
停止状態になければ、４個のCHANパルスが
COUNT信号の正の半サイクルの期間に発生され
る。これに対応してCOUNT信号の正の半サイク
ルの期間に１個の4/1出力パルスが発生される。
しかしながら、上記のように低レベル停止状態が
生ずると、プリスケーラ３２は所望の周波数以上
の周波数で発振する。この所望の周波数よりも高
い周波数をプログラム可能分周器３６で分周して
得られたCHANパルスは、COUNT信号の正の半
サイクルの間に４個以上発生し、その結果、4/1
出力パルスはＲ信号の負方向端縁（矢印によつて
示す）と位相が一致しなくなる。これによつて4/
１出力パルスの正方向端縁で開始し、Ｒパルスの
負方向端縁で終了する比較的幅の広いHI信号が
発生される。HIパルスの発生に応答してLOCK
信号が論理０レベルに低下する。COUNT信号の
正の半サイクルの残りの期間、HI信号は論理１
に留まつていて、各クロツク・パルスがＤフリツ
プ・フロツプ５１２のCK入力に供給されるの
で、上記COUNT信号の正の半サイクルの残りの
期間、LOCK信号は論理０レベルにある。
COUNT信号の正の半サイクルの終りにおいて、
HI信号は論理０レベルに低下する。しかしなが
ら、Ｒ信号はノア・ゲート５３３を活性化するた
めに使用され、Ｄフリツプ・フロツプ５１２を
COUNT信号の正の半サイクルの期間中セツト状
態にラツチされるので、LOCK信号は論理１に上
昇することができない。したがつて、COUNT信
号の正の半サイクル後の次の1/4サイクルの間に
SMPCKパルスが発生されるとき、LOCK信号は
なお論理０レベルにあり、同調装置２８は停止修
正モードに留まつている。
フイルタ５０の制御電圧は局部発振器３０の最低
保持電圧以下になり、局部発振器３０の動作を停
止させる。これによりプリスケーラ３２は所望の
周波数以上の周波数で発振する。期間Ｐ１におい
て、HUP信号の開始直後、停止修正装置５８が
この状態を修正するのに充分な時間はない。この
状態はCOUNT信号の正の半サイクルの期間中の
CHAN信号によつて明示されている。もしPLLが
停止状態になければ、４個のCHANパルスが
COUNT信号の正の半サイクルの期間に発生され
る。これに対応してCOUNT信号の正の半サイク
ルの期間に１個の4/1出力パルスが発生される。
しかしながら、上記のように低レベル停止状態が
生ずると、プリスケーラ３２は所望の周波数以上
の周波数で発振する。この所望の周波数よりも高
い周波数をプログラム可能分周器３６で分周して
得られたCHANパルスは、COUNT信号の正の半
サイクルの間に４個以上発生し、その結果、4/1
出力パルスはＲ信号の負方向端縁（矢印によつて
示す）と位相が一致しなくなる。これによつて4/
１出力パルスの正方向端縁で開始し、Ｒパルスの
負方向端縁で終了する比較的幅の広いHI信号が
発生される。HIパルスの発生に応答してLOCK
信号が論理０レベルに低下する。COUNT信号の
正の半サイクルの残りの期間、HI信号は論理１
に留まつていて、各クロツク・パルスがＤフリツ
プ・フロツプ５１２のCK入力に供給されるの
で、上記COUNT信号の正の半サイクルの残りの
期間、LOCK信号は論理０レベルにある。
COUNT信号の正の半サイクルの終りにおいて、
HI信号は論理０レベルに低下する。しかしなが
ら、Ｒ信号はノア・ゲート５３３を活性化するた
めに使用され、Ｄフリツプ・フロツプ５１２を
COUNT信号の正の半サイクルの期間中セツト状
態にラツチされるので、LOCK信号は論理１に上
昇することができない。したがつて、COUNT信
号の正の半サイクル後の次の1/4サイクルの間に
SMPCKパルスが発生されるとき、LOCK信号は
なお論理０レベルにあり、同調装置２８は停止修
正モードに留まつている。
最終的には、修正パルスは制御電圧を、局部発
振器３０が発振を開始する点にまで上昇させる。
これが第６図の期間Ｐ２に示されている。こゝ
で、局部発振器３０の周波数は変化しはじめ、プ
リスケーラ３２の自己発振周波数はもはや局部発
振器３０の真の周波数を覆い隠すことはない。こ
の時点では、局部発振器３０の発振周波数は低
く、従つて、この局部発信器３０の発振周波数を
プリスケーラ３２およびプログラム可能分周器３
６で分周して得られるCHANパルスがCOUNT信
号の正の半サイクルの間に発生する数は４個より
も少なくなる。
振器３０が発振を開始する点にまで上昇させる。
これが第６図の期間Ｐ２に示されている。こゝ
で、局部発振器３０の周波数は変化しはじめ、プ
リスケーラ３２の自己発振周波数はもはや局部発
振器３０の真の周波数を覆い隠すことはない。こ
の時点では、局部発振器３０の発振周波数は低
く、従つて、この局部発信器３０の発振周波数を
プリスケーラ３２およびプログラム可能分周器３
６で分周して得られるCHANパルスがCOUNT信
号の正の半サイクルの間に発生する数は４個より
も少なくなる。
最終的には、第６図の期間Ｐ３において、局部
発振器の周波数は実質的に正しくなつており、４
個のCHANパルスがCOUNT信号の正の半サイク
ルの期間に発生される。このことは、COUNT信
号の正の半サイクルの終了直前において、4/1出
力信号が上昇することを意味する。この時点で、
局部発振信号の周波数はそれがあるべき周波数よ
りも僅かに高く、4/1出力の立上り端はＲパルス
の負方向端に僅かに先んじて発生する。位相比較
器はこれを検出し、比較的狭いHIパルスを発生
する。
発振器の周波数は実質的に正しくなつており、４
個のCHANパルスがCOUNT信号の正の半サイク
ルの期間に発生される。このことは、COUNT信
号の正の半サイクルの終了直前において、4/1出
力信号が上昇することを意味する。この時点で、
局部発振信号の周波数はそれがあるべき周波数よ
りも僅かに高く、4/1出力の立上り端はＲパルス
の負方向端に僅かに先んじて発生する。位相比較
器はこれを検出し、比較的狭いHIパルスを発生
する。
Ｄフリツプ・フロツプ５１２のCK入力に供給
されるパルスの立上り端は狭いHIパルスの双方
の端縁で生じるが、その持続期間中には生じない
ので、次のSMPCKパルスの発生する期間を通じ
て論理１レベルに留まつている。これに応じて、
論理回路５３２はRSHUP１（ReSet HangUP修
正１）を発生させ、これによつてフリツプ・フロ
ツプ５２６をリセツトし、HUP信号を論理０レ
ベルとして、停止修正モードを終了させる。
されるパルスの立上り端は狭いHIパルスの双方
の端縁で生じるが、その持続期間中には生じない
ので、次のSMPCKパルスの発生する期間を通じ
て論理１レベルに留まつている。これに応じて、
論理回路５３２はRSHUP１（ReSet HangUP修
正１）を発生させ、これによつてフリツプ・フロ
ツプ５２６をリセツトし、HUP信号を論理０レ
ベルとして、停止修正モードを終了させる。
HUP信号が論理０レベルに低下すると、
COUNT信号は論理１レベルに上昇し、それによ
つてプリスケーラ３２の出力信号をプログラム可
能分周器３６の入力に連続的に供給する。しかし
ながら、分周器３６および４０が計数を開始する
までにはある程度の遅れがあるから、最初の
CHANパルスは直ぐには発生しない。そのため、
Ｒパルスの立下り端は4/1出力パルスの立上り端
よりも僅かに先行している。換言すれば、位相比
較器４２から見れば、局部発振周波数はあたかも
僅かに低いように見える。これによつて、位相比
較器４２は、φ出力としてモード・スイツチ４８
を経て供給されるLOパルスを発生し、合成モー
ドの再開後しばらくの期間、制御電圧を上昇させ
る。修正された停止状態は低レベル停止状態であ
つたので、これは装置が低レベル停止状態に逆戻
りすることがないようにする。
COUNT信号は論理１レベルに上昇し、それによ
つてプリスケーラ３２の出力信号をプログラム可
能分周器３６の入力に連続的に供給する。しかし
ながら、分周器３６および４０が計数を開始する
までにはある程度の遅れがあるから、最初の
CHANパルスは直ぐには発生しない。そのため、
Ｒパルスの立下り端は4/1出力パルスの立上り端
よりも僅かに先行している。換言すれば、位相比
較器４２から見れば、局部発振周波数はあたかも
僅かに低いように見える。これによつて、位相比
較器４２は、φ出力としてモード・スイツチ４８
を経て供給されるLOパルスを発生し、合成モー
ドの再開後しばらくの期間、制御電圧を上昇させ
る。修正された停止状態は低レベル停止状態であ
つたので、これは装置が低レベル停止状態に逆戻
りすることがないようにする。
第６図に示す高レベル停止状態の間は、制御電
圧は局部発振器３０が非常に高い周波数で発振す
るようにこれを駆動し、その状態に保持する。こ
のため局部発振器３０の発振振幅は極めて小さく
なり、プリスケーラ３２はこの局部発振器３０の
出力を適正に計数することができなくなる。この
ため、COUNT信号の正の半サイクルの間に現わ
れるCHANパルスの数は４個以下になり、その間
に4/1出力は発生しない。その結果、Ｒパルスの
負方向端で開始し、RSDETパルスの正方向端で
終了する比較的広いLOパルスが発生される。こ
の比較的広いLOパルスに応答して、SMPCOKパ
ルスが発生したとき、LOCK信号は論理０レベル
にある。
圧は局部発振器３０が非常に高い周波数で発振す
るようにこれを駆動し、その状態に保持する。こ
のため局部発振器３０の発振振幅は極めて小さく
なり、プリスケーラ３２はこの局部発振器３０の
出力を適正に計数することができなくなる。この
ため、COUNT信号の正の半サイクルの間に現わ
れるCHANパルスの数は４個以下になり、その間
に4/1出力は発生しない。その結果、Ｒパルスの
負方向端で開始し、RSDETパルスの正方向端で
終了する比較的広いLOパルスが発生される。こ
の比較的広いLOパルスに応答して、SMPCOKパ
ルスが発生したとき、LOCK信号は論理０レベル
にある。
Ｐ２の期間では、停止修正装置５８の作用によ
つて、局部発振信号の周波数は、この局部発振器
のパルスが計数に充分な振幅となるような点にま
で低下させられる。この時点において、局部発振
信号の周波数はなお比較的高く、COUNT信号の
正の半サイクルの期間中、４個以上のCHANパル
スが発生する。したがつて、COUNT信号の正の
半サイクルの間、少なくとも１個のパルスが発生
される。したがつて、比較的幅の広いHIパルス
が発生され、SMPCKパルスが発生したときにロ
ツク信号を論理０レベルにする。
つて、局部発振信号の周波数は、この局部発振器
のパルスが計数に充分な振幅となるような点にま
で低下させられる。この時点において、局部発振
信号の周波数はなお比較的高く、COUNT信号の
正の半サイクルの期間中、４個以上のCHANパル
スが発生する。したがつて、COUNT信号の正の
半サイクルの間、少なくとも１個のパルスが発生
される。したがつて、比較的幅の広いHIパルス
が発生され、SMPCKパルスが発生したときにロ
ツク信号を論理０レベルにする。
最終的には、期間Ｐ３では、局部発振信号の周
波数は所望の周波数近くまで低下するので、HI
パルスの幅は非常に狭くなり、SMPCKパルスが
発生したときにLOCK信号が論理１レベルとな
る。この時点で停止修正は終了する。このとき、
局部発振器の周波数は正しい周波数よりも僅かに
高いことに注意する必要がある。
波数は所望の周波数近くまで低下するので、HI
パルスの幅は非常に狭くなり、SMPCKパルスが
発生したときにLOCK信号が論理１レベルとな
る。この時点で停止修正は終了する。このとき、
局部発振器の周波数は正しい周波数よりも僅かに
高いことに注意する必要がある。
停止修正が終了したとき、低レベル停止状態の
場合と同様に、COUNT信号の低下とSMPCKパ
ルスの低下との間の遅延期間中は、プログラム可
能分周器３６、Ｖ／Ｕ分周器４０の双方共計数を
行なわない。この遅延によつてＲ信号の立下り端
は4/1出力信号よりも僅かに先行し、それによつ
て局部発振周波数が非常に低いという明確な表示
を行なう。その結果、合成モードが再開されたと
き、低域通過フイルタ５０の制御電圧は高レベル
停止レベルに向つて駆動される。２回目の高レベ
ル停止が行なわれるのを防止するために、
RSHUP1およびHUPLAT信号が論理１レベルに
上昇したとき、正方向SETφ信号がノア・ゲー
ト５３４によつて発生される。このSETφ信号
は、位相比較器４２が停止修正の終了後、比較的
幅の広いHIパルスを一時的に発生するように上
記位相比較器４２をセツトするために使用され
る。その結果、高レベル停止修正の終了後、短時
間の間に制御電圧は低レベルに駆動され続ける。
場合と同様に、COUNT信号の低下とSMPCKパ
ルスの低下との間の遅延期間中は、プログラム可
能分周器３６、Ｖ／Ｕ分周器４０の双方共計数を
行なわない。この遅延によつてＲ信号の立下り端
は4/1出力信号よりも僅かに先行し、それによつ
て局部発振周波数が非常に低いという明確な表示
を行なう。その結果、合成モードが再開されたと
き、低域通過フイルタ５０の制御電圧は高レベル
停止レベルに向つて駆動される。２回目の高レベ
ル停止が行なわれるのを防止するために、
RSHUP1およびHUPLAT信号が論理１レベルに
上昇したとき、正方向SETφ信号がノア・ゲー
ト５３４によつて発生される。このSETφ信号
は、位相比較器４２が停止修正の終了後、比較的
幅の広いHIパルスを一時的に発生するように上
記位相比較器４２をセツトするために使用され
る。その結果、高レベル停止修正の終了後、短時
間の間に制御電圧は低レベルに駆動され続ける。
次のHUPCK2パルスの発生時に、もし上述の
ような形態で停止修正が終了しなければ、
RSHUP2パルスがノア・ゲート５３６によつて発
生され、前に述べたようにして停止修正モードを
終了させる。
ような形態で停止修正が終了しなければ、
RSHUP2パルスがノア・ゲート５３６によつて発
生され、前に述べたようにして停止修正モードを
終了させる。
論理回路５３２は次々とRSHUP1信号を発生
し、それによつて停止修正を終了させなければな
らないという２つの要求に応ずるものである。第
１に、LOCK信号が論理０レベルにある間、
SMPCKが発生していなければならず、第２に、
第１の要求に続いて、LOCK信号が論理１レベル
にあつたことに対してSMPCKパルスが発生され
ていなければならない。第１の状態は、停止修正
の開始期間中に、早すぎる停止リセツトが生じな
いことを保証する。ノア・ゲート５３７は第１の
要求を解読し、ノア・ゲート５３８および５３９
よりなるセツト−リセツト・フリツプ・フロツプ
をセツトして、この情報を蓄積される。ナンド・
ゲート５４０およびノア・ゲート５４１は第２の
状態を解続し、RSHUP1信号を発生させる。
し、それによつて停止修正を終了させなければな
らないという２つの要求に応ずるものである。第
１に、LOCK信号が論理０レベルにある間、
SMPCKが発生していなければならず、第２に、
第１の要求に続いて、LOCK信号が論理１レベル
にあつたことに対してSMPCKパルスが発生され
ていなければならない。第１の状態は、停止修正
の開始期間中に、早すぎる停止リセツトが生じな
いことを保証する。ノア・ゲート５３７は第１の
要求を解読し、ノア・ゲート５３８および５３９
よりなるセツト−リセツト・フリツプ・フロツプ
をセツトして、この情報を蓄積される。ナンド・
ゲート５４０およびノア・ゲート５４１は第２の
状態を解続し、RSHUP1信号を発生させる。
上に説明した例では、同調電圧が所望の同調電
圧に接近したとき、停止修正がリセツトされる。
同調電圧が、局部発振器３０が適切に動作を開始
し、プリスケーラ３２が局部発振器の出力の適正
なカウント動作を開始する閾値を越えたときに、
リセツトが行なわれるようにすることも可能であ
る。この閾値を越えるタイミングは停止修正装置
５８のタイミングに関して非同期的であるから、
COUNTサイクルは、誤つたプリスケーラ出力サ
イクルと正しいプリスケーラ出力サイクルの合成
をプログラム可能分周器３６が計数する間に起り
得る。この合成の計数は、SMPCKパルスの間に
LOCKが論理１レベルにあることによつて起り得
るものであり、これによつてPSHUP１を早すぎ
る時点に発生させることになる。4/1出力とＲと
の間の位相誤差を意識的に導入することによつ
て、同調電圧を停止レベルから離れて所望の同調
電圧に向つて駆動し続け、閾値電圧を安全に超過
し、装置が停止状態に戻ることがないようにする
ことができる。
圧に接近したとき、停止修正がリセツトされる。
同調電圧が、局部発振器３０が適切に動作を開始
し、プリスケーラ３２が局部発振器の出力の適正
なカウント動作を開始する閾値を越えたときに、
リセツトが行なわれるようにすることも可能であ
る。この閾値を越えるタイミングは停止修正装置
５８のタイミングに関して非同期的であるから、
COUNTサイクルは、誤つたプリスケーラ出力サ
イクルと正しいプリスケーラ出力サイクルの合成
をプログラム可能分周器３６が計数する間に起り
得る。この合成の計数は、SMPCKパルスの間に
LOCKが論理１レベルにあることによつて起り得
るものであり、これによつてPSHUP１を早すぎ
る時点に発生させることになる。4/1出力とＲと
の間の位相誤差を意識的に導入することによつ
て、同調電圧を停止レベルから離れて所望の同調
電圧に向つて駆動し続け、閾値電圧を安全に超過
し、装置が停止状態に戻ることがないようにする
ことができる。
同調電圧がその所望の値に落ち着くときに減衰
振動すること、すなわち同調電圧の過渡的応答性
が、所望の値を中心とする一連の上下へのオーバ
ーシユートで、各連続するオーバーシユートの振
幅が段々と小さくなつて行くことは、PLLでは普
通のことである。もし局部発振器３０が適正に動
作する同調電圧の閾値が所望の同調電圧に非常に
近ければ、停止修正のリセツト後、電圧が落ち付
くときに、オーバーシユートが上記の閾値を超過
し、装置を誤つて停止状態に戻してしまう可能性
がある。停止修正のリセツト時に4/1出力とＲと
の間に意識的に位相誤差を導入することにより同
調電圧を停止レベルから離れる方向に駆動し、そ
れによつて初期オーバーシユートを局部発振器が
誤動作を起す電圧閾値から遠ざけることができ
る。初期オーバーシユートが最大であるので、上
記の方法によつて装置が停止修正状態に戻るのを
最少限に押えることができる。
振動すること、すなわち同調電圧の過渡的応答性
が、所望の値を中心とする一連の上下へのオーバ
ーシユートで、各連続するオーバーシユートの振
幅が段々と小さくなつて行くことは、PLLでは普
通のことである。もし局部発振器３０が適正に動
作する同調電圧の閾値が所望の同調電圧に非常に
近ければ、停止修正のリセツト後、電圧が落ち付
くときに、オーバーシユートが上記の閾値を超過
し、装置を誤つて停止状態に戻してしまう可能性
がある。停止修正のリセツト時に4/1出力とＲと
の間に意識的に位相誤差を導入することにより同
調電圧を停止レベルから離れる方向に駆動し、そ
れによつて初期オーバーシユートを局部発振器が
誤動作を起す電圧閾値から遠ざけることができ
る。初期オーバーシユートが最大であるので、上
記の方法によつて装置が停止修正状態に戻るのを
最少限に押えることができる。
第１図は、この発明によつて構成された停止修
正装置を備えた位相ロツク・ループ形式のテレビ
ジヨン同調装置を使用したテレビジヨン受像機を
ブロツク・ダイヤグラムの形で示した図、第２
図、第３図、第４図および第５図は第１図に示す
同調装置の各部の構成を論理ダイヤグラムの形で
示した図、第６図は第１図に示す同調装置の停止
修正装置の動作を説明するための各種の波形を示
す図である。 ３０……局部発振器、制御可能発振手段、３２
……プリスケーラ、制御可能発振手段、３６……
プログラム可能分周器、制御可能発振手段、４４
……基準発振器、基準周波数信号源、４６……基
準分周器、基準周波数信号源、３４……入力スイ
ツチ、基準周波数信号源、４０……Ｖ／Ｕ分周
器、基準周波数信号源、４２……位相比較器、制
御手段、５０……低域通過フイルタ、制御手段、
５６……ロツク検出器、４８……モード・スイツ
チ、修正手段、５８……停止修正装置、修正手
段。
正装置を備えた位相ロツク・ループ形式のテレビ
ジヨン同調装置を使用したテレビジヨン受像機を
ブロツク・ダイヤグラムの形で示した図、第２
図、第３図、第４図および第５図は第１図に示す
同調装置の各部の構成を論理ダイヤグラムの形で
示した図、第６図は第１図に示す同調装置の停止
修正装置の動作を説明するための各種の波形を示
す図である。 ３０……局部発振器、制御可能発振手段、３２
……プリスケーラ、制御可能発振手段、３６……
プログラム可能分周器、制御可能発振手段、４４
……基準発振器、基準周波数信号源、４６……基
準分周器、基準周波数信号源、３４……入力スイ
ツチ、基準周波数信号源、４０……Ｖ／Ｕ分周
器、基準周波数信号源、４２……位相比較器、制
御手段、５０……低域通過フイルタ、制御手段、
５６……ロツク検出器、４８……モード・スイツ
チ、修正手段、５８……停止修正装置、修正手
段。
Claims (1)
- 【特許請求の範囲】 １ 制御信号に応答して制御された周波数を有す
る信号を発生する制御可能な発振器と、 上記制御された周波数をもつた信号と基準信号
との間の周波数または位相のずれの大きさと方向
に応答して上記制御信号を発生し、通常、周波数
または位相調整回路の動作の開始後、予め定めら
れた時間間隔の終了までに上記のずれを予め定め
られた大きさに減少させる制御手段と、 上記のずれが上記予め定められた大きさ以下の
ときロツク信号を発生する検出手段と、 上記予め定められた時間間隔に相当する持続時
間をもつたタイミング信号を発生するタイミング
手段と、 上記のずれを減少させる修正手段とからなり、 上記修正手段は上記タイミングおよび検出手段
に結合されていて、もし上記ロツク信号が存在し
なければ上記タイミング信号の終了時に上記制御
可能発振器用の修正信号を発生し、 また上記修正手段は上記タイミング信号の終了
時における上記制御信号の変化の方向を検出し
て、上記修正信号が上記タイミング信号の終了時
における上記制御信号の変化の方向と反対の変化
の方向を持つようにして上記のずれを減少させる
感知手段を含んでいる、 閉ループ周波数または位相調整回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/904,848 US4218657A (en) | 1978-05-11 | 1978-05-11 | Hangup corrector useful in locked loop tuning system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54147712A JPS54147712A (en) | 1979-11-19 |
| JPS6249768B2 true JPS6249768B2 (ja) | 1987-10-21 |
Family
ID=25419880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5797379A Granted JPS54147712A (en) | 1978-05-11 | 1979-05-10 | Closed loop tuner having device for preventing erroneous lock |
Country Status (18)
| Country | Link |
|---|---|
| US (1) | US4218657A (ja) |
| JP (1) | JPS54147712A (ja) |
| AT (1) | AT387876B (ja) |
| AU (1) | AU540791B2 (ja) |
| CA (1) | CA1131721A (ja) |
| DE (1) | DE2919071C2 (ja) |
| ES (1) | ES480484A1 (ja) |
| FI (1) | FI68336C (ja) |
| FR (1) | FR2425769B1 (ja) |
| GB (1) | GB2020931B (ja) |
| HK (1) | HK54986A (ja) |
| IT (1) | IT1115202B (ja) |
| MX (1) | MX4554E (ja) |
| MY (1) | MY8500716A (ja) |
| NL (1) | NL190500C (ja) |
| NZ (1) | NZ190418A (ja) |
| PL (1) | PL123484B1 (ja) |
| SE (1) | SE443481B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418851U (ja) * | 1990-06-06 | 1992-02-17 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5567248A (en) * | 1978-11-15 | 1980-05-21 | Sanyo Electric Co Ltd | Frequency synthesizerrtype channel selection device |
| US4368540A (en) * | 1981-06-05 | 1983-01-11 | Rca Corporation | Phase locked loop tuning system including a prescaler conditioned to oscillate at an out-of-band frequency |
| US4575761A (en) * | 1983-04-28 | 1986-03-11 | Rca Corporation | AFT arrangement for a double conversion tuner |
| US4653074A (en) * | 1985-01-24 | 1987-03-24 | Sperry Corporation | Bit sync generator |
| US5303398A (en) * | 1990-03-09 | 1994-04-12 | Thomson Consumer Electronics, Inc. | Stability detection method and apparatus for a tuning system |
| US5257409A (en) * | 1991-10-18 | 1993-10-26 | Motorola, Inc. | Frequency synthesizer with programming feedback |
| US5459765A (en) * | 1993-01-12 | 1995-10-17 | Nvision, Inc. | Phase comparator for biphase coded signal including preamble with code violation |
| DE102006062518A1 (de) * | 2006-12-29 | 2008-07-03 | Micronas Gmbh | Verfahren und Vorrichtung zur Phasenregelung |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2011710A1 (ja) * | 1968-06-27 | 1970-03-06 | North American Rockwell | |
| DE2163971C3 (de) * | 1971-12-22 | 1979-07-12 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltung zur digitalen Frequenzeinstellung eines Oszillators |
| US3971991A (en) * | 1974-09-04 | 1976-07-27 | Zenith Radio Corporation | Television tuning system with varactor malfunction detection |
| US4000476A (en) * | 1974-12-19 | 1976-12-28 | Digital Communications Corporation | Phase locked loop with circuit for preventing sidelock |
| US3958186A (en) * | 1975-03-10 | 1976-05-18 | Motorola, Inc. | Wideband phase locked loop transmitter system |
| SE384956B (sv) * | 1975-06-17 | 1976-05-24 | Ericsson Telefon Ab L M | Anordning for frekvensreglering av en oscillatorkrets |
| US4031549A (en) * | 1976-05-21 | 1977-06-21 | Rca Corporation | Television tuning system with provisions for receiving RF carrier at nonstandard frequency |
| US4100503A (en) * | 1976-07-21 | 1978-07-11 | W. C. Lindsey Inc. | Correlative tracking system with lock indicator |
| US4077016A (en) * | 1977-02-22 | 1978-02-28 | Ncr Corporation | Apparatus and method for inhibiting false locking of a phase-locked loop |
| US4131862A (en) * | 1977-10-13 | 1978-12-26 | Sperry Rand Corporation | Phase lock loop with narrow band lock-in and wideband acquisition characteristics |
-
1978
- 1978-05-11 US US05/904,848 patent/US4218657A/en not_active Expired - Lifetime
-
1979
- 1979-05-04 FI FI791442A patent/FI68336C/fi not_active IP Right Cessation
- 1979-05-04 SE SE7903924A patent/SE443481B/sv not_active IP Right Cessation
- 1979-05-07 AU AU46834/79A patent/AU540791B2/en not_active Expired
- 1979-05-10 GB GB7916169A patent/GB2020931B/en not_active Expired
- 1979-05-10 NL NLAANVRAGE7903703,A patent/NL190500C/xx not_active IP Right Cessation
- 1979-05-10 IT IT22541/79A patent/IT1115202B/it active
- 1979-05-10 CA CA327,496A patent/CA1131721A/en not_active Expired
- 1979-05-10 FR FR7911897A patent/FR2425769B1/fr not_active Expired
- 1979-05-10 NZ NZ190418A patent/NZ190418A/xx unknown
- 1979-05-10 JP JP5797379A patent/JPS54147712A/ja active Granted
- 1979-05-11 ES ES480484A patent/ES480484A1/es not_active Expired
- 1979-05-11 AT AT0351479A patent/AT387876B/de not_active IP Right Cessation
- 1979-05-11 MX MX79100729U patent/MX4554E/es unknown
- 1979-05-11 DE DE2919071A patent/DE2919071C2/de not_active Expired
- 1979-05-11 PL PL1979215515A patent/PL123484B1/pl unknown
-
1985
- 1985-12-30 MY MY716/85A patent/MY8500716A/xx unknown
-
1986
- 1986-07-24 HK HK549/86A patent/HK54986A/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418851U (ja) * | 1990-06-06 | 1992-02-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| FI68336B (fi) | 1985-04-30 |
| AU540791B2 (en) | 1984-12-06 |
| PL123484B1 (en) | 1982-10-30 |
| FI791442A (fi) | 1979-11-12 |
| GB2020931B (en) | 1982-06-23 |
| AT387876B (de) | 1989-03-28 |
| FI68336C (fi) | 1985-08-12 |
| MY8500716A (en) | 1985-12-31 |
| IT7922541A0 (it) | 1979-05-10 |
| US4218657A (en) | 1980-08-19 |
| GB2020931A (en) | 1979-11-21 |
| NZ190418A (en) | 1981-07-13 |
| FR2425769A1 (fr) | 1979-12-07 |
| MX4554E (es) | 1982-06-10 |
| DE2919071A1 (de) | 1979-11-22 |
| ATA351479A (de) | 1988-08-15 |
| SE7903924L (sv) | 1979-11-12 |
| JPS54147712A (en) | 1979-11-19 |
| ES480484A1 (es) | 1980-01-01 |
| IT1115202B (it) | 1986-02-03 |
| NL190500B (nl) | 1993-10-18 |
| AU4683479A (en) | 1979-11-15 |
| HK54986A (en) | 1986-08-01 |
| NL190500C (nl) | 1994-03-16 |
| CA1131721A (en) | 1982-09-14 |
| FR2425769B1 (fr) | 1985-10-04 |
| NL7903703A (nl) | 1979-11-13 |
| DE2919071C2 (de) | 1984-10-25 |
| SE443481B (sv) | 1986-02-24 |
| PL215515A1 (ja) | 1980-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4290029A (en) | Digital phase control circuit including an auxiliary circuit | |
| KR940001724B1 (ko) | 위상동기회로 | |
| US5285483A (en) | Phase synchronization circuit | |
| US4904948A (en) | Phase comparator circuit | |
| US5982239A (en) | Phase locked loop circuit and a picture reproducing device | |
| EP0028100B1 (en) | Tuning control apparatus for a receiver | |
| US3813610A (en) | Phase-locked loop in which frequency divider ratios are altered to obtain rapid lock-in | |
| US4109283A (en) | Frequency counter for a television tuning system | |
| JPS6249768B2 (ja) | ||
| JPH07264055A (ja) | 周波数ロックドループ | |
| JP2928255B2 (ja) | ライン同期信号検出回路 | |
| US6111471A (en) | Apparatus and method for setting VCO free-running frequency | |
| CA1197576A (en) | Phase locked loop with a synchronizing circuit | |
| US4245351A (en) | AFT Arrangement for a phase locked loop tuning system | |
| US4438528A (en) | Channel selection system for an electronic tuner | |
| US4262364A (en) | Electronic digital channel-selecting apparatus | |
| EP0145310B1 (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
| KR830000474B1 (ko) | 오고정상태 방지장치를 구비한 고정 루우프 동조 시스템 | |
| US4278903A (en) | Phase comparison circuit | |
| US5438285A (en) | Phase/frequency comparator | |
| JPS5942760Y2 (ja) | シンセサイザ方式選局装置 | |
| JPS6053485B2 (ja) | Ａｆｔ引込み範囲拡大装置 | |
| KR960010853B1 (ko) | 위상 동기 회로 | |
| CA1157918A (en) | Digital frequency-phase comparator | |
| KR830000284B1 (ko) | 전자식 디지탈 챤넬 선택기 |