Przedmiotem wynalazku jest urzadzenie do re¬ gulacji czestotliwosci i fazy dla ukladu strojenia z synchronizowana petla do korekcji w przypadku wystepowania blednej synchronizacji w wyniku przejsciowego niesprawnego dzialania elementów petli.Znane uklady z petla synchronizowana fazowo, sluzace do strojenia odbiorników telewizyjnych, znalazly uznanie u producentów odbiorników tele¬ wizyjnych ze wzgledu na ich mozliwosci genero¬ wania sygnalów heterodyny o wzglednie dokladnej i stabilnej czestotliwosci. Oprócz tego czestotli¬ wosci sygnalów heterodyny mozna latwo progra¬ mowac w zaleznosci od sygnalów binarnych, re¬ prezentujacych numery kanalów.Ogólnie uklady strojenia z petla synchronizowa¬ na fazowo zawieraja generator odniesienia, dziel¬ nik odniesienia sluzacy do podzialu czestotliwosci sygnalu wyjsciowego generatora odniesienia, prze¬ licznik wstepny sluzacy do podzialu sygnalu wyjs¬ ciowego czestotliwosci heterodyny przez okreslony wspólczynnik, programowany dzielnik sluzacy do podzialu czestotliwosci sygnalu wyjsciowego prze¬ licznika wstepnego przez wspólczynnik okreslony przez aktualnie wybierany kanal, komparator fazy sluzacy do wytwarzania ciagu impulsów reprezen¬ tujacych odchylenie fazy i/lub czestotliwosci po¬ miedzy sygnalem wyjsciowym dzielnika odniesie¬ nia: i sygnalem wyjsciowym programowanego dziel¬ nika oraz filtr dolnoprzepustowy sluzacy do wy- 10 20 twarzania napiecia sterujacego dla heterodyny w odpowiedzi na impulsy wytwarzane przez kom¬ parator fazy.Znane uklady strojenia z petla synchronizowana fazowo ze wzgledu na konfiguracje synchronizacji petli, moga byc blednie synchronizowane w wa¬ runkach odpowiadajacych jednemu z dwóch eks¬ tremów napiecia sterowania wytwarzanego przez filtr dolnoprzepustowy w wyniku czasowo wadli¬ wego dzialania jednego z elementów petli. Na przyklad, napiecie sterujace moze byc zwiekszane do wartosci jednego ze swych dwóch ekstremów i utrzymywane na jednym z nich, gdy amplituda sygnalu heterodyny jest ponizej poziomu progo¬ wego zliczania przelicznika wstepnego. W takim przypadku przelicznik wstepny nie bedzie wlas¬ ciwie liczyl i moze w rzeczywistosci wzbudzic sie oraz w wyniku tego zamaskowac prawdziwa cze¬ stotliwosc sygnalu heterodyny.Znane sa detektory wadliwego dzialania dla ukladów z synchronizowana petla, które wykrywa¬ ja i daja mozliwosc korekcji okresowej niespraw¬ nosci elementów w petli, na przyklad przedsta¬ wione w opisie patentowym Stanów Zjednoczonych nr 3 971 991 jednakze detektory te nie sa wlasciwe dla ukladów z petla synchronizowana fazowo i nie daja mozliwosci korekcji wszystkich stanów ewen¬ tualnej blednej synchronizacji w warunkach wy¬ stepujacych w takich systemach. Znany uklad stro¬ jenia jest przedstawiony w opisie patentowym Sta- 123 4843 123 484 4 nów Zjednoczonych nr 4 031 549. Stosowany w tym fv'***triElad«iec,toriiEarator iazy jest przedstawiony w pu- I * ¦ HyLik£c%i¥ &Qte; Solid Stali'74 Data Book Series, j SSD—203B, C * v4»*'*^VJ2^^zeni^ ^edhig wynalazku zawiera dzielnik j*^** odniesienia synchronizacji dolaczony do generato¬ ra "odniesienia* dla dostarczania sygnalów synchro¬ nizacji do poszczególnych elementów ukladu stro¬ jenia zawierajacego petle synchronizowana fazowo, zawierajaca heterodyne sterowana napieciowo, przelicznik wstepny, programowany dzielnik, dziel¬ nik V/U, komparator fazy, generator odniesienia, dzielnik odniesienia i filtr dolnoprzepustowy. Do dzielnika odniesienia synchronizacji jest dolaczony detektor synchronizacji oraz do dzielnika odnie¬ sienia jest dolaczony korektor blednej synchroni¬ zacji dolaczony równiez do przelacznika stanów pracy i detektora synchronizacji. Przelacznik sta¬ nów pracy zawiera dwa elementy NIE — I do wy¬ krywania zmiany sygnalów sterujacych.Dwa wejscia przelacznika stanów pracy sa do¬ laczone do dwóch wyjsc korektora blednej syn¬ chronizacji i dwa wejscia przelacznika stanów pracy sa dolaczone do dwóch wyjsc dzielnika od¬ niesienia dla odbioru sygnalów synchronizacji- i wyjscie jest dolaczone do doprowadzania syg¬ nalów do sterowanego generatora.Przelacznik stanów pracy jest dolaczony do de¬ tektora synchronizacji dla okreslenia stosunku fa¬ zowego pomiedzy sterowanym sygnalem a sygna¬ lem odniesienia.Korektor blednej synchronizacji zawiera element NIE—LUB do okresowego nadawania polaryzacji sygnalu sterujacego.Detektor synchronizacji zawiera na wejsciu ele¬ menty NIE—LUB dolaczone da korektora blednej synchronizacji dla dostarczania sygnalów steruja¬ cych.Do przelacznika stanów pracy jest dolaczone wyjscie dyskryminatora do wytwarzania sygnalu reprezentujacego zmiane czestotliwosci, którego wejscie jest dolaczone do ukladu filtrowania i wzmacniania posrednich czestotliwosci dolaczo¬ nego do miksera, którego wejscia sa dolaczone do heterodyny i do ukladu wejsciowego dostarczaja¬ cego sygnal nosny wielkich czestotliwosci," przy czym przelacznik stanów pracy doprowadza syg¬ nal dyskryminatora do sterowania generatora.Komparator fazy ukladu strojenia jest przysto¬ sowany do wytwarzania sygnalu bledu i jest do¬ laczony do filtru dolnoprzepustowego dla wytwa¬ rzania sygnalu sterujacego w odpowiedzi na syg¬ nal bledu oraz korektor blednej synchronizacji jest dolaczony poprzez przelacznik stanów pracy do filtru dolnoprzepustowego dla okresowego do¬ starczania sygnalu synchronizacji.[Przedmiot wynalazku jest przedstawiony w przy¬ kladzie wykonania na rysunku, na którym fig. 1 przedstawia w postaci schematu blokowego od¬ biornik telewizyjny, w którym jest zastosowany uklad strojenia z petla synchronizowana fazowo i korekcja wedlug wynalazku, fig. 2 ^ w postaci schematu logicznego dzielnik odniesienia ukladu strojenia z fig. 1, fig. 3 - w postaci schematu logicznego uklad sterowania przelacznikiem wejs¬ ciowym ukladu strojenia z fig. 1, fig. 4 — w po¬ staci schematu logicznego komparator fazy i prze¬ lacznik stanów pracy ukladu strojenia z fig. 1, fig. 5 — w postaci schematu logicznego korektor 5 blednej synchronizacji ukladu strojenia z fig. I oraz fig. 6 — wykres przedstawiajacy rózne prze¬ biegi czasowe, uzyteczne do zrozumienia dzialania ukladu korekcji blednej synchronizacji ukladu strojenia z fig. 1. io W odbiorniku pokazanym na fig. 1, uklad wejs¬ ciowy 12 filtruje i wzmacnia podawane do niego sygnaly o wielkiej czestotliwosci. Sygnaly te moga byc podawane do ukladu wejsciowego 12 z kon¬ wencjonalnego systemu antenowego (nie pokaza- 15 nego) lub z systemu kablowego (nie pokazanego).W przypadku, gdy na wejsciu ukladu 12 jest konwencjonalny system antenowy, do ukladu wejs¬ ciowego 12 sa podawane sygnaly o standardowych wielkich czestotliwosciach. W przypadku, gdy-wejs- 20 ciem ukladu 12 jest system kablowy, do ukladu wejsciowego 12 moga byc podawane sygnaly o nie¬ standardowych wielkich czestotliwosciach nosnych, przesunietych wzgledem standardowych czestotli¬ wosci nosnych. Na przyklad, w przypadku stoso- 25 wania systemu anteny zbiorczej, sygnaly nosne o wielkich czestotliwosciach, podawane do ukladu wejsciowego 12 moga byc przesuwane w zakresie czestotliwosci wzgledem standardowej czestotliwos¬ ci o az ±2 MHz.Sygnaly wyjsciowe ukladu wejsciowego 12 sa podawane do miksera 14, gdzie sa laczone z syg¬ nalem heterodyny o czestotliwosci wlasciwej do strojenia kanalu wybranego przez uzytkownika ce¬ lem wytworzenia sygnalów o posrednich czestotli¬ wosciach, posiadajacych nosna wizji o ustalonej 35 czestotliwosci tj. 45,75 MHz i towarzyszace nosne fonii i chrominancji. Sygnaly sa doprowadzone do ukladu filtrowania i wzmacniania 16 posrednich czestotliwosci dolaczonego do ukladu przetwarza¬ nia 20 sygnalów. Uklad przetwarzania 20 sygnalów 40 wytwarza sygnaly niosace informacje reprezentu¬ jaca wizje, fonie i chrominancje, uzyskane z syg¬ nalów o posrednich czestotliwosciach. W zalez¬ nosci od sygnalów przetwarzanych przez uklad przetwarzania 20 sygnalów obraz jest wytwarzany 45 przez kineskop 22 i sygnal akustyczny jest wytwa¬ rzany przez glosnik 24.Sygnal heterodyny jest wytwarzany przez uklad strojenia 28. Uklad strojenia 2$ wytwarza sygnaly heterodyny do strojenia wielkich czestotliwosci 50 nosnych standardowych i niestandardowych.Uklad strojenia 28 zawiera petle synchronizowa¬ na fazowo, zawierajaca heterodyne 30 sterowana napieciowo, przelicznik wstepny 32, programowany dzielnik 36, dzielnik V/U 40, komparator fazy 42, 55 generator odniesienia 44, dzielnik odniesienia 46 i filtr dolnoprzepustowy 50. Heterodyna 30 zawiera uklad z dioda waraktorowa dla kazdego z pasm czestotliwosci heterodyny, np. 'w Stanach Zjedno¬ czonych dla pasm czestotliwosci dla kanalów 2 — 6, 00 7 — 13 i. 14—83. W kazdym pasmie poszczególna cze- stotLiwosc heterodyny 30 jest okreslona przez na¬ piecie sterujacej podane do niej z filtru dolnoprze¬ pustowego-50; Przelicznik wstepny 32 dzieli, cze¬ stotliwosc sygnalu heterodyny przez wspólczynnik 05 K wybrany ze wzgledu na górne ograniczenie cze-5 jstotliwosci programowanego dzielnika 36. Na przy¬ klad, dla kanalów 2—13 w zakresie VHF jest rów¬ ne 64 i dla kanalów 14—83 w zakresie UHF, K jest równe 256 (tj. 4X64). Przelacznik wejsciowy 34, posiadajacy funkcje opisana ponizej, selektywnie podaje sygnal wyjsciowy przelicznika wstepnego 32 do programowanego dzielnika 36. Programowy dzielnik 36 dzieli * czestotliwosc sygnalu wyjscio¬ wego przelicznika wstepnego 32 przez programo¬ wany wspólczynnik N. Programowany wspólczyn¬ nik N jest okreslony przez selektor 38 kanalu we¬ dlug kanalu wybranego przez uzytkownika. Dziel¬ nik V/U 40 dzieli czestotliwosc sygnalu wyjscio¬ wego programowanego dzielnika 36 przez wspól¬ czynnik 4, gdy wybrany kanal jest w zakresie VHF i przez wspólczynnik 1, gdy wybrany' kanal jest w zakresie UHF. Sygnal- wyjsciowy dzielnika V7U 40 jest podawany na wejscie komparatora fazy 42.Pasmo, w którym znajduje sie wybrany kanal, jest okreslone przez selektor 39 pasm. Selektor 39 pasma jest polaczony z heterodyna 30 celem okre¬ slenia, który uklad z. dioda waraktorowa jest uru¬ chomiony, jak równiez przelicznikiem wstepnym 32 i dzielnikiem V/U . 40 celem okreslenia ich wspólczynników podzialu, przy czym dzielnik V/U 40 odbiera sygnal wyjsciowy KAN z programowa¬ nego dzielnika 36.Generator odniesienia 44 jest sterowany kwar- cowo i z tego powodu daje on sygnal wyjsciowy o wzglednie stabilnej czestotliwosci. Sygnal wyjs¬ ciowy generatora odniesienia 44 jest sprzezony z dzielnikiem odniesienia 46, który wytwarza rózne sygnaly dla .ukladu strojenia 28. Jeden z sygnalów wytwarzanych przez dzielnik odniesienia 46 jest stosowany jako sygnal R o czestotliwosci odnie¬ sienia. Sygnal R o czestotliwosci odniesienia jest podawany na drugie wejscie komparatora fazy 42.Komparator fazy 42 porównuje odchylke fazy i czestotliwosci pomiedzy sygnalami R i 4/1 WYJ i wytwarza ciag impulsów" o polaryzacji zaleznej od odchylek fazy i czestotliwosci oraz szerokosci zwiazanej z wartosciami odchylek fazy i czestot¬ liwosci. Kiedy sygnal 4/1 WYJ posiada czestotli¬ wosc mniejsza niz sygnal R, przez komparator fazy 42 sa wytwarzane ujemne impulsy. Przeciw¬ nie, kiedy sygnal 4/1 WYJ 42 posiada czestotliwosc wieksza niz sygnal R, prze^ komparator fazy sa wytwarzane dodatnie impulsy. Impulsowy sygnal wyjsciowy 0 WYJ komparatora fazy 42 jest po¬ dawany przez przelacznik 48 stanów pracy, dajacy funkcje opisana dalej, do filtru dolnoprzepusto- wego 50. Filtr dolnoprzepustowy 50 filtruje syg¬ naly impulsowe celem wytworzenia napiecia ste¬ rujacego dla heterodyny 30. Filtr dolnoprzepusto¬ wy 50 zawiera wzmacniacz odwracajacy. Stad, na¬ piecie sterujace wzrasta w odpowiedzi na impulsy ujemne i maleje w odpowiedzi na impulsy dodat-. nie* Wówczas, gdy napiecie sterujace wzrasta, cze¬ stotliwosc sygnalu heterodyny wzrasta, a gdy na¬ piecie sterujace maleje, czestotliwosc sygnalu he¬ terodyny maleje.Wówczas, gdy przelacznik wejsciowy 31 i prze¬ lacznic 48 stanów pracy sa w pozycji takiej, ze sygnal wyjsciowy przelicznika wstepnego 32 jest 13 484 6 poddawany w sposób ciagly na wejscie programo¬ wanego dzielnika 36 i sygnal wyjsciowy kompa- ratoru fazy 42 jest w sposób ciagly podawany na wejscLe- filtru dolnoprzepustowego 50, uklad stro- s jenia 28 jest okreslany jako bedacy w stanie pracy z synchronizowana petla lub w stanie pracy syntezy W tym stanie pracy napiecie sterujace zmienia sie celem zminimalizowania odchylki fazy i czestot¬ liwosci pomiedzy sygnalami R i 4/1 WYJ, w któ- 10 rym to punkcie uklad z petla synchronizowana fazo wo jest uwazany za synchronizowany. Wów¬ czas, gdy uklad z petla synchronizowana fazowo zostaje synchronizowany ze wspólczynnikami po¬ dzialu przytoczonymi powyzej, czestotliwosc i*lo 15 sygnalu generatora jest zwiazana z czestotliwoscia fR sygnalu czestotliwosci odniesienia za pomoca nastepujacego wyrazenia: fLO = 256 Nir Nalezy podkreslic, ze~ jezeli czestotliwosc fu jest 20 równa '3,90625 kHz, programowany wspólczynnik N posiada calkowita wartosc, równa czestotliwosci sygnalów heterodyny w MHz wymaganych do stro¬ jenia standardowej nosnej wielkich czestotliwosci telewizyjnych. 25 . , Celem strojenia niestandardowej czestotliwosci nosnej, sygnal wyjsciowy REG automatycznej re¬ gulacji czestotliwosci, reprezentujacy odchylke cze-r stotliwosci pomiedzy rzeczywista wartoscia nosnej wizji posrednich czestotliwosci i wartoscia nomi¬ nalna, np. 45,75 MHz, w wyniku przesuniecia nie¬ standardowych czestotliwosci nosnych wielkich czestotliwosci wzledem standardowych czestotli¬ wosci nosnych wielkich czestotliwosci, jest poda¬ wany selektywnie przez przelacznik 48 stanów pracy na filtr dolnoprzepustowy 50 w miejscu syg¬ nalu wyjsciowego komparatora fazy 42 w odpo¬ wiedzi na* sygnal wyjsciowy REG wywtarzany przez uklad sterowania 54 rodzajem pracy. W tym stanie pracy, okreslonym dalej jako rodzaj pracy 40 REG, czestotliwosc sygnalu heterodyny jest prze¬ sunieta wzgledem nominalnej wartosci utworzonej podczas stanu pracy syntezy w odpowiedzi na syg¬ nal wyjsciowy dyskryminatora 52 celem zmniej¬ szenia odchylki czestotliwosci pomiedzy rzeczywis- 45 ta nosna wizji posrednich czestotliwosci i 47,75 MHz. Jednakze, przed zakonczeniem stanu pracy syntezy i zapoczatkowaniem stanu pracy REG, konieczne jest stwierdzenie, ze czestotliwosc he¬ terodyny jest dostatecznie bliska czestotliwosci no¬ minalnej, tj ze odchylka fazy i czestotliwosci po¬ miedzy sygnalami R i 4/1 WYJ jest mniejsza niz odchylka okreslona poprzednio, tak aby uniknac strojenia odbiornika do niepozadanej nosnej, jak na przyklad nosnej fonii lub chrominancji dla wy¬ branej lub sasiedniej nosnej. Detektor synchroni¬ zacji 56 spelnia to zadanie. ^ Detektor synchronizacji 56 bada szerokosó im¬ pulsów HI 'wielkiej czestotliwosci heterodyny i im¬ pulsów LO malej czestotliwosci heterodyny, wy¬ twarzanych przez komparator fazy 42 dla sterowa- 80 nia polaryzacja j szerokoscia impulsów wyjscio¬ wych komparatora fazy 42. Wówczas, gdy szero¬ kosci zmniejszaja sie ponizej pierwszej "okreslonej uprzednio wartosci wzgledem sygnalu 8R, przez detektor synchronizacji 56 jest wytwarzany sygnal w SYN. Po wytworzeniu sygnalu SYN, uklad stero-123 7 wania 54 ' stanem pracy oczekuje przez pewien okres czasu, podczas którego sygnal SYN powinien byc wytwarzany w sposób ciagly, przy czym okres ten powinien byc dostatecznie dlugi dla zapew¬ nienia rzeczywistej minimalizacji odchylki fazy , i czestotliwosci pomiedzy sygnalami R i 4/1 WYJ.Jak zostanie opisane dalej, detektor synchronizacji 56 jest'takze wykorzystywany do okreslenia mo¬ mentu, kiedy czesc ukladu strojenia 28 jest w sta¬ nie blednej synchronizacji, jak opisano poprzednio lc i z tego powodu wywoluje, w polaczeniu z ko¬ rektorem 58 blednej synchronizacji, odpowiednie dzialanie na rzecz korekcji.W stanie pracy REG jest pozyteczne okreslenie na ile czestotliwosc sygnalu heterodyny zostala przesunieta w odpowiedzi na sygnal wyjsciowy REG dyskryminatora 52 wzgledem jej nominalnej wartosci utworzonej w stanie .pracy syntezy dla unikniecia dostrojenia ukladu do niepozadanych nosnych. Celem okreslenia, na ile czestotliwosc 2Q sygnalu heterodyny zostala przesunieta wzgledem wartosci nominalnej w stanie pracy REG prze¬ lacznik wejsciowy 34 odlacza sygnal wyjsciowy przelicznika wstepnego 32 od wejscia programo¬ wanego dzielnika 36 w odpowiedzi na sygnal 25 ZLICZANIE wytwarzany przez uklad sterowania 60 przelacznikiem wejsciowym.Sygnal ZLICZ jest periodycznym przebiegiem prostokatnym wytworzonym z jednego z dwóch sygnalów 1/2 R i R wytwarzanych przez dzielnik 30 odniesienia 46 ,i podawanych na przelacznik wejs¬ ciowy 34 w odpowiedzi na sygnal wyjsciowy REG.Wartosc zliczania zmagazynowana w programowym dzielniku 36 podczas dodatniej polowy cyklu sy¬ gnalu ZLICZ jest porównywana z liczba okreslona 35 na podstawie wybranego kanalu przez detektor przesuniecia 62. Poniewaz pozostalosci zliczania nie wprowadzaja bledu okreslenia czestotliwosci prze¬ suniecia, sygnal detektora zerowania ZER jest wy¬ twarzany podczas ujemnej polówki okresu syg- 4ó nalu ZLICZt przez uklad sterowania 60 przelacz¬ nikiem wejsciowym celem zerowania programo¬ wanego dzielnika 36 przed okresem zliczania. Je¬ zeli stan zliczania nie miesci sie w okreslonym zakresie, sygnal jest wytwarzany przez. detektor 45 przesuniecia 62.W odpowiedzi na sygnal detektora przesunie¬ cia 62, uklad sterowania 54 stanem pracy konczy sygnal wyjsciowy REG, w wyniku czego powoduje ponowne zapoczatkowanie stanu pracy syntezy. 50 Oprócz tego wartosc N wzrasta o 1 celem zapo¬ czatkowania poszukiwania niestandardowej czestot¬ liwosci nosnej wielkich czestotliwosci powyzej od¬ powiedniej standardowej czestotliwosci nosnej wiel¬ kich czestotliwosci wówczas, gdy uklad z petla 55 synchronizowana fazowo jest synchronizowany, po¬ nownie zostaje zapoczatkowany stan pracy REG.Jezeli nie zostanie zlokalizowana dodatnio prze¬ sunieta nosna wielkich czestotliwosci, jak pokaza¬ no przez wytworzenie innego sygnalu, stan pracy ! 60 syntezy jest zapoczatkowany i N wzrasta o 1 ce¬ lem -zapoczatkowania poszukiwania niestandardo¬ wej czestotliwosci nosnej wielkich czestotliwosci ponizej odpowiedniej '- standardowej czestotliwosci nosnej Wielkich* czestotliwosci. Wówczas, gdy uklad . ^5.. 8 z petla synchronizowana fazowo jest synchroni¬ zowany ponownie, stan pracy REG jest ponownie - zapoczatkowany.Sygnaly stosowane w stanie pracy REG do okres¬ lania, na ile czestotliwosc heterodyny zostala prze¬ sunieta od wartosci nominalnej, sa stosowane tak¬ ze podczas opisanego ponizej stanu pracy korekcji blednej synchronizacji.Wówczas, gdy uklad strojenia 28 jest w stanie pracy syntezy, jak zauwazono poprzednio, umiesz¬ czenie ukladu strojenia 28 w tak zwanym stanie blednej synchronizacji jest mozliwe z powodu bled¬ nego przesuniecia napiecia sterujacego do górnej albo dolnej granicy i utrzymanie go na niej. Stan blednej synchronizacji zalezy od charakterystyk roboczych heterodyny 30 d przelicznika wstepne¬ go 32.Jest typowe dla napiecia heterodyn sterowanych napieciowo, które zawieraja diody waraktorowe, ze przy napieciu sterujacym o wartosci ponizej najmniejszego napiecia sterujacego, odpowiadajace¬ go najnizszemu kanalowi w poszczególnym pasmie (tj. kanal 2 w pasmie 2—6) i przy napieciu ste¬ rujacym o wartosci powyzej najwiekszego napiecia sterujacego, odpowiadajacego najwyzszemu kana¬ lowi w poszczególnym pasmie (np. kanal 6 w pas¬ mie 2—6), heterodyna moze ^przerywac generacje lub amplituda sygnalu heterodyny moze byc zbyt mala dla zliczania przez dzielnik o duzej szyb¬ kosci, jak np, przelicznik wstepny 32. Jest moz¬ liwe osiagniecie przez napiecie sterujace normal¬ nego zakresu roboczego napiec sterujacych po¬ miedzy najmniejszym i najwiekszym napieciem strojenia z powodu oscylacji gasnacych zwiaza¬ nych normalnie z odpowiedzia przejsciowa ukladu z petla synchronizowana fazowo przy wyborze no¬ wego kanalu i ze wzgledu na to, ze chociaz nor¬ malne zakresy napiecia roboczego strojenia dla trzech pasm telewizyjnych zwykle zachodza na siebie, granice zakresów nie sa zwykle identyczne.' Stad, kiedy strojenie odbiornika zmienia sie od" kanalu w jednym pasmie do kanalu w drugim pasmie, napiecie sterujace, które znajdowalo sie w normalnym zakresie roboczym w pierwszym pasmie, moze byc poczatkowo na zewnatrz nor¬ malnego zakresu roboczego drugiego pasma. Oprócz tego, dzielnik o duzej szybkosci moze sie wzbu¬ dzic, gdy jego sygnal wejsciowy nie wystepujf lub posiada niewystarczajaco duza amplitude. Do¬ kladna natura róznych stanów blednej synchroni¬ zacji moze byc opisana, przy uwzglednieniu wspo¬ mnianych niepozadanych cech heterodyny 30 i przelicznika wstepnego 32.Wówczas, gdy warunki pracy sa takie, ze prze¬ licznik wstepny 32 wzbudza sie, jezeli napiecie sterujace jest mniejsze od wymaganego napiecia sterujacego dla wybranego kanalu i jezeli czestot¬ liwosc wyjsciowa przelicznika wstepnego 32 w wy¬ niku wzbudzenia jest wieksza niz wymagana cze¬ stotliwosc heterodyny, napiecie " sterujace zostanie nieprawidlowo przesuniete do swej dolnej granicy i utrzymane na tym^poziomie. Ta bledna syn¬ chronizacja zwiazana zdóliiyni poziomem wyste¬ puje w zwiazku • z tym, ; -ze) czestotliwosc samó- wzbudzenia przelicznika w-stepnegb¦¦?$%' powoduje.a 123 484 10 zbyt duza wartosc czestotliwosci sygnalu wyjscio¬ wego programowanego dzielnika 36, co powoduje, ze uklad z petla synchronizowana fazowo w spo¬ sób nieprawidlowy zmniejsza napiecie sterujace, które jest juz zbyt male, tak aby obnizyc czestot¬ liwosc heterodyny. Podobnie, jezeli napiecie ste¬ rujace jest wieksze niz wymagane napiecie steru¬ jace i jezeli czestotliwosc samowzbudzenia prze¬ licznika wstepnego 32 jest mniejsza niz wymagana czestotliwosc heterodyny, napiecie sterujace zostaje w sposób nieprawidlowy przesuniete do górnej gra¬ nicy i utrzymywSne na jej poziomie, powodujac stan blednej synchronizacji zwiazanej z wysokim poziomem. Zakladajac, ze przelicznik wstepny 32 nie wzbudza sie, gdy czestotliwosc heterodyny 30 jest dostatecznie duza, tak ze amplituda podanego do niej sygnalu zmniejsza sie do wartosci ponizej progu zliczania przelicznika wstepnego 32, sygnal wyjsciowy przelicznika wstepnego 32 moze posia¬ dac mniejsza liczbe okresów niz powinien i war¬ tosc napiecia sterujacego zostaje w sposób nie¬ prawidlowy przesunieta do góry w celu zwiek¬ szenia czestotliwosci sygnalu heterodyny, która jest juz zbyt duza. W wyniku tego wartosc na¬ piecia sterujacego jest rzeczywiscie przesuwana do górnej granicy i uklad z petla synchronizowa¬ na fazowo znajduje sie w stanie blednej synchro¬ nizacji zwiazanej z górnym poziomem.Jak zauwazono poprzednio, w ukladzie stroje¬ nia 28 jest stosowany korektor 58 blednej syn¬ chronizacji w polaczeniu z komparatorem fazy 42 i detektorem synchronizacji 56 celem wykrywania 1 korygowania blednej synchronizacji. W. skrócie, gdy wybierany jest nowy kanal (jak pokazano przez wytwarzanie sygnalu ZMIANA z selektora 38 kanalów), stan pracy syntezy jest zapoczatkowany w pierwszej kolejnosci, albo gdy stan pracy syn¬ tezy jest zapoczatkowany powtórnie, przy zakon¬ czeniu stanu pracy REG po okreslonym okresie czasu, gdy sygnal wyjsciowy detektora synchroni¬ zacji 56 jest sprawdzany celem okreslenia, czy odchylka fazy i czestotliwosci pomiedzy sygnalem R a sygnalem 4/1 WYJ dzielnika V/U 40 znajduje sie ponizej okreslonej wartosci. W szczególnosci, jezeli podczas sygnalu synchronizacji SYN 2 bled¬ nej synchronizacji, który wystepuje pod koniec wzglednie dlugiego sygnalu synchronizacji SYN 1, detektor synchronizacji 56 wytwarza sygnal dopel¬ nienia logiicznego, wskazujacy, ze uklad z petla synchronizowana fazowo nde jest synchronizowany, korektor 58 blednej synchronizacji generuje syg¬ nal KOR, który zapoczatkowuje stan korekcji blednej synchronizacji.Wówczas, gdy uklad z petla synchronizowana fazowo znajduje sie w stanie blednej synchroni¬ zacji, wszystkie impulsy wytwarzane prgez detek¬ tor fazy 42 posiadaja te sama, ale nieprawidlowa polaryzacje. W odpowiedzi na sygnal KOR prze¬ lacznik 48 stanów pracy odlacza impulsy wyjg- . ciowe komparatora fazy 42 od wejscia filtru dolno- przepu^owego 50 j podaje zamiast nich impulsy p przeciwnej pojaryzjacji, posiadajace okreslony WSpÓ&zynniH wypelnienia, wytworzone z sygna- lPW generojwanych Prsez. c}zie}nik pdniesjenia 46 na wejscia filaru. (JglngprzepugtgweEjo 5Q. W szcze¬ gólnosci sygnaly HI i LO wytworzone przez kom¬ parator fazy 42 sa podawane na korektor 58 bled¬ nej synchronizacji i w odpowiedzi na wytwarzanie sygnalu KOR sa wykorzystywane przez korektor 58 blednej synchronizacji dla wytwarzania sygnalu przelaczania PRZEL blednej synchronizacji i jego dopelnienia logicznego, które sa podawane do prze¬ lacznika 48 stanów pracy celem okreslenia pola¬ ryzacji impulsu korekcji o ustalonej czestotliwosci i ustalonym wspólczynniku wypelnienia. Na jedno z wejsc detektora fazy 42 jest podawany sygnal NAS0.Wówczas, gdy napiecie sterujace oddala sie od wartosci granicznej, do której bylo zblizone i na 15 niej utrzymywane, sygnal wyjsckJwy detektora synchronizacji 56 jest sledzony celem okreslenia momentu, kiedy odchylka fazy i czestotliwosci po¬ miedzy sygnalem czestotliwosci odniesienia i syg¬ nalem wyjsciowym dzielnika V/TJ 40 znajduje sie 20 ponizej drugiej okreslonej wartosci granicznej.Podczas stanu korekcji blednej synchronizacji de¬ tektor synchronizacji 56 wykorzystuje sygnal syn¬ chronizacji 32R celem okreslenia momentu, kiedy szerokosc sygnalów HI i LO wytworzonych przez 25 komparator fazy 42 zmniejszy sie ponizej drugiej okreslonej wartosci granicznej. Czestotliwosc sygna¬ lu 32R jest czterokrotnie wieksza niz czestotliwosc sygnalu 8R stosowanego przez detektor synchroni¬ zacji 56 podczas stanu pracy syntezy. Z tego powo¬ du, kiedy sygnal SYN jest wytwarzany podczas sta¬ nu korekcji blednej synchronizacji, odchylka fazy . i czestotliwosci pomiedzy sygnalami R i 4/1 WYJ powinna byc czterokrotnie mniejsza niz istniejace wymagania odnosnie odchylki fazy i czestotliwosci pomiedzy sygnalami 4/1 WYJ i R, kiedy sygnal jest wytwarzany podczas stanu pracy syntezy. Oprócz tego, kiedy sygnal SYN jest wytwarzany podczas stanu korekcji blednej synchronizacji, czestotliwosc sygnalu heterodyny jest bardzo bliska czestotli¬ wosci prawidlowej. 40 W odpowiedzi na sygnal SYN korektor 58 bled¬ nej synchronizacji powoduje, ze przelacznik 48 stanów pracy odlacza impulsy korekcji o ustalo¬ nym wspólczynniku wypelnienia i ustalonej cze¬ stotliwosci od filtru dolnoprzepustowego 5Q i po- 45 daje ponownie impulsy wyjsciowe komparatora fa¬ zy 42 na filtr dolnoprzepustowy 50. Dla dodatko- . wego zabezpieczenia przed powrotem do stanu blednej synchronizacji po zakonczeniu stanu ko¬ rekcji blednej synchronizacji wprowadzany jest 50 maly blad fazy pomiedzy wejscia komparatora fazy 42 (jak zostanie wyjasnione pózniej), celem czasowego utrzymania zmiany napiecia sterujact- go w tym samym kierunku w stanie korekcja blednej synchronizacji.- 55 JPpcjezas, stanu korekcji blednej synchronizacji, uklad pracuje \y konfiguracji czwartej petli, tj. impulsy wyjsciowe komparatora fazy 42 sa od¬ laczone od filtru dolnoprzepustowego 50. Celem wprowadzenia punktu odniesienia fazy tak, zeby 60 mozna, bylo dokonac znaczacego okreslenia cze¬ stotliwosci za pomoca komparatora fazy 42 w po¬ laczeniu z detektorem synchronizacji 58 podczas stanu, korekcji blednej synchronizacji, sygnal ZLICZ synchrpnicz,ny z sygnalem czestotliwosci od- g5 niesienia Jest stosowany w stanie korekcji blednej11 123 484 12 synchronizacji celem periodycznego odlaczania sy¬ gnalu wyjsciowego przelicznika wstepnego 32. od wejscia programowanego dzielnika 36. Oprócz te¬ go programowany dzielnik 36 i licznik V/U 40 sa zerowane w odpowiedzi na sygnal wytworzony przez uklad sterowania GO przelacznikiem przed sygnalem ZLICZ tak, ze zadna pozostalosc stanu zliczania tych dzielników nie moze oddzialywac na okreslenie odchylki czestotliwosci.Celem uwolnienia ukladu strojenia 28 od ko- - niecznosci pozostawania w stanie korekcji blednej synchronizacji w przypadku zlej korekcji blednej synchronizacji, która nie zakonczylaby sie w spo¬ sób opisany powyzej, jest on konczony przez im¬ puls wystepujacy po impulsie, który zapoczatko- wywuje stan korekcji blednej synchronizacji.Oprócz tego po zakonczeniu korekcji blednej syn¬ chronizacji wyjscie detektora synchronizacji 56 jest badane pod koniec nastepnego impulsu synchro¬ nizacji SYN 1 celem upewnienia sie, ze wystapil inny stan blednej synchronizacji przed zapoczat¬ kowaniem stanu pracy REG. Nastepnie, po wy¬ braniu nowego kanalu za kazdym razem po za¬ konczeniu stanu REG i powtórnym zapoczatko¬ waniu stanu pracy syntezy; wyjscie detektora syn¬ chronizacji 56 jest sprawdzane pod koniec trwania sygnalu SYN 1 celem okreslenia, czy zadana jest korekcja blednej synchronizacji.* Dokladniejsze zrozumienie stanu korekcji bled¬ nej synchronizacji ukladu strojenia 28 jest umoz¬ liwione dzieki dalszemu opisowi realizacji róznych czesci ukladu strojenia 28, pokazanych na fig. 2—5, które dotycza korekcji blednej ( synchronizacji. Dla zachowania spójnosci czesci ukladu strojenia 28, które nie sa zwiazane bezposrednio z korekcja blednej synchronizacji, nie sa opisane szczególowo.Dzielnik odniesienia 46 pokazany na fig. 2 za¬ wiera trzynastostopniowy licznik pulsacji 212, któ¬ ry zmienia swój stan w odpowiedzi na kolejne impulsy sygnalu wyjsciowego generatora odniesie¬ nia 44. Sygnaly wyjsciowe okreslonych stopni licz¬ nika pulsacji 212 (nie pokazane) sa polaczone tak, ze tworza-sygnaly 1/2 R, R, 2 R, 8R i 32 R, któ¬ rych czestotliwosci sa zwiazane ze soba tak, jak wskazuja liczbowe wspólczynniki. Na przyklad, syg¬ nal wyjsciowy dziesiatego stopnia jest wykorzysty¬ wany do wytwarzania sygnalu czestotliwosci odnie¬ sienia R. W wyniku tego, jesli generator odniesie¬ nia 44 posiada czestotliwosc 4 MHz, sygnal odnie¬ sienia R posiada czestotliwosc 3,90625 kllz..Dzielnik odniesienia 46 zawiera takze zerowany licznik pulsacji 214, który zmienia stan w odpo¬ wiedzi na sygnal wyjsciowy 500 kHz licznika pul¬ sacji 214 (przy zalozeniu, ze generator odniesienia 44 posiada czestotliwosc 4 MHz.) Licznik pulsacji , 214 jest zerowany w odpowiedzi na sygnal gen,e-_ rowany przez selektor 38 kanalów podczas wybie¬ rania nowego kanalu. Sygnaly SYN 1 i SYN 2 sa wytwarzane z sygnalów wyjsciowych róznych stop¬ ni licznika pulsacji 214 jak wskazano. Za pomoca g wewnetrznego ukladu logicznego (nie pokazanego) licznik pulsacji 214 jest blokowany ze wzgledu na zliczanie po okreslonym czasie (tj. po osiagnieciu okreslonego stanu licznika). Okreslony czas, np. pomiedzy 5 a 7 sek., zostaje wybrany jako dosta- 6, tecznie dlugi dla utworzenia okresu ukladu stroje¬ nia 28 podczas calego jego algorytmu strojenia, tj. syntezy nominalnej 'czestotliwosci heterodyny mi¬ nus 1 MHz i przelaczanie na stan pracy REG, jak poprzednio wyjasniono. Podczas okreslonego czasu* w którym licznik pulsacji 214 zlicza, jeden sygnal ¦ SYN41-jest przebiegiem prostokatnym o okresie 512 m/sek, a drugi sygnal SYN 2.^'jest ciagiem ujemnych impulsów, z których kazdy posiada czas trwania 32 msek i wystepuje na koncu kazdej po¬ lówki cyklu, trwajace 256 msejt sygnalu SYN I bezposrednio przed nastepna polowa cyklu syg¬ nalu SYN1. " , Uklad sterowania 60 przelacznikiem wejsciowym jest pokazany na fig. 3. Uklad logiczny jest wy¬ konany w taki sposób, ze sygnaly posiadaja okresy i wspólczynniki wypelnienia, jak pokazano na fig. 6. Oprócz tego uklad logiczny jest taki, ze sygnaly sa wytwarzane podczas wytwarzania syg¬ nalów dwóch stanów.Komparator fazy 42 z fig. 4 jest komparatorem fazy wyzwalanym zboczem typu pamieciowego.W skrócie, komparator fazy 42 zawiera dwie pary sprzezonych krzyzowo przerzujników 414 i 416 oraz 418 i 420. Sygnal wyjsciowy 4/1 WYJ dzielnika V/U 40, jest podawany na wejscie przerzutnika 414.Sygnal odniesienia R jest odwracany przez inwer- ter 412 w celu utworzenia sygnalu dopelnienia R, który z kolei jest podawany na wejscie przerzut¬ nika 41-8. Sygnaly wyjsciowe komparatora fazy 42 sa impulsowymi sygnalami HI i LO.Zakladajac poczatkowo, ze oba sygnaly maja wartosci logiczne „0", pierwsze dodatnie przejscie sygnalu R lub 4/1 WYJ powoduje przejscie jed¬ nego z sygnalów wyjsciowych do wartosci logicz¬ nej „1". Przykladowo, jesli pierwsze dodatnie przej¬ scie wystepuje w sygnale R, sygnal LO przejdzie do wartosci logicznej „1" i jesli pierwsze dodatnie przejscie wystepuje w sygnale 4/1 WYJ, sygnal HI przejdzie do wartosci logicznej „1". Sygnal wyjs¬ ciowy o wartosci logicznej „1" bedzie mial te war¬ tosc az do momentu wyzerowania komparatora fazy 42 przez dodatnie przejscie innego sygnalu wejsciowego, w.którym to czasie oba sygnaly wej¬ sciowe beda mialy wartosc logiczna -,,0'\ W zwiazku z tym znak bledu fazy i czestotliwosci pomiedzy dwoma sygnalami wejsciowymi kompa¬ ratora fazy 42 jest wskazywany przez to który z jego sygnalów wyjsciowych ma wartosc logiczna „1" oraz wartosc bledu fazy i czestotliwosci pomie¬ dzy jego dwoma sygnalami wejsciowymi jest wska¬ zywany przez czas trwania lub szerokosc impulsu sygnalu wyjsciowego, który ma wartosc logicz¬ na „1".[Dodatni sygnal RS 0 (zerowanie komparatora fa¬ zy) jest wytwarzany przez dwa polaczone krzyzo¬ wo przerzutniki 421 w odpowiedzi na przednie zbocze dodatnich impulsów' sygnalu- ZER i kon^ czony w odpowiedzi na przednie zbocze dodatniej . polowy cyklu sygnalu ZLICZ (patrz fig. 6). Im¬ puls RS0 jest stosowany do zerowania kompara¬ tora fazy 42 w taki sposób, zje oba sygnaly HI i LO maja wartosc logiczna „0" na poczatku cyklu okreslania odchylki czestotliwosci w stanie korek¬ cji blednej' synchronizacji. Jak zostanie' wyjasnione pózniej, korektor 58 blednej synchronizacji podaje sygnal NAS0 nastawienia komparatora fazy do123 484 13 14 komparatora fazy 42 przy spelnieniu pewnych wa¬ runków podczas zakonczenia stanu, blednej syn¬ chronizacji.Przelacznik 48 stanów pracy, takze pokazany na fig. 4, zawiera szesc elementów NIE-I 422, 424, 426, 428, 438 i 440 i trzy przesylowe elementy kom¬ binacyjne 430, 432-i 434 do selektywnego podawa¬ nia sygnalów HI lub LO, wytwarzanych przez komparator 42, sygnalu wyjsciowego dyskrymina- tora 52 lub sygnalu korekcji blednej synchroniza¬ cji o ustalonej czestotliwosci i ustalonym wspól¬ czynniku wypelnienia, wytworzonego z sygnalów R i 2R przez element NIE—LUB 425 do filtru dolnoprzepustowego 50.. iWówczas, gdy uklad strojenia 28 znajduje sie .w stanie pracy syntezy, sygnal KOR ma wartosc logiczna „1", sygnal REG ma wartosc logiczna „1" i sygnal dopelnienia REG ma wartosc logiczna „0".Odpowiednio elementy NIE—I 438 i 440 sa zablo¬ kowane, przesylowy element kombinacyjny 434 nie przewodzi i elementy NIE—I 422 i 424 sa od¬ blokowane w celu podawania impulsów HI lub LO przez elementy NIE—I 426 i 428, które sluza jako ujemne elementy LUB, do przesylowych elemen¬ tów kombinacyjnych lub przelaczników 430 i 432.Wówczas, gdy impulsy HI sa wytwarzane przez komparator fazy 42, przesylowy element kombina¬ cyjny 430 jest utrzymywany w stanie przewodze¬ nia, przez co powoduje on impulsy dodatnie do filtru dolnoprzepustowego 50. Podobnie, gdy im¬ pulsy LO sa wytwarzane przez komparator fazy 42, K przesylowy element kombinacyjny 432 jest utrzy¬ mywany w stanie przewodzenia, przez co podaje on impulsy ujemne do filtru dolnoprzepustowego 50. Jak pokazano na fig. 4, filtr dolnoprzepustowy 50 zawiera wzmacniacz operacyjny w ukladzie in- wertera. W wyniku tego, w odpowiedzi na im¬ pulsy dodatnie wytwarza on napiecie sterujace, które zmienia sie w kierunku ujemnego napiecia zasilania i w odpowiedzi na impulsy ujemne wy¬ twarza on napiecie sterujace, które zmienia sie w kierunku dodatniego napiecia zasilania +V.Wówczas, gdy uklad strojenia 28 znajduje sie w stanie pracy REG, sygnal KOR ma wartosc lo¬ giczna „1", sygnal REG ma wartosc logiczna „1" i sygnal dopelnienia REG ma wartosc logiczna' „0", odpowiednio przesylowe elementy kombinacyjne 430 i 43£ sa równoczesnie w stanie nieprzewodze- nia, a przesylowy element kombinacyjny .434 jest w stanie przewodzenia; w wyniku czego podaje sygnal wyjsciowy dyskryminatora 52 przez wtór¬ nik emiterowy, tworzacy buforowy wzmacniacz 436 do wejscia filtru dolnoprzepustowego 50. .Wówczas, gdy uklad strojenia 28 jest w stanie korekcji blednej synchronizacji, sygnal KOR ma wartosc logiczna „0", sygnal REG ma wartosc lo¬ giczna „0" i sygnal dopelnienia REG ma wartosc logiczna „1". .Odpowiednio do tego elementy NIE—I 422 i 424 sa odblokowane, przesylowy ele- * ment kombinacyjny 434 nie przewodzi i sygnal ko¬ rekcji blednej synchronizacji, posiadajacy czestot¬ liwosc równa czestotliwosci sygnalu R i wspól¬ czynnik wypelnienia równy 25% wspólczynnika wypeMenia sygnalu R, zostaje podany do elemen¬ tów Nffl— 438 i 440. Polaryzacja impulsów poda¬ wanych do filtru dolnoprzepustowego 50 zalezy od tego, który z elementów NJE— 438 i 440 zostal uruchomiony. Element NIE—I 440 jest uruchamia¬ ny, gdy sygnal PRZEL. ma wartosc logiczna „1" 5 i element NIE—I 438 jest uruchamiany, gdy syg¬ nal PRZEL ma wartosc logiczna „1".Detektor synchronizacja 56 pokazany na fig. 5 zawiera przerzutnik D 512. Sygnaly HI i LO z komparatora fazy 42 sa podawane do wejscia przygotowujacego D przerzutnika 512 przez ele¬ ment NIE-LUB 514. Jesli sygnaly HI lub LO maja wartosci logiczne. „1", na wejsciu D wysta- puje wartosc logiczna „1". Uklad selekcji, zawie¬ rajacy elementy NIE—LUB 516, 518 520, laczy se¬ lektywnie sygnal 8R lub 32R na wejsciu synchro¬ nizacji CK przerzutniika 512 w odpowiedzi na syg¬ naly KOR i KOR. Wówczas, gdy uklad strojenia 28 znajduje sie w stanie pracy syntezy, sygnal KOR ma wartosc logiczna „0", a jego sygnal do¬ pelnienia KOR ma wartosc logiczna „1". W stanie korekcji blednej synchronizacja wystepuje stan od¬ wrotny. W wyniku tego, podczas stanu syntezy sygnal 8R jest podawany na wejscie synchroni¬ zacji CK przerzutnika 512 i podczas stanu korek¬ cji blednej synchronizacji, sygnal 32R jest poda¬ wany na wejscie synchronizacji CK przerzutnika 512. Przy kazdym dodatnim przejsciu sygnalu po¬ danego na wejscie synchronizacji CK przerzutnika 512, wartosc logiczna na wejsciu przygotowujacym D przerzutnika 512 jest przenoszona na wyjscie Q przerzutnika 512, gdzie wytwarzany jest sygnal SYN.Jezeli impulsy HI i LO sa wezsze niz przerwa pomiedzy .dodatnimi przejsciami sygnalu podanego na wejscie synchronizacji CK, sygnal o wartosci logicznej „0", wytworzony na wejsciu przygotowu¬ jacym D przerzutnika 512 w odpowiedzi na impul-. sy HI lub LO bedzie wystepowac pomiedzy 'do¬ datnimi przejsciami sygnalu podanego. na wejscie synchronizacji CK przerzutnika 512 i na wyjsciu m Q wystepuje nadal wartosc logiczna „1". Dzieki temu, jak wspomniano wczesniej, sygnal SYN jest wytwarzany, gdy impulsy HI i LO wytwarzane przez komparator razy 42 posiadaja szerokosci mniejsze niz pierwsza szerokosc okreslona "ha pod¬ stawie czestotliwosci sygnalu 8R w stanie syntezy i mniejsze niz druga szerokosc okreslona na pod¬ stawie czestotliwosci sygnalu 32R w stanie korek- * cji blednej synchronizacji.Korektor 58 blednej synchronizacji pokazany tak¬ ze na fig. 5, zawiera polaczony krzyzowo prze¬ rzutnik 522, który opóznia sprawdzenie sygnalu wyjsciowego przerzutnika 512 detektora synchroni¬ zacji 56 po wytworzeniu sygnalu ZMIANA lub REG az do momentu wystapienia ujemnego im¬ pulsu po okresie 256—52= 224 msek. Podczas im¬ pulsu ujemnego, który trwa 32 msek, jezeli sygnal SYN nie ma nadal wartosci logicznej „1", element NIE-LUB 524 wytwarza dodatni sygnal NAS KOR korekcji, który powoduje z kolei nastawienie prze¬ rzutnika 526 w taki sposób, ze sygnal KOR wy¬ twarzany na jego wyjsciu nastawnika ma war¬ tosc-logiczna ,,1".W odpowiedzi na sygnal KOR, jak wspomniano poprzednio, sygnal 8R jest odlaczany od wejscia' 15 20 25 30 35 10 45 50 55 6015 123 484 16 synchronizacji CK przerzutnika 512, natomiast syg¬ nal 32R jest podawany na to wejscie. Oprócz tego w odpowiedzi na wartosc logiczna „0" sygnalu do¬ pelnienia KOR, sygnaly HI i LO sa za.blokowane dla wejscia przerzutnika 528 przez elementy NIE—I 529 i 530. ,Przerzutnik 528 wytwarza sygnaly PRZEL i pRZEL. Jezeli komparator fazy 42 wy¬ twarza impulsy HI podczas wytwarzania sygnalu KOR, przez co zostaje blednie obnizone napiecie sterujace, sygnal PRZEL uzyskuje wartosc logicz¬ na. „1". Jezeli komparator fazy 42 wytwarza im¬ pulsy LO podczas wytwarzania sygnalu KOR, przez co blednie obniza sie czestotliwosc heterodyny, sygnal PR^EL uzyskuje wartosc logiczna „1". Jak wspomniano uprzednio, kiedy sygnal PRZEL ma wartosc logiczna „1", sygnal korekcji blednej syn¬ chronizacji o ustalonej czestotliwosci i ustalonym wspólczynniku wypelnienia jest reprezentowany przez ujemne impulsy malejace wraz z napieciem sterujacym. Przeciwnie, kiedy sygnal PRZEL ma wartosc logiczna „1", sygnal korekcji blednej syn¬ chronizacji jest reprezentowany przez dodatnie im¬ pulsy malejace wraz z napieciem sterujacym.W wyniku tego, w odpowiedzi na' wytworzenie sygnalu KOR, napiecie sterujace jest przesuwane z okreslona szybkoscia w kierunku przeciwnym, w którym bylo przesuwane w stanie Clednej syn¬ chronizacji. Szybkosc okreslona przez wspólczyn¬ nik impulsów korekcji jest wybrana tak, aby na¬ stawic czestotliwosc sygnalu heterodyny we wzglednie krótkim czasie na czestotliwosc pra¬ widlowa, ale jednoczesnie aby zminimalizowac przerzut przy osiagnieciu czestotliwosci prawidlo¬ wej i zakonczeniu korekcji blednej synchronizacji.Celem lepszego zrozumienia pozostalej czesci ko¬ rektora 58 blednej synchronizacji pokazanego na fig. 5, nalezy sie odwolac równoczesnie do fig. 6, kt6ra przedstawia grafjcznie rózne przebiegi wy¬ stepujace przy korekcji blednej synchronizacji dla niskaego i wysokiego poziomu blednej synchroni¬ zacji. Przebiegi pokazane na fig. 6 rozpoczynaja sie w czasie wytwarzania sygnalu f£OR korekcji blednej syricjuronizacjn Jak wspomniano poprzednio, kiedy sygnal J£OR uzyskuje wartosc .logiczna „1", wytworzenie sygna¬ lów ZLICZ i ZER jest umozliwione przez uklad sterowania 60 przelacznikiem wejsciowym, sygnal ZER jest wykorzystywany do sterowania progra¬ mowego dzielnika 36, dzielnika V/U 40 i kompara¬ tora fazy 42 podczas ujemnej ppjowy cy^lu syg¬ nalu 5LUCZ, podczas gdy syknal-wyjsciowy przt- ljezniika wstepnego 3g jest o programowego, dzielnica ?§, ale niecp przed do¬ datnia pplówka, sygnalu ZJJCZ, wyjjspie przelicz¬ nika wstepnego 32 jest ponownie podawane na Wejscie prp^ramowanego dzielnica 30, Oprócz te¬ go, po wytworzeniu sygnalu fyO% wyjscie detek¬ tora synchronizacji 3£ iaat okresowo sprawdzane W P#PWieJW na BjWlftf EEG wytwap?wy @??ez element kombinacyjny 5^ eejem okreslenia rno- mnfa fc4fljF gtw}«ien zosita^ zakepczpny sign fcp- W przypadku niskiego poziomu blednej synchro- Wzf£& PF?^la^aeg§ na fig. §, napecie steru¬ jac t°$WQ g^W^S P$p£f} i^jni&zagp, dlu¬ zej trwajacego napiecia heterodyny 30 i przelicz¬ nik wstepny 32 oscyluje z czestotliwoscia wyzsza niz pozadana. Tuz po zapoczatkowaniu sygnalu KOR w okresie PI czas przeznaczony dla korek¬ tora 58 blednej synchronizacji do korekty tego -" stanu byl niewystarczajacy. Ten stan jest zasygna¬ lizowany przez sygnal KAN podczas dodatniej po¬ lówki cyklu sygnalu ZLICZ. Gdyby »uklad z petla synchronizowana fazowo nie byl blednie synchro¬ nizowany, zostalyby wytworzone cztery impulsy sygnalu KAN podczas dodatnie] polówki okresu sygnalu ZLICZ. Odpowiednio wystapilby jeden im¬ puls 4/1 wytworzony' podczas dodatniej po¬ lówki cyklu sygnalu ZLICZ. Jednakze, kiedy wy¬ stepuje niski poziom blednej synchronizacji, jak pokazano, wytwarzane zostaja wiecej niz cztery impulsy KAN podczas. dodatniej polówki cyklu sygnalu ZLICZ. Odpowiednio wystapilby jeden im- nie jest synchronizowany fazowo z malejacym zbo¬ czem (pokazanym strzalka) sygnalu R. Powoduje to wytwarzanie wzglednie szerokich "impulsów HI, które rozpoczynaja sie z narastajacym zboczem impulsu 4/1 WYJ i koncza sie z opadajacym zbo¬ czem impulsu R. W odpowiedzi na wytworzenie impulsu HI sygnal SYN spada do wartosci logicz¬ nej „0".Ze wzgledu na pozostawienie wartosci logicz¬ nej „1" sygnalu HI dla kazdego impulsu synchro¬ nizacji podanego na wejscie synchronizacji CK przerzutnika D 512 podczas pozostalej czesci do¬ datniej polówki cyklu sygnalu ZLICZ, sygnal SYN ma wartosc logiczna „0" podczas pozostalej czesci dodatniej polówki sygnalu ZLICZ. Nalezy zauwa¬ zyc, ze pod koniec dodatniej polowy cyklu syg¬ nalu ZLICZ, sygnal HI obniza wartosc logiczna do wartosci logicznej „0". Jednakze sygnal SYN nie wzrasta do wartosci logicznej „1", poniewaz sygnal R jest zastosowany do otwarcia elementu NIE—LUB 533, co powoduje przelaczenie przerzut¬ nika D 512 w stan, w którym jest on nastawiony podczas dodatniej polowy cyklu sygnalu ZLICZ, w tym przypadku ma wartosc logiczna „0". Stad, kiedy impuls ZEG wystepuje podczas nastepnej cwiartki okresu po dodatnfej polówce okresu syg¬ nalu ZLICZ, sygnal SYN ma juz wartosc logiczna „0" i uklad strojenia 28 pozostaje w stanie korek¬ cji blednej synchronizacji Ostatecznie, impuls korekcji powoduje wzrost napiecia sterujacego do punktu, w którym hete- rodyna 30 zaczyna oscylowac. Jest to pokazane przez okres P2 na fig. 6. Zostanie pokazane, ze czestotliwosc heterodyny 30 zaczyna sie zmieniac i czestotliwosc samowzbudzenia przelicznika wstep¬ nego 32 juz nie mas/kuje prawdziwej czestotliwosci heterodyny 30. W tW^ punkcie cze§totJiw§sc hete¬ rodyny 3Q jest mala i mniej"naz ^z\efy impulsy EAN sa wytwprzone podczas cjpdatnjej polówki okresu sygnalu. ?LI€Z.Ostatecznie, w pkresle E*3 na fig. 6, czestG|li- wpss heferocjyny £9 jp§$ zasadnjezo prawidlowa i cztery impulsy gAN sa wytW^?3He RR^2*? $°" 4§tfLi?J P9toW7 Q¥V® W$miU SWCSR.' pgnaczi to, ?e tuz przed zakg^czeiiem gpejatniej pplówkj pfcfe- §U Sygnal ZJMCZ pORFftajf sygnal 4/l W?J- W tym punfcgje, Cfl^tetUwgtó §ygn$*4 htfi*8fljW 5$ jest tjrJfai nitwlfcte w*!kf$a pij powi?ma fc?6 10 15 20 25 30 35 40 45 50 55 oo F123 484 17 _ ' 18 i przednie zbocze impulsu 4/1 WYJ wystepuje tuz przed opadajacym zboczem impulsu R. Kompara¬ tor fazy 42 wykrywa to i wytwarza impulsy HI o stosunkowo malej szerokosci.Poniewaz narastajaca krawedz impulsów poda- 5 wanych na wejscie synchronizacji CK przerzut- nika D 512 wystepuje po obu stronach waskiego impulsu HI, ale nie wystepuje podczas jego trwa¬ nia, sygnal * SYN ma nadal wartosc logiczna „1'' podczas okresu, w którym wystepuje impuls ZEG. 10 W odpowiedzi element kombinacyjny 532 powoduje generacje sygnalu zerowania korektora 58 blednej synchronizacji, który z kolei powoduje zerowanie przez przerzutnik 526 sygnalu KOR na wartosc lo¬ giczna „0" i stan -korekcji-blednej synchronizacji 15 zostaje zakonczony.Podczas, gdy wartosc logiczna sygnalu KOR zmniejsza sie do wartosci logicznej „0", sygnal ZLICZ wzrasta do wartosci logicznej „1", w wy¬ niku czego w sposób nieprzerwany sygnal wyjs- 2o ciowy przelicznika wstepnego 32 jest przekazywa¬ ny na wejscie programowanego dzielnika 3^5. Jed¬ nakze z powodu wystapienia pewnego opóznienia pomiedzy poczatkami zliczania przez dzielniki 36 i 40, pierwszy impuls KAN nie wystepuje natych- 25 miast. W wyniku tego, opadajace zbocze impulsu * R jast tuz przed narastajacym zboczem impulsu 4/1 WYJ^ Inaczej, pojawia sie on na komparatorze fazy 42, jezeli czestotliwosc heterodyny 30 jest nieco .nizsza. W odpowiedzi komparator fazy 42 30 wytwarza impulsy LO, które sa podawane przez przelacznik 48 stanów pracy jako sygnal 0 WYJ, który powoduje wzrost napiecia sterujacego w krót¬ kim czasie po powtórnym zapoczatkowaniu stanu syntezy. Poniewaz korygowany stan blednej syn- 35 chronizacji byl stanem niskiego poziomu blednej synchronizacji, zapewnia to, ze uklad nie powróci do stanu niskiego poziomu blednej synchronizacji.W przypadku wysokiego stanu blednej synchro¬ nizacji, przedstawionego ria fig. 6, napiecie ste- 40 rujace zostalo przesuniete i utrzymane na pozio¬ mie, na którym impulsy wyjsciowe heterodyny 30 sa tlumione i z tego powodu nie zliczone. Jest to zilustrowane przez fakt, ze podczas dodatniej polówki okresu sygnalu ZLICZ w pierwszym okre- 4b sie PI korekcji blednej synchronizacji wytwarzane zostaja mniej niz cztery impulsy KAN i zaden impuls 4/1 WYJ. W wyniku tego wytworzone zo¬ staja impulsy LO o stosunkowo duzej szerokosci rozpoczynajace sie z opadajacym zboczem impulsu 50 R i konczace sie narastajacym zboczem impulsu ZER. W odpowiedzi na ten wzglednie szeroki im¬ puls' LO sygnal SYN ma wartosc logiczna „0", podczas gdy wystepuje impuls ZEG.W okresie P2 z powodu dzialania korektora 58 55 blednej synchronizacji, czestotliwosc^ sygnalu he¬ terodyny 30 zostala zmniejszona do wartosci, dla której impulsy sygnalu heterodyny 30 posiadaja amplitude dostatecznie duza dla zliczenia. W tym punkcie czestotliwosc sygnalu heterodyny 30 jest 60 wzglednie duza i wiecej niz cztery impulsy KAN wystepuja podczas dodatniej polowy cyklu sygnalu ZLICZ. Z tego powodu przynajmniej jeden im¬ puls 4/1 WYJ bedzie wytwarzany podczas dodat¬ niej polowy okresu sygnalu ZLICZ. Zgodnie z tym, 65 zostaje wytworzony wzglednie szeroki Impuls HI, powodujac uzyskanie . przez sygnal synchronizacji wartosci logicznej „0" podczas wystepowania im¬ pulsu ZEG.Ostatecznie w okresie P3, przy wzroscie czesto¬ tliwosci heterodyny 30, impuls HI stanie sie; taki waski, ze sygnal SYN uzyska wartosc logiczna „1" podczas wystapienia impulsu ZEG. W tym punk¬ cie zakonczona zostaje korekcja blednej synchro¬ nizacji. Nalezy zauwazyc, ze przy tym czestotli¬ wosc heterodyny 30 jest nieco wie'ksza niz cze¬ stotliwosc prawidlowa.Po zakonczeniu korekcji blednej synchronizacji podobnie jak w sytuacji blednej synchronizacji na niskim poziomie, podczas opóznienia pomiedzy spadkiem sygnalu ZLICZ a impulsem ZEG, pro¬ gramowany dzielnik 36 i' dzielnik V/U 40 nie zli- . czaja. Z powodu tego opóznienia, opadajace zbo¬ cze sygnalu R jest nieco przed sygnalem 4/1 WYJ, przez co daje oczywiste wskazanie, ze czestotli¬ wosc heterodyny 30 jest zbyt niska. W wyniku tego, kiedy, jest zapoczatkowany stan syntezy, na¬ piecie sterujace moze byc przesuwane z powrotem do wysokiego poziomu blednej synchronizacji. Ce¬ lem zapobiegniecia drugiej blednej x synchronizacji na wysokimi poziomie wytwarzany jest dodatni sygnal NAS 0 przez element NIE—LUB 534, pod¬ czas gdy sygnaly PRZEL uzyskuja wartosc logicz¬ na „1". Sygnal NAS 0 jest stosowany do nasta¬ wiania komparatora fazy 42 w taki sposób, ze wy¬ twarza on przejsciowo wzglednie szeroki impuls HI po zakonczeniu korekcji blednej synchronizacji.W wyniku tego napiecie sterujace nadal przesu¬ wane jest nizej- w ciagu krótkiego okresu po za¬ konczeniu korekcji blednej synchronizacji na wy¬ sokim poziomie.Jezeli korekcja blednej synchronizacji nie za¬ konczyla sie w opisany sposób/ przy wystapieniu nastepnego impulsu przez element NIE—LUBJ536 jest wytwarzany impuls, który powoduje zakon¬ czenie stanu korekcji blednej synchronizacji, jak opisano poprzednio.Element kombinacyjny 532 narzuca dwa wyma¬ gania, które musza byc spelnione po kolei celem spowodowania zakonczenia korekcji blednej syn¬ chronizacji. Po pierwsze, impuls ZEG musi wyste¬ powac w czasie, gdy sygnal SYN ma wartosc lo¬ giczna „0" i po drugie, impuls ZEG musi wysta¬ pic w czasie, gdy sygnal SYN ma wartosc lo¬ giczna „1". Pierwszy warunek sluzy do zapew-^ nienia niewystapienia przedwczesnego zerowania blednej synchronizacji podczas rozpoczynania ko¬ rekcji blednej synchronizacji. Element NIE—LUB 537 wykrywa pierwsze zadanie! nastawia prze¬ rzutnik skladajacy sie z elementów NIE—LUB 538 i 539 na zarejestrowanie tej informacji. Element NIE—I 540 i element NIE-LUB 541 wykrywaja drugi warunek i wytwarzaja wlasciwy sygnal.W przedstawionym, wyzej przykladzie, korekcja blednej synchronizacji byla zerowana, gdy napiecie sterujace stalo sie dowolnie bliskie wymaganemu napieciu strojenia. Jest mozliwe takie wystapienie zerowania przy przekraczaniu przez napiecie stro¬ jenia progu, na którym heterodyna 30 zaczyna pra¬ cowac wlasciwie i przelicznik wstepny 32 zaczyna wlasciwie zliczac sygnaly wyjsciowe heterodyny 30. 2519 123 484 20 Poniewaz czas przekroczenia tego progu wystepuje asynchronicznie wzgledem czasu korektora 58 bled¬ nej synchronizacji, moze wystepowac okres, pod¬ czas którego programowany dzielnik 36 zlicza skla¬ dowe blednych okresów wyjscia przelicznika wstepnego 32 i prawidlowych okresów wyjscia przelicznika wstepnego 32. To zliczenie skladowych moze powodowac uzyskanie sygnalu SYN o war¬ tosci logicznej „1" podczas impulsu ZEG i w wy¬ niku tego wywolanie przedwczesnego sygnalu.Wprowadzenie umiarkowanego bledu fazy pomie¬ dzy sygnalami 4/1 WYJ i R celem spowodowania nieprzerwanego przesuniecia napiecia strojenia w kierunku przeciwnym do poziomu blednej syn¬ chronizacji i w kierunku wymaganego napiecia strojenia zapewnia przekroczenie obszaru progo¬ wego bezpiecznie i z brakiem mozliwosci powrotu ukladu do blednej synchronizacji.Jest rzecza typowa w ukladzie z petla synchro¬ nizowana fazowo, ze napiecie strojenia „dzwoni" po osiagnieciu zadanej wartosci, tj. ze odpowiedz przejsciowa napiecia strojenia zawiera szereg prze¬ rzutów powyzej i ponizej zadanej wartosci, przy czym kazdy kolejny przerzut posiada mniejsza amplitude. Jezeli próg napiecia strojenia dla wlas¬ ciwej pracy heterodyny 30 jest dostatecznie blisko zadanego napiecia strojenia, przy ustaleniu sie napdecia po wyzerowaniu korekcji blednej syn¬ chronizacji, jest mozliwe wystapienie wyskoku im¬ pulsu przekraczajacego wartosc progowa i spo¬ wodowanie blednego zadzialania ukladu z powro¬ tem do stanu blednej synchronizacji.Zakonczenie korekcji blednej synchronizacji z umiarkowanym, bledem fazy wprowadzonym po¬ miedzy sygnaly 4/1 WYJ a R tak, zeby spowodo¬ wac odsuniecie napiecia strojenia.od poziomu bled¬ nej synchronizacji zapewnia to, ze poczatkowy wyskok impulsu wystapli w kierunku przeciwnym do progu napiecia nieprawidlowego dzdalania hete¬ rodyny 30, a poniewaz poczatkowy wyskok impul¬ su jest najwiekszy, zmniejsza to mozliwosc po¬ wrotu ukladu do stanu blednej synchronizacji..Zastrzezenia patentowe 1.Urzadzenie do regulacji czestotliwosci i fazy, zawierajace sterowany generator dolaczony do uk¬ ladu sterujacego w odpowiedzi na zmiany cze¬ stotliwosci i/lub fazy sygnalu wzgledem sygnalu generatora odniesienia, dolaczony do nich detek¬ tor zmiany czestotliwosci i/lub fazy sygnalu, po¬ laczony z ukladem korekcji, znamienne tym, ze zawiera dzielnik odniesienia (46) synchronizacji dolaczony do generatora odniesienia (44) dla do¬ starczania sygnalów synchronizacji (1/2R, R, 2R, 8R, 32 R, SYN 1, SYN 2) do poszczególnych elementów ukladu strojenia (28) zawierajacego petle synchro¬ nizowana fazowo, zawierajaca heterodyne (30) ste¬ rowana napieciowo, przelicznik wstepny (32), pro¬ gramowany dzielnik (36), dzielnik V/U (40), kom¬ parator fazy (42), generator odniesienia (44), dziel- nik odniesienia (46) i filtr dolnopirzepustowy (50), przy czym do dzielnika odniesienia (46) synchro¬ nizacji jest dolaczony detektor synchronizacji (56) oraz do dzielnika odniesienia (46) jest dolaczony korektor (58) blednej synchronizacji dolaczony równiez do przelacznika (48) stanów pracy i de¬ tektora synchronizacji (56), przy czym przelacznik (48) stanów pracy zawiera elementy NIE—I (438, 440) do wykrywania zmiany sygnalów sterujacych. 2. Urzadzenie wedlug zastrz. 1, znamienne tym, ze dwa wejscia przelacznika (48) stanów pracy sa dolaczone do dwóch wyjsc korektora (58) blednej synchronizacji i dwa wejscia przelacznika (48) sta¬ nów pracy sa dolaczone do dwóch wyjsc dzielnika odniesienia (46) dla odbioru sygnalów synchroniza¬ cji (R, 2R) i wyjscie jest dolaczone dla doprowa¬ dzania sygnalów do sterowanego generatora. 3. Urzadzenie wedlug zastrz. 2, znamienne tym, ze przelacznik (48) stanów pracy jest dolaczony do detektora synchronizacji (56) dla okreslania sto- sunku fazowego*" pomiedzy sterowanym sygnalem a sygnalem odniesienia. -m 4. Urzadzenie wedlug zastrz. 3, znamienne tym, ze korektor (58) blednej synchronizacji zawiera element NIE—LUB (534) do okresowego nadawania polaryzacji sygnalu sterujacego. 5. Urzadzenie wedlug zastrz. 4, znamienne tym, ze detektor synchronizacji (56) zawiera na wejsciu elementy NIE-LUB (516, 518, 520) dolaczone do korektora (58) blednej synchronizacji dla dostar¬ czania sygnalów sterujacychj 6. Urzadzenie wedlug zastrz. 3, znamienne tym, ze do przelacznika (48) stanów pracy jest" dola- , czone wyjscie dyskryminatora (52) do wytwarzania sygnalu reprezentujacego zmiane czestotliwosci, którego wejscie jest dolaczone do ukladu filtro- 40 wania i wzmacniania (16) posrednich czestotliwosci dolaczonego do miksera (14), którego wejscia sa dolaczone do heterodyny (30) i do ukladu wejs-. ciowego (12) dostarczajacego sygnal nosny wiel¬ kich czestotliwosci, przy czym przelacznik (48) sta- 45 nów pracy doprowadza sygnal dyskryminatora (52) do sterowanego generatora. 7. Urzadzenie wedlug zastrz. 1, znamienne tym, ze komparator fazy (42) ukladu strojenia jest przy¬ stosowany do wytwarzania sygnalu bledu i jest 55 dolaczony do filtru 'dolnoprzepustowego (50) dla wytwarzania sygnalu sterujacego w odpowiedzi na sygnal bledu oraz korektor (58) blednej synchro¬ nizacji jest dolaczony poprzez przelacznik (48) sta¬ nów pracy do filtru dolinoprzepustowego (50) dla 50 okresowego dostarczania Sygnalu synchronizacji.123 484 o- Z GEHERATORA ODWESiEmti 4MHZ 44 KOR REG 212 r CK !/2R - — 32R — 8R -— 2R -— R ¦— 1/2 R ?QQHH2 f x DZIELNIK 46 1§ ODNIESIENIA ~~ 214 «r32 +64 ¦H28 ICKt-256 -5V/Va ¦ 5T/v Fig. 2 -< Z SELEKTORA 38 KANALÓW- PO Z££ =^2 [— a/cz ^s? Fig.3 425 *R^=£ 1 Fig.4ZWANA J{ SYTY W ..i^^F^ KO? aJ Fig. 5 4/1 w -:]{-) !! ;iri_Ir ^ r^_^4j_rM. 32r uniu.jp*. liuiL./YAS0 ¦ 0lf1Y3 iQj-^Urir^ MuinniilJ-|uin]rjUlAflf^JUlJjUUL r=C=Fig.6 PZG O/Piotrków 1157 01.85 120 egz.Cena 100 zl PL PL PL PL PL PL PL PL PL PL