KR960001760B1 - 비디오 디스플레이 편향 장치 - Google Patents

비디오 디스플레이 편향 장치 Download PDF

Info

Publication number
KR960001760B1
KR960001760B1 KR1019860011129A KR860011129A KR960001760B1 KR 960001760 B1 KR960001760 B1 KR 960001760B1 KR 1019860011129 A KR1019860011129 A KR 1019860011129A KR 860011129 A KR860011129 A KR 860011129A KR 960001760 B1 KR960001760 B1 KR 960001760B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
current
terminal
phase
Prior art date
Application number
KR1019860011129A
Other languages
English (en)
Other versions
KR870006781A (ko
Inventor
프리드리히 빌헬름 디에쯔 울프강
Original Assignee
알 씨 에이 라이센싱 코포레이션
글렌 에이취. 브르스틀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 라이센싱 코포레이션, 글렌 에이취. 브르스틀 filed Critical 알 씨 에이 라이센싱 코포레이션
Publication of KR870006781A publication Critical patent/KR870006781A/ko
Priority to KR1019950046058A priority Critical patent/KR0137166B1/ko
Application granted granted Critical
Publication of KR960001760B1 publication Critical patent/KR960001760B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음.

Description

비디오 디스플레이 편향 장치
제1도는 본 발명의 한 관점을 구체화하는 편향 회로도.
제2도는 제1도의 PLL동기화 회로의 보다 상세한 실시예를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
23 : 주파수-전압 변환기 25 : 전압-전류 변환기
27 : 버퍼 30 : 위상 시프터
32 : 위상 보정 네트워크 60 : 전원
본 발명은 편향 주파수로 출력 신호원을 동기화 입력 신호에 동기화시키는데 비디오 디스플레이 장치에 관한 것이다.
예를들어, 텔레비젼 모니터에 있어서, 편향 회로 출력단에 의해 발생된 편향 전류는 종래의 동기 분리기를 사용하여, 인입 텔레비젼 신호로부터 유도되는 수펴어 동기 펄스에 동기회 되었다. 동기 펄스로부터 편향 발진기의 직접 동기화는 출력단에 의해 발생된 편향 전류가, 예를들어 동기 펄스내에 존재하는 잡음에 따른 교란의 영향을 상당히 받기 때문에 바람직하지 않다. 대신에, 위상 고정 루프(PLL)는 그러한 교란을 제거하는데 통상적으로 사용된다. PLL은 조정 가능한 발진기(tunable oscillator) 및 다운 스트림 저역-통과 필터를 갖는 위상 판별기를 포함할 수 있다. 위상 판별기는 발진기 출력 신호의 어떤 할당된 기준 엣지와 동기 펄스 리딩 엣지 또는 센터를 비교한다. 위상 편차로부터 유도되는 제어 전압 또는 제어 전류는 저역통과 필터에서 필터되고, 발진기 출력 신호의 위상 및 대응 동기 펄스의 위상이 동일할때까지 발진기 주파수 및 위상을 변화시키는 발진기에 DC 전류로 인가된다. 나머지 잔류 에러는 제어 경사(control steepness) 또는 루프 이득에 의존한다.
동기 펄스의 위상, 또는 주파수 변화에 대한 PLL의 응답시간은 동기 펄스내의 잡음에 따른 교란으로 인한 주사 라인의 지터(scan line jitter)를 피하기 위하여 너무 빠르지 않는 것이 바람직하다. 이러한 것은 통상적으로 저역-통과 필터의 비교적 큰 시정수와 작은 전체 이득에 의해 성취된다. 그러나, 그러한 큰 시정수는 그 자체로 인하여 PLL발진기의 포착(capture)범위 또는 로크-인(lock-in)범위를 감소시킨다.그러한 포착 범위는, 예를들어 발진기 프리 런닝 주파수와 발진기의 로크-인을 동기 펄스에 인에이불하는 동기 입력 신호의 주파수 사이의 최대 차이로 정의된다. 더구나, 포착 또는 로크-인 시간의 불필요한 연장을 피하기 위하여, 동기 펄스의 주파수와 동작중에 일어날 수 있는 발진기의 프리 런닝 주파수 사이의 최대 차이를 고려하여 필요한 최대치를 넘지 않게 제한되도록 포착 범위를 명확하게 규정하는 것이 바람직하다. 최대 필요치에 대한 포착 범위의 제한은, 예를들어, 발진기 주파수를 제어하는 제어 전류 변화의 최대 범위를 제한하여 성취된다.
예를들어, 종래의 텔레비젼 수상기에서 인입 텔레비젼 신호를 수신하는 중에 발생하는 동기 펄스의 주파수 변화는 일반적으로 동기 펄스의 주파수에 비해 작다. 그러므로, 그렇나 응용에서, 발진기 주파수를 제어하는 제어 전류의 최대 제어 범위에 제한을 가하는 것은 문제를 야기시키지 않는다. 그러나, 임의 다른 응용에서, 여러 동기 주파수를 갖는 인입 신호를 수신하도록 설계된 텔레비젼 모니터에서 처럼, 동기 펄스의 주어진 주파수는 가능한 넓은 주파수 범위로부터 선택되는 주파수일 수 있다. 예를들어, 동기 펄스의 주파수는 15,570Hz 내지 31,500Hz의 주파수 범위로부터 선택된 주파수일 수 있다.
그러므로, 발진기의 고정된 프리 런닝 주파수 이하의 주파수에서부터 이상의 주파수까지 놓여 있는 바람직한 좁은 포착 범위는 동기 펄스 주파수의 가능한 전체 범위에 걸처 발진기의 동기화를 허용하기예 충분히 넓지 않다.
본 발명의 한 양상에 따르면, 출력 신호원은 상기 신호원의 제어 단자에 흐르는 조합된 제어 전류에 따라 제어되는 주파수룰 갖는다. 그 조합된 제어 전류는 위상 검출기에 의해 발생되는 제1제어 전류를 포함한다. 상기 위상 검출기는 출력신호와 동기화 입력 신호에 응답한다. 제1제어 전류는 입력 신호의 위상에 따라 출력 신호의 위상을 제어한다. 주파수-전압변환기를 포함하는 주파수-전류 변환기는 동기화 입력 신호에 응답한다. 주파수-전압 변화기는 동기화 입력 신호의 주파수를 나타내는 전압을 발생시킨다. 주파수-전압 변환기에 의해 발생된 전압은 동기화 입력 신호의 주파수를 나타내는 제2제어 전류를 발생시키는 전압-전압 변환기에 인가된다.
본 발명을 구체화하는 회로에 있어서, 출력 신호는 PLL의 발진기(OSC)에 의해 발생된다. 동기화될 때,OSC는 수평 주파수에서 발진한다. OSC 출력 신호는 편향 회로 출력단에 의해 형성된 편향 싸이클의 타이밍을 제어한다. OSC의 주파수를 제어하는 제1제어 전류 신호는 수평 동기 펄스와 OSC의 출력 신호 사이의 위상차를 나타낸다. 예를들어, 제1제어 전류 신호는 수평 동기 펄스의 위상과 일치하도록 출력 신호의 의상을 동기화시킨다. 제2제어 전류 신호는 OSC의 프리 런닝 주파수를 설정한다. OSC의 주어진 포착범위는 제2제어 전류 신호의 주어진 값에 대응한다. 포착 범위는 OSC의 주어진 프리 런닝 주파수에 대하여, 상기 프리 런닝 주파수 이하의 수평 주파수 부분에서부터 상기 프리 런닝 주파수 이상의 수평 주파수의 부분까지 연장될 수 있다.
그로 인하여, 그 포착 범위는 OSC의 프리 런닝 주파숭 비해 폭이 좁다.
제2제어 전류 신호는 전개되는 값중 임의 값을 취할 수 있다. 그러한 값은 OSC의 프리 런닝 주파수가 동기 펄스의 주파수와 거의 같게 한다. 따라서, 동기 펄스의 주파수는 주파수에 요구되는 넓은 범위에서 선택될 수 있다. 그러한 주파수 범위는, 예를들어, 15,750Hz와 31,500Hz사이에 있을 수 있다. 그로 인해, 주파수의 넓은 범위에서 선택될 수 있는 동기 펄스의 주파수는 제2제어 전류 신호에 의해 설정되는 OSC의 좁은 포착 범위내에 있을 수 있다.
제2제어 전류 신호의 주어진 값과 관련된 포착 범위는 임의 값이 동기 펄스에 의해 취해질 수 있는 주파수의 전체 범위보다 실제로 더 좁다. 상기는 비교적 좁은 포착 범위가 동기 펄스에 각각 주어진 주파수와 관련되는 결과에 따른다. 이러한 방법에 있어서, 동기 입력 신호의 위상 및 주파수에 대한 의 짧은 포착 또는 로크-인 시간은 유지된다.
제2제어 전류 신호는 동기 펄스에 의해 취해질 수 있는 주파수의 저체 요구되는 범위내에서 그 포착 범위를 변화시키거나 또는 시프트시킬 수 있다. 제2제어 전류 신호는 OSC의 프리런닝 주파수를 동기 펄스의 주파수와 거의 같게 되도록 조정하여 비교적 좁은 포착 범위를 유지시킨다.
주파수 검출기는 제2제어 전류 신호로부터 잡음을 양호하게 제거시키기 위한 큰 시정수를 갖는 필터를 포함할 수 있다. 동기 펄스에 응답하는 상기와 같은 필터는 PLL의 피드백 푸프 외부에 위치되어 있다. 그러므로, 상기와 같은 정상 상태의 주파수 변화에 영향을 주지 못하는 동기 펄스의 위상 변화에 대한 PLL의 천이 응답에 영향주지 않는다.
본 발명의 또다른 양상에 따르면, 주파수 검축기의 전압-전류 변환기는 트랜지스터의 콜렉터 전극에서 제2제어 전류 신호를 발생시키는 트랜지스터를 포함한다. 상기 트랜지스터의 콜렉터 전극은 제어 단자에서 제1제어 전류 신호와 조합되는 제2제어 전류 신호를 공급하기 위해 의 제어 단자에 결합되어 조합된 제어 전류 신호를 제공한다. 트랜지스터의 콜렉터 전극에서의 임피던스는 제어 단자에서의 임피던스 보다 훨씬 크다. 그러므로, 트랜지스터는 OSC의 제어 단자에서의 임피던스에 영향을 주지 않는다.
더욱이, 상기 트랜지스터는 거의 이상적인 전류원으로 동작하기 때문에, 제2제어 전류 신호는, 양호하게도, 제어 단자에서의 전압과 무관하다.
예를들어, 어떤 텔레비젼 수상기에서, 수평 편향 회로 출력단에 의해 발생된 귀선 펄스는 수상기의 다른회로를 구동시키는 구동 전압을 발생하는 전원에 연결되어 있다.
그러한 회로에 나쁜 영향을 줄 수 있는 그러한 다른 회로의 오동작 모드를 방지하고, 또한, 편향 회로에 나쁜 영향을 줄 수 있는 가능성을 제거하기 위하여, 편향 전류의 주파수와 선정된 최소 주파수 보다 큰 귀선 펄스의 주파수를 유지시키는 것이 바람직하다. 상기 선정된 최소 주파수 보다 높은 편향 주파수에 따른 동작은 편향 주파수가 낮을 때 발생할 수 있는 어떤 텔레비젼 회로에 나쁜 영향을 줄 수 있는 가능성을 방지할 수 있다.
본 발명의 또 다른 양상에 따르면, OSC 출력 신호의 주파수는 동기 펄스의 주파수가 낮을 때라도, 선정된 최소 주파수 보다 높게 유지된다. 그로 인해, 예를들어, 인입 텔레비젼 신호가 수신되지 않을 때, OSC 출력 신호는 선정된 최초 주파수를 초과하여 유지되는 주파수를 갖는다.
다음은, 도면을 참조하여 본 발명을 상세히 설명하는데, 제1도는 본 발명의 한 관점을 구체화하는 회로도로서, 수평 동기 입력 신호에 동기화된 PLL을 포함하고, 편향 회로의 출력 단자에 의해 발생된 편향 싸이클을 PLL의 출력신호에 동기화시키는 위상 제어 루프 회로를 포함하는 편향 회로도를 나타내고, 제2도는 제1도의 PLL동기화 회로의 보다 상세한 실시예를 도시한 도면을 나타낸다.
제1도의 편향 회로(200)는 수평 주파수에서 신호를 발생하는 발생하는을 포함한다. 편향회로는 수평 주사를 제공하기 위해 텔레비젼 수상기에서 사용될 수 있다. 정상 상태 동작에 있어서, 신호는(VF) 주파수(fH)에서 수평 동기 신호(HS)에 동기화 된다. 신호(VF)는 위상 기준을 위상 제어루프(101)에 제공하여 편향 회로 출력단(28)을 제어하는 종래의 위상-제어 루프 회로(101)의 위상 보정 네트워크(32)에 인가된다. 출력단(28)은 편향 권선(LY)내에 편향 전류(iY)를 발생한다.
출력단(28)은 또한, 신호(VRT)의 주파수에서 동작하는 스위치 모드 전원인 전원(60)에 인가되는 귀선 신호(VRT)를 발생한다. 전원(60)은 DC(+V)전압을 발생한다. 전압(+V)은 제1도에 도시되어 있지않은 텔레비젼 수상기의 다른 회로를 구동시키는데 사용된다. 출력단(28)에서 발생되는 귀선 펄스신호(VFB)는 편향 전류(iY)의 실제 위상을 제공한다. 위상-제어 루프 회로(101)는 편향 전류(iY) 뿐만 아니라 신호(VFB)를 신호(VF)에 동기화시킨다. 위상 보정 네트워크(32)는 신호(VF및 VFB)로부터 위상차 표시신호(34a)를 발생시키는 위상 검출기(34)를 포함한다.
신호(34a)는 위상 시프트(30)의 위상 시프팅 범위를 제어한다. 위상 시프터(30)는, 신호(VF)에 관해서 위상 시프트되고, 출력단(28)에 의해 발생된 편향-전류(iY)의 타이밍을 제어하는 수평을 레이트신호를 출력 단자에서 발생시키기 위해 신호의 위상을 시프트한다. 신호(VFS)는 편향 전류(iY)가 신호(VF)와 동위상이 되게 한다.
귀선 신호(VFB)의 위상 변화에 대한 위상-제어 루프 회로의 트랙킹 응답 시간은 동기 펄스를 포함하는 동기 입력 신호(HS)의 위상 변화에 대한 PLL(100)의 대응 트랙킹 응답 시간 보다 짧다. 위상-제어루프 회로(101)는 고속 변화 전자빔 전류가 발생할 때 발생할 수 있는 편향 회로 출력단에서 고속 스위칭 시간 변화르 수용하는데 최적이 되고, PLL(100)은 동기 신호(HS)에 수산된 잡음 또는 지터를 제거하는데 최적이 된다.
동기 신호(HS)는 위상 검출기(21)에 인가되는 신호[HS(1)]와 주파수-저압 변환기(23)에 인가되는 신호[HS(2)]를 발생하는 버퍼(27)에 인가된다. 신호[HS(1)및 HS(2)] 각각은 직각 파형을 갖는다. 신호 [HS(1)및 HS(2)] 각각의 천이 시간은 신호의 천이 시간을 거의 따른다.
주파수-전압 변환기(23)는 신호[HS(2)]의 주파수를 나타내는 신호(V1)를 발생한다. 신호(V1)는 전압-전류 변환기(25)의 입력 단자(25a)에서 저역-통과 필터된 신호(V2)를 제공하기 위하여 저역-통과 필터(24)를 통하여 인가된다. 저역-통과 필터(24)는 수직 주파수 및 그 이상의 주파수에서 성분 신호인 신호(V2)를 출력한다.
다이오드(D25a)는 신호(V2)가 1.3볼트의 선정된 레벨 아래로 떨어지는 것을 방지하기 위하여 전압(V2')를 단자(25a)에 제공한다. 그러한 레벨 이상의 신호(V2)를 유지시키므로써, 신호(VF)의 주파수는, 이후에 설명되는 바와 같이 대응하는 선정된 최소 주파수 이하로 떨어질 수 없다.
그러한 선정된 최소 주파수 이하에서의 동작은, 예를들어, 다음에 설명되는 바와 같이, 제1도의 전압(+V)으로부터 구동되는 텔레비젼 회로에 나쁜 영향을 줄 수 있다.
전압-전류 변환기(25)는 신호(Hs)의 주파수를 나타내는 전류 신호(IF)를 발생한다. 전류 신호(IF)는 출력 단자(22a)에서 발진기(OSC)(22)의 주파수를 제어하는 조합된 신호(Ic)를 발생하는 합산기(20)의 입력단자(20a)에 인가된다. 이후에 설명되는 바와 같이, 전류 신호(iø)는 합산기(20)의 제2입력 단자인 입력단자(20b)에 인가된다. 단자(22a)에서 조합된 전류 신호(Ic)는 전류 신호(Iø및 IF)의 합을 나타낸다.
OSC(22)의 출력신호(VF)는 위상 검출기(21)의 단자(21b)에 인가된다. 위상 검출기(21)는 단자(21a)에서 신호[HS(1)]을 수신한다. 신호(HS)와 OSC(22)의 출력신호(VF) 사이의 위상차를 나타내는 신호(Iø)을 발생한다. 신호(Vø1)는 후에 설명되는 바와 같이, 합산기(20)의 제2입력 단자(20b)에 전류 신호(Iø)를 제공하기 위해 PLL(100)의 루프 필터로 구성된 저역 통과 필터(26)에 인가된다. 따라서, PLL(100)의 위상 검출기(21), 저역 통과 필터(26) 및 OSC(22)를 포함한다.
0SC(22)의 프리 런닝 주파수는 신호(Iø)가 0일 때 ISC(22)의 신호(VF)의 주파수로 정의된다. 합산기(20)의 합산 동작으로 인하여, 조합된 전류 신호(Ic)에 포함된 전류(IF)는 OSC(22)의 프리 런닝 주파수를 결정한다. 동기화 신호(HS)의 주어진 주파수에 대하여, 전류 신호(IF)는 OSC(22)가 신호(HS)의 주파수와 거의 동일한 주파수에서 발진하도록 한다. 정상 상태 동작에 있어서, 전류(Iø)는 신호(HS)의 주어진 주파수에 대하여 OSC의 신호(VF)의 주파수 및 위상이 신호의 주파수 및 위상과 동일하게 되도록 하는 값을 취한다.
예를들어, 신호(HS)의 주파수는 NTSC 표준 방식에서 수평 주파수인 15,750Hz 이다. 전류 신호(IF)는, 전류 신호(Iø)가 신호(Iø)의 있을 수 있는 최소값 내지 있을 수 있는 최대값 사이에서 변화할 때, OSC(22)의 신호(VF)의 주파수가15,750Hz 마이너스(-) 15,750Hz의 작은 부분에서 15,750Hz플러스(+) 15,750Hz의 작은 부분 사이까지 변화하도록 허용한다. 다른 예에 있어서, 신호(HS)의 주파수가 31,500Hz일 때, OSC(22)의 신호(VF)의 주파수는 31,500Hz 마이너스(-) 31,500Hz의 작은 부분에서 31,500Hz플러스(+) 31,500Hz의 작은 부분까지 변화할 수 있다. 그러한 부분의 각각은 비교적 작기 때문에, 포착 범위 및 포착 시간은 양호하게 낮게 유지된다. 예를들어, 31,500Hz에서 신호(HS)와 관련된 포착범위는, 예를들어, 15,750Hz에서 신호(HS)와 관련된 포착 범위와 중복시킬 필요가 없다. 따라서, OSC(22)의 출력신호(VF)를 동기화시키기 위해 신호(HS)에 의해 취해질 수 있는 전체 주파수 범위는 OSC(22)의 주어진 프리 런닝 주파수와 관련된 포착 범위보다 실제로 더 클 수 있다.
본 발명의 다른 양성에 따르면, 신호의 주파수가 선정된 최소 주파수 보다 크지 않은 경우에, 전압(V2')은 신호(HS)의 주파수와 관계없는 선정된 최소 주파수 이상으로 OSC(22)의 출력 신호(VF)의 주파수를 유지시키는 크기의 전류(IF)의 흐름을 발생시킨다. 그러한 최소 주파수 이상의 주파수에서 정상 동작 귀선 신호(VRT)를 위해 필요한 제1도의 스위치 모드 전원(60)은, 만약 신호(VRT)의 주파수가 대단히 낮게된다면 적당히 동작하지 않을 수 있다.
또한, 제1도에 도시되어 있지 않은 텔레비젼의 편향 회로는, 만약 편향 주파수가 대단히 낮게 된다면 손상을 입을 것이다. 그러므로, 그러한 최소 주파수를 신호(VF)의 주파수로 설정하는 것은 도면에 도시되어있지 않은 임의 텔레비젼 수상기의 회로가 손상되는 것을 방지해 주는데 양호한 것이다.
본 발명의 양상을 구체화하는 제2도는 제1도의 PLL(100)의 상세한 실시예를 설명해 준다. 제1도 및 제2도의 동일한 번호 및 부호는 동일한 부품 또는 기능을 나타낸다. 제2도에 있어서, 신호(HS)는, 주파수-전압 변환기(23)의 단자(23c)에 신호[HS(2)]를 발생하기 위해 인버터(27b) 및 인버터를 포함하는 버퍼(27)를 통해 인가된다. 변환기(23)는 제2도의 실시예에 있어서, 미합중국 캘리포니아 선니베일에 위치한 시그네틱의 코포레이션의 아날로그 부서에 의해 제조된 제어회로(NE5560)를 사용하여 실현된다. 변환기(23)는 신호[HS(2)]의 대응 동기 펄스의 리딩 엣지가 단자(23c)에서 나타날 때마다 신호의 직각포지티브 전압 펄스를 단자(23a)에 발생한다. 신호(V1)의 각 펄스의 펄스 폭(T)은 신호[HS(2)]의 주파수에 거의 무관한 지속 기간(duration)을 갖는다. 그러나, 신호(V1)의 연속 펄스 사이의 주기는 신호[HS(2)]의 대응 연속 펄스 사이의 주기와 같다. 그러므로, 신호(V1)의펄스의 듀티 사이클(duty cycle)은 신호[HS(2)]의 주파수와 직접 관계된다. 전압(V1)의 펄스가 나타나지 않을 때, 신호(V1)은 후에 설명된느 바와 같이, 거의 0볼트가 된다. 신호(V1)의 각 펄스의 포지티브, 실제 수평 레벨(flat level)은 단자(23a)와 접지 사이에 결합된 제어 다이오드(121)의 클램핑 동작에 의해 제어되는 값을 갖는다. 신호(V1)의 펄스가 나타나지 않을 때, 변환기(23)의 단자(23a)는 변환기(23)에 의해 구동되지 않으며, 변환기(23)에 의해 형성된 단자(23a)에서의 임피던스는 높다.
신호(V1)의 각각의 포지티브 펄스의 펄스 폭(T)은 단자(23d)와 접지 사이에 결합된 캐패시터(C23)와, 단자(23e)와 접지 사이에 결합된 상보 가변 저항기 네트워크(R23a)에 의해 결정된다. 신호(V1)의 펄스의 듀티 사이클에 따라 변화하는 신호(V1)의 DC성분 전압 또는 평균차는 신호[HS(2)]의 주파수에 직접 관련된다. 신호[HS(2)]의 주파수가 높으면 높을수록, 신호(V1)의 DC성분 또는 평균차는 높아진다. 펄스폭(T)은 주파수 검출 상한치(upper limit)를 결정한다. 그러한 상한치 이상에서, 신호(V1)의 듀티 사이클은 동기화 입력 신호의 주파수가 증가할 때 증가하지 못한다.
신호(V1)는 저항기(R24a)를 포함하는 저역 통과 필터(24)를 통해 트랜지스터(T25a)의 베이스 전극에 인가된다. 필터 캐패시터(C24)는 단자(23a)로부터 원거리에 있는 저항기(R24a)의 단자(23a)와 접지 사이에 결합되어 있다. 캐캐시터(C24)는 필터(24)의 필터링 캐패시턴스를 제공한다.
단자(24a)에서 신호(V2")의 DC 레벨은 신호(Hs)의 주파수에 비례한다. 단자(24a)는 다이오드(D25b)의 캐소드에 결합되어 있다. 단자에서, 다이오드(D25b)의 애노드는 트랜지스터(T25a)의 베이스 전극에 결합되어, 트랜지스터(T25a)의 베이스 전극에서 신호(Hs)의 주파수에 비례하는 신호(V2)를 형성한다. 다이오드(D25b)는 전압으로 시프트하는 -0.7볼트 DC 레벨을 단자(24a)에 제공한다. 다이오드(D25a)의 캐소드는 단자(25a)에 결합되어 있다. 다이오드(D25a)의 애노드는, 단자(24a)의 전압(V2")에 선정된 레벨보다 낮을 때, 신호(V2)가 1.3볼트의 레벨을 취하도록 하는 클램핑 전압(V2')에 연결되어 있다. 전압(V2")은 동기화 신호(Hs)의 주파수가 정상 동작이 필요한 대응하는 선정된 최소 편향 주파수 보다 낮을 때, 그러한 선정된 전압 보다 낮다. 예를들어, 신호(Hs)를 발생시키는데 사용되는, 도면에 도시되어 있지 않은 합성 텔레비젼 신호가 없을 때, 신호(V2)의 전압은 전압(V2')에 의해 1.3볼트로 클램프된다.
단자(25a)에서 발생되는 신호(V2)의 전압은 전압-전류 변환기의트랜지스터의 베이스 전압이다. 트랜지스터의 에미터 전극은 가변 저항기(R25b)와 직렬로 결합된 저항기(R25a)를 통하여 접지에 결합된다. 저항기(R25a및 R25b)는 출력 전류 신호(IF)의 신호(V2)의 전압 사이의 비율로서 정의된 전압-전류 변환율을 제어한다. 그러한 변환율은 예를들어, 수동 가변 저항기(R25b)에 의해 수동으로 조정될 수 있다. 트랜지스터(T25a)의 콜렉터 전류신호(IF)는 신호(V2)의 레벨을 나타내므로 신호(Hs)의 주파수를 가리킨다. 다이오드(D25b)는 트랜지스터(T25a)의 베이스-에미터 전압에 대응하는 변화에 대한 온도 보상을 제공하기 위하여 트랜지스터(T25a)의 베이스-에미터 접합부에서 온도에 관련된 변화를 추적한다. 이러한 방법으로, 전류 신호(IF)는 온도 변화에 거의 관계없이 형성된다. 트랜지스터(T25a)의 콜렉터 전극에서 전류 신호(IF)는 합산기(20)의 입력 단자(20a)에 인가된다.
어떤 텔레비젼 응용에 있어서, 동기화 신호[HS(2)]는 수직 귀선 동안 수평 동기 펄스를 포함하지 않을 수 있다. 그러므로, 변환기(23)의 신호(V1)는 정상 동작에 필요한 파형을 갖지 않을 수 있다. 수직 귀선 동안 시호내에 잘못된 수평 동기 펄스로 인하여, 캐패시터(C24) 양단의 신호(V2")의 상당한 변화 또는교란을 방지하기 위하여, 그러한 교란동안 신호(V2")를 비교적 일정하게 유지시키는 큰 캐패시턴스를 갖는 캐패시터(C24)를 사용하는 것이 바람직하게 될 수 있다. 신호(V2")내의 그러한 교란은 수직 귀선의 초기에 제1도의 신호(VFS)의 주파수에 대응하는 천이 변화를 발생시킬 수 있다.
제너 다이오드(D21a)의 캐소드는 변환기(23)의 출력 단자(23b)에 결합되어 있다. 다이오드(D21a)의 애노드 트랜지스터(T25b)의 베이스 전극에 결합되어 있다. 트랜지스터의 에미터는 접지에 결합되고, 트랜지스터(T25b)의 콜렉터 전극은 단자에 결합되어 있다.
신호(V1)의 포지티브 펄스가 나타날 때, 주파수-전압 변환기(23)는 제너 다이오드(D21a)내에서 역전도를 유발시키기에 충분한 포지티브가 아닌 레벨에 있는 신호(V4)를 단자(23b)에 발생한다. 그러므로, 트랜지스터(T25b)에는 베이스 전류가 공급되지 않는다. 반면에, 신호(V1)의 포지티브 펄스가 나타나지 않을 때, 변환기(23)내에서 발생된 신호(V4)는 다이오드(D21a)에서 역전도를 유발시키기에 충분한 포지티브 레벨에 있다. 그러므로, 트랜지스터(T25b)에는 트랜지스터(T25b)를 턴-온시키기에 충분한-베이스 전류가 공급된다.
그러므로, 트랜지스터(T25b)는 신호(V4)로 인하여 제너다이오드(D21a)가 전도될 때 전도되는 스위치로서 동작한다.
신호(V1)의 포지티브 펄스가 나타날 때, 신호(V4)는 대단히 낮기 때문에 항복(brdakdown voltage)전압을 초과하는 전압이 다이오드(D21a) 양단에 걸리지 않는다. 그러므로, 트랜지스터(T25b)는 비전도되고, 신호에 영향을 주지 않는다. 신호(V1)의 포지티브 펄스가 나타나지 않을 때, 전도 트랜지스터(T25b)는, 단자(23a)가 변환기(23)에 의해 구동되지 않을지라도, 변환기(23)의 단자(23a)에서 신호가(V1)가 0볼트로 되게 한다. 이러한 방식으로, 신호[HS(2)]의 주어진 주파수에 대하여 신호(V1)의 포지티브 펄스의 피크-피크 진폭은 제너 다이오드(121)의 항복 전압과 같게 된다.
PPL(100)은 또한 미합중국, 캘리포니아, 선니베일에 있는 시크네틱스 코포레이션의 선형LSI 제품부에 의해 제조된 동기 처리기(TDA 2595)를 포함한다. 처리기(TDA 2595)는 버퍼(27)로부터 인가되는 동기 신호[HS(1)]을 단자(21a)에서 수신한다. 그러 인해, 신호[HS(1)]는 처리기(TDA 2595)에 포함된 위상 검출기(21)의 입력 단자(21a)에 인가된다. 처리기(TDA 2595)에 포함되어 있는 OSC(22)는 위상 검출기(21)의 단자(21b)에 인가되는 신호(VF)를 발생한다. 검출기(21)의 출력 단자에서, 신호(Vø1)는 처리기(TDA 2595)의 출력 단자(20b)에 인가된다. 처리기(TDA 2595)의 단자(20b)는 저역 통과 필터(26)에 결합되어있다. 필터(26)는 단자(20b)와 접지 사이에 직렬로 결합된 저항기(R26b), 저항(R26a) 및 캐패시터(C26a)의 직렬 장치를 포함한다.
단자(20b)는 고주파수를 필터하는 필터(26)의 캐패시터(C26b)에 결합되고, 캐패시터(C26b)의 다른 플레이트는 접지에결합된다. 저항기(R26c)는 트랜지스터(T25a)의 콜렉터 전극에 연결되어 있는 단자(20b)와 단자사이에 결합되어 있다.
단자(20b)의 전압으로부터 저항기(R26c)에 의해 발생된 전류신호(Iø)는 OSC(22)의 신호(VF)와 신호(Hs)사이의 위상차를 나타낸다.
가변 저항기(Rm2)를 수동하는 조정하여 조정되는 전류신호(IM)는 단자(20a)에서도 합산된다. 전류 신호(IM)는 전압-전류 변환기(25)의 선형성을 향상시키기 위해 조정된다. 전류 신호(IM)는 가변 저항기(Rm2)에 결합되어 있는 저항기(Rm1)에 흐른다. 합산기(20)의 단자(20a)는 전류 신호(IF)에 대한 입력 단자와 합산 전류 신호(IF, Iø및 IM))에 대한 전류 합산 접합부로서 동작하여, OSC(22)의 조합된 제어 전류 신호(Ic)를 형성한다. 전류 합산 접합부로서 동작하는 단자(20a)는 3소스로부터 제어되는 OSC(22)의 주파수 및 위상제어를 간략하게 한다.
트랜지스터(T25a)에 기인하는 단자(20a)에서의 임피던스는 높다. 그러므로, 트랜지스터(T25a)는 단자(20a)에서의 임피던스에 영향을 주지 않고 광범위한 값으로부터 임의 값을 유리하게 취할 수 있는 전류 신호(IF)를 제공할 수 있다.
조합된 전류 신호(Ic)는 처리기(TDA 2595)에 포함된 트랜지스터(T2)의 에미터 전극에 인가된다. 트랜지스터(T2)의 베이스 전극은 처리기(TDA 2595)에서 내부적으로 발생되는 DC전압(Vref)에 연결된다. 트랜지스터(T2)의 공통 베이스 구성은 조합된 전류 신호(Ic)의 광범위한 값에 대해서 단자(20a)의 전압이 실제로 같게 되도록 한다. 트랜지스터(T2)의 콜렉터 전극은, 전류 신호(Ic)와 실제로 같은 트랜지스터(T2)의 콜렉터 전극에 흐르는 전류 신호[HS(1)]의 값에 따라, OSC(22)의 주파수를 제어하기 위해 에 결합되어 있다. 트랜지스터(T2)는 공통 베이스 트랜지스터로서 동작하기 때문에, 단자(20a)에서 트랜지스터(T2)의 에미터 전극과 접지 사이의 임피던스는 낮다. 그로 인해, 트랜지스터(T2)의 에미터 전극 외부로흐르는 조합 전류 신호(Ic)는 단자(20a)의 전압에 영향주지 않고 OSC(22)의 주파수를 제어한다.
본 발명의 다른 양상에 따라, 신호(Hs)의 주파수가 선정된 주파수 보다 낮을 때, 또한, 신호(Hs)기 동기화 정보를 포함하지 않을 때, 전압(V2')은 전류 신호(IF)가 선정된 최소 주파수 이상의 주파수에서 OSC(22)의 프리 런닝 주파수를 유지하는 레벨에 있게 한다.
수동으로 조정 가능한 전류 신호(IM)와, 조합 전류 신호(Ic)에 포함되어 있는 전류-신호(Ic)는 OSC(22)의 프리런닝 주파수를 제어하고, 전류 신호(Iø)는 OSC(22)의 신호(VF)의 위상 및 주파수OSC(22)를 의 포착 범위내에서 조정한다. OSC(22)의 포착 범위는 주파수의 버위보다 실제로 작은 주파수의 범위내에 있을 수 있으며, 상기중 어느 하나는 OSC(22)의 프리 런닝 주파수가 되는 전류 신호(IF및 IM)에 의해 선택될 수 있다. 그로 인해, 예를들어, 전류 신호(IF)의 주어진 값은 OSC(22)의 대응 프리 런닝 주파수와 관련된 대응하는 포착 범위에 포함된 주파수를 결정한다. 처리기(TDA 2595)의 단자(70)와 접지 사이에 결합된 캐패시터(C22)는 전류 신호(IM및 IF)의 주어진 세트의 값가 관련된 OSC(22)의 신호(VF)의 가장 높게 얻을 수 있는 주파수를 결정한다.
OSC(22)의 출력 신호(VF)는, 처리기(TDA 2595)에 포함되어 있고, 처리기(TDA 2595)의 단자(71)에 신호(VFS)를 발생하는 위상 보정 네트워크(32)에 인가된다. 귀선 신호(VFB)는 저항기(RFB)를 통해 처리기(TDA 2595)의 단자(72)에 인가된다. 상술된 바와 같이, 귀선 신호(VFB)는 제1도의 편향 전류(iY)의 위상정보를 포함한다. 제2도의 신호(VFS)의 위상은, 종래의 방법으로, 네트워크(32)에 의해 자동적으로 조정되므로, 제1도의 편향 전류(iY)와 제2도의 신호(VF) 사이의 위상차 또는 지연 시간은 제1도의 출력단(28)에서 지연 변화와 무관하게 된다. 그러한 지연 변화는, 예를들어, 도면에 도시되어 있지 않은, 음극선 관내의 비임 전류가 대응하는 비디오 신호의 대응 변화로 인하여 변화할 때 나타난다.

Claims (4)

  1. 동기화 위상 정보를 포함하는 동기화 입력 신호(Hs)에 응답하여, 상기 입력 신호에 등기화된 편향 전류(iY)를 발생하는 비디오 디스플레이 편향 장치에 있어서, 제어 가능한 위상의 출력 신호(VF)를 발생하는 제어 가능한 발진기(22); 상기 동기화 입력(Hs) 및 출력 신호에 응답하여, 상기 입력 신호의 위상에 따라 상기 출력 신호의 위상을 제어하기 위하여 상기 발진기에 인가되는 제어 신호(Iø)를 발생하는 위상 검출기(21); 상기 동기화 입력(Hs)에 응답하여, 주파수를 나타내는 전류에 따라 상기 발진기의 프리 런닝주파수를 제어하기 위하여 상기 발진기(22)의 제어 단자(22a)에 인가되는 상기 동기화 입력 신호의 주파수를 나타내는 전류(IF)를 발생하는 주파수-전류 변환기(23, 24, 25); 상기 주파수-전류 변환기(23, 24, 25)의 출력 임피던스 보다 낮은 임피던스를 상기 제어 단자(20a)에 발생하는 입력단(T2)을 포함하여, 상기 주파수를 나타내는 전류의 변화기 발생할 때 상기 제어 단자(20a)의 전압을 일정하게 유지시키는 상기 발진기와; 상기 출력 신호(VF)에 응답하여, 상기 편향 전류(iY)를 발생하는 편향 회로 출력단(28)을 포함하는 것을 특징으로 하는 비디오 디스플레이 편향 장치.
  2. 제1항에 있어서, 상기 발진기(22)의 제어 단자(22a)는 합산 접합부(20)이고, 상기 제어 신호는 상기합산 접합부에 제공되는 제어 전류(Iø)인 것을 특징으로 하는 비디오 디스플레이 편향 장치.
  3. 제1항에 있어서, 상기 발진기의 제어 단자는 트랜지스터(T2)의 주전류 전도 단자(콜렉터)인 것을 특징으로 하는 비디오 디스플레이 편향 장치.
  4. 제3항에 있어서, 상기 트랜지스터는 공통 베이스 구성으로 접속된 바이폴라 트랜지스터(T2)의 것을 특징으로 하는 비디오 디스플레이 편향 장치.
KR1019860011129A 1985-12-24 1986-12-23 비디오 디스플레이 편향 장치 KR960001760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046058A KR0137166B1 (ko) 1985-12-24 1995-11-28 비디오 디스플레이 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/813,397 US4634939A (en) 1985-12-24 1985-12-24 Circuit synchronized by a signal at a deflection frequency
US813,397 1985-12-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046058A Division KR0137166B1 (ko) 1985-12-24 1995-11-28 비디오 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR870006781A KR870006781A (ko) 1987-07-14
KR960001760B1 true KR960001760B1 (ko) 1996-02-05

Family

ID=25212264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860011129A KR960001760B1 (ko) 1985-12-24 1986-12-23 비디오 디스플레이 편향 장치

Country Status (4)

Country Link
US (1) US4634939A (ko)
JP (2) JP2511917B2 (ko)
KR (1) KR960001760B1 (ko)
DE (1) DE3644291C2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761587A (en) * 1986-12-17 1988-08-02 Rca Licensing Corporation Multiple frequency horizontal oscillator for video apparatus
US4769705A (en) * 1987-06-30 1988-09-06 Rca Licensing Corporation Deflection synchronizing apparatus
JPH0638630B2 (ja) * 1987-07-13 1994-05-18 株式会社日立製作所 マルチスキャン水平発振回路
JP3019310B2 (ja) * 1988-09-30 2000-03-13 ソニー株式会社 自動周波数制御回路
NL8901698A (nl) * 1989-07-04 1991-02-01 Philips Nv Oscillatorschakeling.
GB9113922D0 (en) * 1991-06-27 1991-08-14 Thomson Consumer Electronics Television sync disable circuit
US5247229A (en) * 1992-01-17 1993-09-21 Zenith Electronics Corporation Adaptive scan control having horizontal scan locked clock system
US5337023A (en) * 1993-06-01 1994-08-09 National Semiconductor Corporation Reduced phase-jitter horizontal sweep control phase-lock-loop and method
TW337054B (en) * 1995-09-28 1998-07-21 Toshiba Co Ltd Horizontal synchronous signal oscillation circuit
US6097440A (en) * 1995-11-17 2000-08-01 Sony Corporation Synchronous processing device
JP2954052B2 (ja) * 1996-11-28 1999-09-27 日本電気アイシーマイコンシステム株式会社 映像表示装置
KR100247586B1 (ko) * 1997-07-22 2000-03-15 윤종용 전원 공급 장치의 과도 현상 억제 회로
CN103813055B (zh) * 2013-12-27 2017-08-11 宇龙计算机通信科技(深圳)有限公司 一种时钟振荡电路及视频装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB886434A (en) * 1959-04-08 1962-01-10 British Broadcasting Corp Improvements in oscillator synchronisation circuits
DE2208267C3 (de) * 1972-02-22 1983-01-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Synchronisierschaltung für die Zeilenablenkung in einem Fernsehempfänger
US4047223A (en) * 1976-01-16 1977-09-06 Zenith Radio Corporation Frequency scanning automatic phase control system
JPS5357914A (en) * 1976-11-05 1978-05-25 Matsushita Electric Ind Co Ltd Synchronous oscillator
NL8005054A (nl) * 1980-09-08 1982-04-01 Philips Nv Schakeling voor het opwekken van een periodiek zaagtandvormig signaal.
US4467359A (en) * 1982-04-15 1984-08-21 Sanyo Electric Co., Ltd. Horizontal synchronizing circuit
JPS60134564A (ja) * 1983-12-21 1985-07-17 Matsushita Electric Ind Co Ltd 水平ａｆｃ回路

Also Published As

Publication number Publication date
JPH08214187A (ja) 1996-08-20
JP2583406B2 (ja) 1997-02-19
DE3644291C2 (de) 1998-01-29
US4634939A (en) 1987-01-06
KR870006781A (ko) 1987-07-14
JP2511917B2 (ja) 1996-07-03
JPS62159980A (ja) 1987-07-15
DE3644291A1 (de) 1987-06-25

Similar Documents

Publication Publication Date Title
KR960001760B1 (ko) 비디오 디스플레이 편향 장치
US4122488A (en) Sync signal generator with memorization of phase detection output
FI72841C (fi) Televisionsmottagare med horisontell avboejningskrets och spaenningsregulator som utnyttjar en gemensam saogtandvaogsgenerator.
US5343169A (en) Frequency locked loop
JPH0561835B2 (ko)
US4660080A (en) Synchronization circuit responsive to time-multiplexed signals
FI69946B (fi) Kopplat slingfilter foer frekvens- och faskontroll i vilket forskjutningsspaenningen upphaevs
US4047223A (en) Frequency scanning automatic phase control system
GB2034137A (en) Dual phase-control loop horizontal deflection synchronizing circuit
KR0137166B1 (ko) 비디오 디스플레이 장치
FI104775B (fi) Tahdistettu vaakapyyhkäisy vaakataajuuden monikerroilla
US4511915A (en) Color television encoding circuit
CA1070822A (en) Variable speed horizontal automatic phase control
EP0406949B1 (en) Oscillator circuit
US4806883A (en) Multifrequency oscillator circuit
JP2000106638A (ja) 水平周波数信号発生器、同期回路、およびビデオ表示装置
US4385320A (en) Automatic frequency control circuit
JP3277432B2 (ja) フェイズ・ロックド・ループ回路
KR850001618Y1 (ko) 텔레비젼 수평발진기 위상제어 장치
KR830000983B1 (ko) 이중 위상-제어루프 수평 편향 동기회로
RU2215372C2 (ru) Система горизонтального отклонения
JPS6025186Y2 (ja) テレビジョン信号の受信検出回路
JP2622759B2 (ja) Ｐｌｌ回路
KR900006303Y1 (ko) 모니터화상의 좌.우 수평이동장치
JP2713988B2 (ja) 水平ａｆｃ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060106

Year of fee payment: 11

EXPY Expiration of term