JPH0373220A

JPH0373220A - 放電加工装置の波形制御装置

Info

Publication number: JPH0373220A
Application number: JP1203871A
Authority: JP
Inventors: Yoshihide Kanehara; 好秀金原; Morihisa Nishikawa; 西川　守久; Yoshio Ozaki; 尾崎　好雄
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-08-08
Filing date: 1989-08-08
Publication date: 1991-03-28
Anticipated expiration: 2010-07-05
Also published as: JPH0761568B2; KR920002261A; DE69004886T2; DE69004886D1; KR930009372B1; EP0412262B1; US5083001A; EP0412262A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、放電加工装置の波形制御装置に関するもので
ある。

［従来の技術］放電加工装置の波形制御装置は、所望の電流ビーク値１
ｐを持つ制御されたパルス状の電流波形を、設定された
０Ｎ−ＯＦＦ時間に従って、電極と被加工物間の極間に
供給し放電を生じさせ、これによって被加工物を所望の
形状に加工するものである。

第２４図は例えば特開昭４９−４３２９７号、実公昭５
７−３３９５０号公報により知られている従来の波形制
御装置の回路図である。図において、１は電極、２は電
極１により加工される被加工物、Ｂ　は電圧Ｅ、（Ｖ）
の直流電源、Ｂ２は電圧Ｅ２　（ｖ）の補助電源、Ｌｌ
は磁気エネルギ貯蔵体を構成するチョークィンダクショ
ンコイル、Ｓ　はコイルＬ１に流れる電流を所望の値に
制御するラインブレーカ、Ｂ２は図示しないパルス発生
器により０Ｎ−ＯＦＦ制御されるラインブレーカ、Ｄ　
及びＢ２はダイオードである。

上記回路によるラインブレーカＳ　、ｓ　のＯ２Ｎ−ＯＦＦタイミング及びコイルＬ１に流れる電流ｉＬ
ｌの波形は第２５図、第２６図に示されており、第２５
図は仕上げ加工の場合に対応し、第２６図は荒加工の場
合に対応する。また、ラインブレーカＳ１．Ｂ２の導通
状態は！で、非導通状態はＯで示している。

かかる回路構成においては、コイルＬ、は電極１とライ
ンブレーカＳ１に直列に接続されているため、コイルＬ
１はエネルギ貯蔵装置として働く一方、コイルＬ１が飽
和状態から未飽和状態に、またはその反対に変化すると
き、放電電流を急速に変化させ、未飽和状態にあるとき
電流の制限を行う。このコイルＬ１における電流変化は
、ラインブレーカＳ　がＯＮのとき、コイルＬｉの電流
１はラインブレーカＳ２がＯＮしている間、実質的に増加
し、一方ラインブレーカＳ２がＯＦＦしている間、実質
的に一定に維持される。ラインブレーカＳ　がＯＦＦの
ときは、コイルＬｉの電流はラインブレーカＳ２のＯＮ
またはＯＦＦのいずれの場合においても減少する。この
ため、放電電流の制限素子としてコイルを使用した回路
の場合、電流制限素子に抵抗を使用する回路方式に比べ
て、抵抗で消費するエネルギ分だけ省エネルギ化がはか
れるという特長がある。

しかしながら、上記回路では、ラインブレーカＳ２をＯ
ＦＦにしたとき、電極１．被加工物２に接続している配
線のインクタンスＬ３により高電圧が発生し、ラインブ
レーカＳ２をＭＯＳＦＥＴ（電界効果トランジスタ）や
その他のトランジスタ等のスイッチング素子で構成した
場合、該素子の耐電圧破壊を起こす可能性があり、信頼
性を低下させるといった問題がある。

第２７図は上記回路におけるラインブレーカに代えて、
トランジスタによるスイッチング素子ＴＲ，、ＴＲ２を
使用した従来の回路構成例である。

スイッチング素子ＴＲ２は発振制御回路３により０Ｎ−
ＯＦＦ制御されるようになっている。

また、第２８図は極間電圧、放電電流及びスイッチング
素子ＴＲ，ＴＲ２の０Ｎ−ＯＦＦタイ（ミング、並びにコイルＬ１を流れる電流波形を示したも
のである。ここで説明する放電電流波形例は電極の低消
耗特性に効果のあるスロープコントロール方式と呼ばれ
るもので、ＩＢ値と呼ばれる値まで急峻に電流を上げ、
その後洗められた増加率で電流を電流ピーク値ｌ、まで
増加させていく波形制御方式の場合である。すなわち、
期間ｔ　では、スイッチング素子ＴＲ，はコイルＬ　を
流れる電流がＩＢ値となるよう０Ｎ−０ＦＦ制御してい
る。

期間ｔ　は補助電源Ｂ　、スイッチング素子Ｔ２Ｒ１，コイルＬ　、ダイオードＤＩの経路を電流が増加
し流れる。その増加率はコイルＬ１のインダクタンスを
Ｌ（μＨ）とすると、で表わされる。

期間ｔ　は直流電源Ｂ　、ダイオードＤ　、コ３　　　
　　１　　　　　　２イルＬ　、ダイオードＤ１の経路を電流が減少し■ 流れる。その減少率はとなる。

期間ｔ７でスイッチング素子ＴＲ，がＯＦＦすると、ダ
イオードＤ　、コイルＬ　、電極１．被１加工物２．スイッチング素子ＴＲ２の経路を電流が減少
し流れる。その減少率はで表わされる。

時刻ｔ　でスイッチング素子Ｔ　Ｒ２がＯＮＬ、極間に
無負荷電圧（Ｅ　　＋Ｅ２）（Ｖ）が印加される。

時刻ｔ　で極間に放電が生じると、期間ｔ６では直流電
源Ｂ　、補助電源Ｂ　、スイッチング素２子ＴＲ、コイルＬ　、電極１．被加工物２．ス１　　　
　　　　　　　１イツチング素子Ｔ　Ｒ２の経路を電流が増加して流れる
。その増加率は放電アーク電圧をＶ　　とすｒＣると、となる。

時刻ｔ　でスイッチング素子ＴＲ、ＴＲ２が１共にＯＦＦすると、期間ｔ９の間、放電電流は遮断され
、コイルＬ１を流れていた電流■Ｌは直流電源Ｂ　、ダ
イオードＤ　、コイルＬ　、ダイ第１　　　　　　　２
　　　　　１ −ドＤ１の経路をＩＢ　（Ａ）となるまで減少しながら
流れる。その減少率はとなる。

したがって、Ｉｔ、がＩＰから■Ｂ時時間はとなるまでのとなる。

ところが、第２８図に示したようにＩＢ≦Ｉｐ（ＩＢ≧
０）なるＩＢ値が存在し、ある増加率で電流を増加させ
ていくようなスロープコントロール方式の波形制御を行
う場合、無負荷の印加タイミングはＩＬ−ＩＢの条件が
必要となる。そのため、第２７図の回路では、遮断電流
の休止時間を上記（８）式のＴより小さくすることがで
きないという問題がある。時間Ｔを小さくするには抵抗
を期間ｔ９の間、経路中に挿入してエネルギを熱に変換
させれば良いが、それでは前述の省エネルギの特長が失
われる。

［発明が解決しようとする課題］したがって、本発明の目的は、第１に、トランジスタＴ
　Ｒ２に対する高電圧の発生を防ぎ、基底電流■８の立
ち上がりが速く、遮断電流の減少時間が短いなど波形制
御方式に適した回路を提供することにある。

第２に、休止時間や電流リップル率の制限を最小限にし
て省エネルギ化を達成できる回路を提供することにある
。

第３に、電流容量の小さい補助電源Ｂ２の使用を可能に
して安価にできる回路を提供することにある。

本発明のその他の目的は、以下に説明する実施例及び図
面により明らかにされる。

［課題を解決するための手段］本発明に係る放電加工装置の波形制御装置は、第１の手
段として、第１の直流電源に並列に接続された、スイッ
チング素子とダイオードを含む第１の直列体と；前記第
１の直流電源に並列に接続された、第２の直流電源とス
イッチング素子とダイオードを含む第２の直列体と；電
極及び被加工物を含み、前記第１の直列体の前記スイッ
チング素子とダイオードとの間の接続点と、前記第２の
直列体の前記スイッチング素子とダイオードとの間の接
続点とを接続する回路中に設けられたリアクトルと；前
記第２の直流電源とダイオードとの間の接続点と、前記
第１の直列体の前記スイッチング素子とダイオードとの
間の接続点とを接続する回路中に設けられた第３のスイ
ッチング素子と；前記第１の直流電源と前記第２の直流
電源との間の接続点と、前記リアクトルと前記電極また
は被加工物との間の接続点とを接続する回路中に設けら
れた第３のダイオードと；を含む回路より戊る。

第２の手段は、第１の直流電源に並列に接続された、各
々スイッチング素子とダイオードを含む第１の直列体及
び第２の直列体と；電極及び被加工物を含み、前記笹１
の直列体の前記スイッチング素子とダイオードとの間の
接続点と、前記第２の直列体の前記スイッチング素子と
ダイオードとの間の接続点とを接続する回路中に設けら
れたリアクトルと；前記第１の直流電源と前記第２の直
列体との間の接続点と、前記リアクトルと前記電極また
は被加工物との間の接続点とを接続する回路中に直列に
設けられた第２の直流電源及び第３のダイオードと；前
記第２の直流電源と第３のダイオードとの間の接続点と
、前記第１の直列体の前記スイッチング素子とダイオー
ドとの間の接続点とを接続する回路中に直列に設けられ
た第３のスイッチング素子及び第４のダイオードと；を
含む回路より成る。

第３の手段は、第１の直流電源に並列に接続された、ス
イッチング素子とダイオードを含む第１の直列体と；前
記第１の直流電源に並列に接続された、第２の直流電源
とスイッチング素子とダイオードを含む第２の直列体と
；前記第１の直流電源に並列に接続された、スイッチン
グ素子とダイオードを含む第３の直列体と；電極及び被
加工物を含み、前記第３の直列体の前記スイッチング素
子とダイオードとの間の接続点と、前記第２の直列体の
前記スイッチング素子とダイオードとの間の接続点とを
接続する回路中に設けられた第５のダイオードど；前記
第１の直列体の前記スイッチング素子とダイオードとの
間の接続点と、前記第３の直列体の前記スイッチング素
子とダイオードとの間の接続点との間に接続されたリア
クトルと；を含む回路より成る。

また、本発明においては、以上の第１〜第３の手段によ
る各々の回路において、複数の回路を持つように構成さ
れる。

さらにまた、前記の各回路における単一のリアクトルを
容量可変型とし、放電のピーク電流値に応じてインダク
タンス値を変更制御するようにする。また、複数のリア
クトルを用いた場合には、これらのインダクタンス値を
等しくし、１回路ずつサイクル動作させる。

［作　用］第１の回路においては、電極及び被加工物との配線のイ
ンダクタンスによる高電圧は、第２の直列体のダイオー
ドＤ２ｏと第２の直流電源Ｂ２ｏを経由して第１の直流
電源”１０の方へ流れるので、トランジスタによるスイ
ッチング素子ＴＲ２に上記高電圧がかかることはない。

また放電の発生していない定常時において、スイッチン
グ素子ＴＲ３をスイッチングさせることにより第２の直
流電源の電圧をリアクトルＬ２に加え、リアクトルＬ２
に流れる電流（基底電流ＩＢ）を一定に保っている。し
たがって、放電の開始と同時にスイッチング素子ＴＲ３
を０ＦＦＬ、スイッチング素子ＴＲ１をスイッチングさ
せることにより、リアクトルＬ　に流れていた基底電流
ＩＢは急瞬に立ち上がる６放電期間が過ぎるとスイッチング素子ＴＲ２がＯＦＦす
ることにより、ピーク電流ｌ、はリアクトルＬ　、第３
のダイオードＤ３ｏを経由して第１の直流電源の方へ還
流するので、急速に減少する。

休止期間では再びリアクトルＬ２の電流は基底電流Ｉｎ
に維持される。

第２．第３の回路においてもほぼ上記と同様の動作を行
う。ただし、第２の回路では無負荷電圧が第１の直流電
源の電圧Ｖｌｏから第２の直流電源の電圧Ｖ　を引いた
値Ｖ１２−ｖ１ｏ−Ｖ２ｏとなり、０第１の回路の場合よりも無負荷電圧を低くすることがで
きる。

第３の回路では、第２の直流電源に流れる電流が遮断電
流のみとなり、第１．第２の回路のものよりも第２の直
流電源の電流容量は小さくて済む。

次に、リアクトルＬ　のインダクタンスを変更制御可能
な構成とすると、許容インダクタンス値は後述の（１１
）式で与えられる領域内であり、■。

値に応じて変更可能なため、Ｉｎ値の広い領域において
休止時間や電流リップル率の制限を最小限にして省エネ
ルギ化を達成することができる。

また、複数のインダクタンス値の等しいリアクトルを有
する複数の回路構成とすると、１回路ずつサイクル動作
させることにより、休止時間の短い、電流リップル率の
小さい放電電流波形が得られる。

［実施例］以下、本発明の実施例を図により説明する。

第１図は本発明の第１実施例を示す回路図である。

図中のスイッチング素子はＭＯＳＦＥＴを用いた場合で
あるが、他の半導体スイッチのような電気スイッチを用
いた場合でも同様に考えられる。

第１図において、第１の直流電源Ｂ１０には、スイッチ
ング素子ＴＲとダイオ−ドル１０を含む第１の直列体１
０を並列に接続する。また、第２の直流電源”２０と、
ダイオードＤ２ｏと、スイッチング素子Ｔ　Ｒ２を含む
第２の直列体１２を第１の直流電源Ｂｌｏに並列に接続
する。

次に、第２の直列体１２の第２の直流電源Ｂ２゜とダイ
オードＤ２ｏ間の接続点１４と、第１の直列体１０のス
イッチング素子ＴＲ１とダイオードＤ１−の接続点１５
との間に第３のスイッチング素子ＴＲ３を接続する。

さらに、電極１と接続点１５との間に出力端子２０を介
してリアクトルＬ２を接続し、ダイオードＤ　とスイッ
チング素子ＴＲ２間の接続点１６０と被加工物２との間を出力端子２１を介して接続し、極
間に加工電流を供給する。

第３のダイオードＤ　はリアクトルＬ２と電極０１間の接続点１７、つまりリアクトルＬ２の出力端子２
０側と、第１の直流電源Ｂｌｏと第２の直流電源８２８
間の接続点１８との間に接続する。

図中、１００及び１０１はそれぞれ電極１．被加工物２
との配線によるインダクタンスである。

第１の直流電源Ｂｌｏの電圧は６０〜１５０Ｖ程度に選
び、第２の直流電源Ｂ１１の電圧は５〜３０Ｖ程度に選
ぶ。

第２図（ａ）は本発明の波形制御装置が出力しようとす
る代表的な電流波形を示したものである。

この場合、基底電流Ｉ　はピーク電流Ｉ、の１／３程度
に選ばれ、できるだけ瞬時に立ち上がることが要求され
る。スロープ電流の角度θは電流を一定の速さで増加さ
せる増加率である。

単一の放電は放電期間Ｔ　、休止肋間Ｔ２で表す。

第２図（ｂ）は実際の出力電流（放電電流）波形を示し
ており、第２図（Ｃ）はリアクトルＬ２の電流波形を示
している。同図の２２は基底電流ＩＢを示している。

第２図（ｄ）は極間電圧の印加タイミングを、第２図（
ｅ）、（ｆ）、（ｇ）はそれぞれスイッチング素子ＴＲ
、ＴＲ、ＴＲ３のスイッチング２グのタイミングを示している。

第１図の回路において、放電が発生していない定常時に
おいては、スイッチング素子Ｔ　Ｒａがスイッチングを
しており、一方スイツチング素子ＴＲ１，ＴＲ２はＯＦ
Ｆとなっている。したがって、スイッチング素子Ｔ　Ｒ
ａがＯＮしているときは、基底電流Ｉ　がリアクトルＬ
　、ダイオードＤａｏ’２第２の直流電源Ｂ　、スイッチング素子ＴＲ３の０経路を通り、スイッチング素子Ｔ　ＲａがＯＦＦのとき
はリアクトルＬ　、ダイオードＤ　、第１の２　　　　
　　　８０直流電源Ｂ　、ダイオードＤ１ｏの経路を通り、す０アクドルＬ２に流れる電流を一定に保っている。

第２図（ｇ）の時刻ｔｌｌにおいてスイッチング素子Ｔ
Ｒ２がＯＮすると、同図（ｄ）に示すように出力端子２
０．２１間に、すなわち電極１と被加工物２の間に電圧
がかかる。この電圧は第１の直流電源Ｂ　の電圧ｖｌｏ
になる。この電圧を無負０荷電圧といい、この時点では放電は発生していない。

次に、時刻ｔ１２において放電が発生すると、まずスイ
ッチング素子ＴＲ３をＯＦＦにし、スイッチング素子Ｔ
Ｒ１をスイッチングさせる。このスイッチングの状態は
第２図（ｅ）に、またこのときの出力電流は第２図（ｂ
）に示したとおりである。

ここにおいて電極１と被加工物２との間の極間電圧は無
負荷電圧Ｖｌｏから２５〜４０Ｖ程度の放電電圧Ｖ　と
なり、ダイオードＤ３ｏに流れていた１基底電流ＩＢは出力端子２０を通り電極１の方に流れる
。

基底電流■　はリアクトルＬ２に既に電流が流れている
ため第２図（ｂ）の２３のように急瞬に立ち上がる。ス
ロープ電流は同図の２４のようにスイッチングを、繰り
返して上昇し、ピーク電流Ｉｐに達すると一定の電流２
５を保つようにスイッチング素子ＴＲ１がスイッチング
を行う。

放電期間Ｔ１が過ぎると、スイッチング素子ＴＲは第２
図（ｇ）の時刻ｔ１３においてＯＦＦとなる。

出力端子２０．２１と、電極１．被加工物２との間の配
線のインダクタンス１００，１０１により、電極１に流
れていた電流がダイオードＤ２０’第２の直流電源Ｂ　
、ダイオードＤ３ｏを流れ、第０２図（ｂ）の２６のように急速に減少する。

この電流を遮断電流と呼ぶ。このときダイオードＤ３ｏ
では第２図（Ｃ）の２７のように電流が順方向に流れて
おり導通の状態にあるので、上記遮断電流２７はダイオ
ードＤ３ｏを逆方向に流れることができる。

したがって、スイッチング素子ＴＲ２にかかるサージ電
圧は第１の直流電源Ｂｌｏの電圧Ｖｌｏと、第２の直流
電源Ｂ　の電圧ｖ２ｏの和にクランプさ０れので、高電圧は発生しない。

リアクトルＬ２の電流は、期間Ｔｓ　　（時刻ｔ１３か
ら時刻ｔ１４の間）においてスイッチング素子ＴＲ、Ｔ
Ｒ、ＴＲ３はすべてＯＦＦとなり、第２２図（Ｃ）の２７で示すように減少する。これは、第１
図においてスイッチング素子ＴＲ２がＯＦＦすることに
よりピーク電流Ｉ、かリアクトルＬ゛２とダイオードＤ
　、第１の直流電源Ｂ　　ダイ第３０１Ｏ。

一ドＤｌｏを電流が通り還流することにより速やかに減
少する。

このピーク電流Ｉ　が基底電流ＩＢまで減少したとき、
第２図（ｇ）の時刻ｔ１４においてスイッチング素子Ｔ
　Ｒ３がスイッチングを行い、リアクトルＬ　の電流を
基底電流Ｉｎに維持する。

以上のようなスイッチングのタイミングにより放電加工
の電流波形を制御し、電極１の消耗の少ない、加工速度
の速い最適の放電電流を出力することができる。

次ニ、第３図は第１図のスイッチング素子ＴＲ、ＴＲ、
ＴＲとダイオードＤ　　　Ｄ。

１　　　２　　　３　　　　　　　１０’　　２０Ｄ　
及び第２の直流電源Ｂ２０の位置を変更した変０形例であり、第１図の回路と同等の動作をする。

第４図は第１図のスイッチング素子にＰチャンネルＭＯ
８ＦＥＴを使用した他の変形例であり、第１の直流電源
Ｂ　　第２の直流電源Ｂ１１の極性１０’ を反転させて接続することにより、第１図の回路と同等
の動作をする。

第５図は第１図の回路を２回路持つ更に他の変形例を示
すもので、この場合、スイッチング素子ＴＲとダイオー
ドＤ１、の直列体１０Ａと、スイ１ッチング素子Ｔ　Ｒｔ　２とダイオードＤ１゜の直列体
１０Ｂの２つの直列体を第１の直流電源Ｂｌｏに並列に
接続し、各々の直列体１０Ａ、ＩＯＢに対してスイッチ
ング素子ＴＲとリアクトルＬ　、スイ３１２＾ッチング素子ＴＲとリアクトルＬ２Ｂを並列に接２続したものである。このような２回路Ａ、Ｂを持つ構成
とすることにより、それぞれ独立して、または同時にス
イッチングさせることができ、第１図の回路に比べて次
のような利点を有する。

すなわち、第２図（ｃ）に示した還流電流２７の減少時
間が長いときは次の放電までに基底電流ＩＢに減少しな
い場合が発生するが、上記回路Ａ。

Ｂを交互にスイッチングさせることにより減少時間を十
分に長くすることができ、リアクトルのインダクタンス
が大きいとき、あるいは第２図（ａ）の休止時間Ｔ２が
短いときに有効である。

また、リアクトルのインダクタンスをそれぞれ異なるも
のにすると、回路Ａでは第１図の回路と同等の動作を行
い、ピーク電流Ｉｐが大きいときに動作し、また例えば
リアクトルＬ２Ｂをリアクトル”２Ａに比べて大きなイ
ンダクタンスにすると、回路Ｂでは小さな出力電流にお
いてもリップルの少ない安定な出力電流を供給すること
ができる。

ここでは２回路の場合を示したが、複数の回路であって
も上記と同等の効果を奏する。

次に、第６図は本発明の第２実施例を示す回路図である
。この第２．実施例では、第１図の回路と異なる点は、
第２の直列体１２ＡがダイオードＤ　とスイッチング素
子Ｔ　Ｒ２を含むもののみか０らなり、第２の直流電源Ｂ２０が第３のダイオードＤ３
ｏと直列に接続されている。さらに、第２の直流電源Ｂ
　とダイオードＤ３ｏとの間の接続点１４０と、第１の直列体１０のスイッチング素子ＴＲ。

とダイオ−１０１０間の接続点１５との間・にスイッチ
ング素子ＴＲと第４のダイオードＤ４ｏを直列に接続し
ている。その他の構成は第１図と同様である。

第７図（ａ）〜（ｇ）は第２実施例の回路におけるタイ
ミングチャートであり、第２図と同様のものである。た
だし、この場合、無負荷電圧ｖｌ。

が第１の直流電源Ｂ　の電圧ｖｌｏから第２の直流０電源Ｂ　の電圧Ｖ　を引いた値、すなわちｖ１□−２０
２０Ｖｌｏ−ｖ２ｏとなる点で異なるのみである。

このように無負荷電圧ｖ１□を第１図の回路に比べて低
くすることができるので、極間の間隙をより微小に制御
でき加工精度の向上をはかることができる。

第２実施例においても、放電が発生していない定常時に
おいては、スイッチング素子ＴＲ３がスイッチングをし
ており、一方スイツチング素子ＴＲｔ　、　Ｔ　Ｒ２は
ＯＦＦとなっている。したがって、スイッチング素子Ｔ
　ＲｓがＯＮしているときは、基底電流Ｉ　がリアクト
ルＬ　、第２の直流電源２Ｂ　、ダイオードＤ　、スイッチング素子ＴＲ３２０４
０の経路を通り、スイッチング素子ＴＲ３がＯＦＦのとき
はリアクトルＬ　、ダイオードＤ　、第１３０の直流電源Ｂ　　ダイオードＤ１ｏの経路を通り、１０
’ リアクトルＬ２に流れる電流を一定に保っている。

放電が発生すると、スイッチング素子ＴＲ３がＯＦＦし
、スイッチング素子ＴＲ，がスイッチングを行うので、
電極１と被加工物２間の極間電圧は無負荷電圧ｖ１□か
ら２５〜４０Ｖ程度の放電電圧Ｖ　となり、第２の直流
電源Ｂ１０を流れていた１基底電流ＩＢは出力端子２０を通り電極ｌの方向に流れ
る。

基底電流Ｉ　はリアクトルＬ２に既に電流が流れている
ため、第７図（ｂ）の２３のように急瞬に立ち上がり、
スロープ電流２４はスイッチングを繰り返して上昇し、
ピーク電流Ｉ、に達するとスイッチングにより一定の電
流２５に維持、される。

放電期間Ｔ２が過ぎると、スイッチング素子ＴＲ２はＯ
ＦＦになり、配線のインダクタンス１００．１０１によ
り電極１に流れていた電流はダイオードＤ　、ダイオー
ドＤ　、第２の直流電源０３０Ｂ１１を流れ第７図（ｂ）の２６のように減少する。

この遮断電流は、ダイオードＤ３ｏが第７図（ｃ）の電
流２７が順方向に流れ導通状態にあるので、ダイオード
Ｄ３ｏを逆方向に流れることができる。

したがって、スイッチング素子Ｔ　Ｒ２にかかるサージ
電圧は第１の直流電源Ｂ　の電圧ｖｌｏにクラＯンプされ、高電圧は発生しない。

ピーク電流Ｉ　はスイッチング素子ＴＲ２のＯＦＦによ
りリアクトルＬ　、第２の直流電源Ｂ２０’ダイオード
Ｄ　、第１の直流電源Ｂ　、ダイオ−０１０ドＤｌｏを電流が通り還流することにより速やかに減少
する。このピーク電流Ｉ　が基底電流Ｔ８まで減少した
ときはスイッチング素子ＴＲ３が再びスイッチングを行
い、リアクトルＬ２の電流を基底電流ＩＢに維持するの
は第１図の場合と同様である。

次に、第８図〜第１０図は第２実施例の変形例であり、
それぞれ第３図〜第５図に準じたものである。

第１１図は第３の直流電源Ｂ１１に還流電流のみが流れ
、第２の直流電源Ｂ１０には遮断電流が流れるようにし
たもので、第６図の回路と同等の動作をする。

次に、第１２図は本発明の第３実施例を示す回路図であ
る。この第３実施例では、第１図の回路と異なる点は、
第１．第２の直列体１０．１２の他に、ダイオードＤ　
とスイッチング素子ＴＲ３０を含む第３の直列体１３を第１の直流電ＲＢ１ｏに並列
に接続する。そして、リアクトルＬ２は接続点１５と、
第３の直列体１３のダイオードＤ３ｏとスイッチング素
子ＴＲ３間の接続点１９との間に接続し、その接続点１
９と接続点１６との間に第５のダイオードＤ５ｏを接続
したものである。その他の構成は第１図と同様である。

ダイオードＤ　はスイッチング素子ＴＲ３がＯＯＮしたとき、電極１と被加工物２間の電圧が下がらない
ようにするためのものである。

第１３図（ａ）〜（ｇ）は第３実施例の回路におけるタ
イミングチャートであり、スイッチング素子ＴＲ１のス
イッチングのタイミングが異なるほかは第２図と同様で
ある。

第３実施例においても、第１．第２実施例と同様の動作
を行う。ただし、第２の直流電源Ｂ１０に流れる電流は
遮断電流のみであり、電流容量はピーク電流Ｉ　に比べ
てはるかに小さくなり、したかって第２の直流電源Ｂ１
０の電流容量が小さくて済む。

また、第１４図〜第１６図は第３実施例の変形例であり
、それぞれ第３図〜第５図に準じたものである。

以上の実施例においては、放電電流制限素子としてのリ
アクトルＬ２は容量不変型の場合で示した。そこで次゛
に、前記（６）式で与えられる休止時間Ｔを小さくする
ために、容量可変型のリアクトルを使用する場合につい
て説明する。

第１７図はこの第４実施例を示す回路図である。

この回路は以上の各実施例の回路と異なるが、その考え
方は同様に適用できるものであるので、簡単のため第２
７図の回路と同様の回路で説明する。

第１７図において、Ｌ３は容量可変インダクタンス値を
持つリアクトルである。７はそのインダクタンス値の変
更制御装置である。

この容量可変インダクタンス値りは、許容電流リップル
値ΔＩと許容体止最小時間Ｔ　　によりｌｌ１１ｎ決められる。スイッチング素子Ｔ　Ｒ１の最小ＯＮ時間
をΔＴとすると、（３）式より許容最小電流リップル値
はここで、Ｉ　　−ｋＸＩＰ　（ｋは比例定数　ｋく１）
とおくと、上式はとなり、Ｌが大きいはどΔＩは小さくなることがわかる
。

また、許容体止最小時間Ｔ　　は（６）式よりＬ膓ｉｎが小さいほど小さくできることがわかる。以下に許容可
能なインダクタンスの値を示す。

許容リップル率ΔＩ／ＩＰ−Ｒとすると、ΔＩ−Ｉ　ｐ
　ｘ　Ｒであるから、許容リップルから許容されるイン
ダクタンスの値りは許容体止最小時間を特徴とする特許容されｉｎるインダクタンスの値りは（６）式よりとなる。

したがって、（８〉式及び（１０）式よりインダクタン
ス値りは次のような関係となる。

・・・（１１）第１８図に（１１）式により示される領域を示す。

斜線部８が許容インダクタンス領域である。この（１１
）式のＲ及びＴ　　はそれぞれＩｐ値に応じて１ｎ変更することが可能である。例えば、■、値の大きな領
域ではＩｐ値の小さな領域より大きくても問題はない。

第１９図は容量可変型リアクトルＬ３と変更制御装置７
の実施例を示す構成図である。図において、３１は摺動
接触子３２の位置によりインダクタンス値が変更設定さ
れるコイル、３３は摺動接触子３２を駆動するパルスモ
ータである。

パルスモータ３３への指令は、まず、各Ｉｐ値に対応し
たインダクタンス値に相当するパルス数のデータテーブ
ルを記憶したＲＯＭ等のメモリ３４から指令パルス数が
比較器３５へ送られる。比較器３５はカウンタ３６の値
と指令とを比較し、パルスモータ３３の回転方向を決定
し、ＵＰ／ＤＯＷＮ信号をパルスモータドライバ３７と
カウンタ３６へ送る。また、比較器３５はカウンタ３６
の値と指令との差をとり、移動するパルス数を発振器３
８へ指令し、発振器３８は指令されたパルス数をパルス
モータドライバ３７へ送り、このドライバ３７によりパ
ルスモータ３３は指令された位置へ摺動接触子３２を位
置決めし所望のインダクタンス値を得ることができる。

指令パルスはカウンタ３６へも送られ、カウンタ３６は
現在値を記憶する。

なお、この実施例では容量可変型の場合で説明したが、
複数個の異なるインダクタンス値を持つコイルを切換制
御するようにしても良い。

次に、第２０図は本発明の第５実施例を示す回路図で、
第４実施例のようにインダクタンス値を変更制御するの
ではなく、等しいインダクタンス値を持つリアクトルを
用いて複数の回路に構成したものである。なお、第５図
、第１０図、第１６図の回路はインダクタンス値の異な
る場合であるが、インダクタンス値が同一の場合にはこ
の第５実施例の考え方を適用できるものである。

第２０図は２回路の場合で示してあり、それぞれの回路
の構成要素には添字ＡとＢを付して同一の機能を果たす
ことを表している。なお、回路のまわり込みを防止する
ため、スイッチング素子ＴＲ，ＴＲ２Ｂの挿入位置が第
４実施例の場合と異２人なっている。

第５実施例においては、１回路のみを考えたときの動作
は第２７図の場合と同等である。

第２１図は第５実施例の動作を示すタイミングチャート
である。第２１図のように、この回路は２回路が交互に
動作するため、個々の回路にとって休止時間が（ＯＦＦ
タイムＸ２＋ＯＮタイム＋無負荷時間）分とることがで
きるため、（６）式よりインダクタンス値りを約３倍程
度大きくできた場合、（７）式より電流リップルΔＩを
約１／３程度に小さくすることが可能となる。また、第
２２図に示すように、第１８図におけるＴ　　の禁止ｉ
ｎ領域を上方に上げ、１つの値のＬ　でインダクタンス値
を変更する必要を無くすることが可能となる。

次に、第２３図によりスイッチング素子Ｔ　Ｒ２Ａ。

Ｔ　Ｒ２Ｂと発振制御回路３について説明する。

４１は原発振器で、０Ｎ−ＯＦＦタイムの発振パルスを
生成し、各ＡＮＤゲート４２とゲートセレクタ４３へ送
る。ゲートセレクタ４３は原発振器４１より送られてき
たパルスに起動され、サイクリックに各ゲートを有効に
する信号を送出する。

各ゲートは有効信号と発振パルスのＡＮＤ条件成立にて
各ＴＲ，ＴＲ・・・、　Ｔ　Ｒ２Ｎを駆動する。

２Ａ　　　　　　２Ｂ’ ［発明の効果コ以上説明したように、本発明によれば次のような効果が
得られる。

（１）電極及び被加工物に対する配線のインダクタンス
１００，１０１による高電圧を第２直列体を経由して第
１の直流電源の方へ流すことにより、高電圧の発生を防
止することができる。

（２〉スイッチング素子ＴＲ３により第２の直流電源ま
たは第１の直流電源の電圧をリアクトルＬ２に加え、リ
アクトルＬ２に定常電流を流すように構成したので、基
底電流の立ち上がりが速く、遮断電流の減少時間の短い
放電電流波形が得られる。

（３）第２の直流電源に流れる電流は還流電流である基
底電流から遮断電流を引いたものか、もしくは遮断電流
のみであり、その電流容量はピーク電流の１７３以下に
小さくてもよいので、電流容量の小さい電源の使用が可
能となり、安価にできる。

（４）以上により信頼性が高く高精度の放電加工が実現
できる。

（５）また、放電電流制限素子として容量可変型のリア
クトルを用いると、ピーク電流値の広い領域において休
止時間や電流リップル率の制限を最小限にして省エネル
ギ化を達成することができる。

（６）また、インダクタンス値を等しくした複数回路を
１回路ずつサイクル動作させる場合は、インダクタンス
の変更制御が不要で、電流リップル率の小さい、安定で
再現性があり最小休止時間の短い電流パルスが得られる
。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す回路図、第２図（ａ
）〜（ｇ）は第１図の回路の電流波形及びスイッチング
素子のタイミング等を説明するためのタイミングチャー
ト、第３図〜第５図は第１実施例の変形例を示す回路図
、第６図は本発明の第２実施例を示す回路図、第７図（
ａ）〜（ｇ）は第６図の回路の電流波形及びスイッチン
グ素子のタイミング等を説明するためのタイミングチャ
ート、第８図〜第１１図は第２実施例の変形例を示す回
路図、第１２図は本発明の第３実施例を示す回路図、第
１３図（ａ）〜（ｇ）は第１２図の回路の電流波形及び
スイッチング素子のタイミング等を説明するためのタイ
ミングチャート、第１４図〜第１６図は第３実施例の変
形例を示す回路図、第１７図は本発明の第４実施例を示
す回路図、第１８図は許容インダクタンス値の領域図、
第１９図はインダクタンス値変更制御回路の一実施例を
示す構成図、第２０図は本発明の第５実施例を示す回路
図、第２１図は第５実施例の動作を示すタイミングチャ
ート、第２２図は許容インダクタンス値の領域図、第２
３図は第５実施例の発振制御回路の構成図、第２４図は
従来の波形制御回路図、第２５図及び第２６図は第２４
図の回路におけるタイミングチャート、第２７図は従来
の他の例を示す回路図、第２８図は第２７図の回路にお
けるタイミングチャートである。１・・・電極２・・・被加工物３・・・発振制御回路７・・インフラタンス値変更制御装置１０゜ＯＡ。Ｂ・・・第１の直列体１．２゜２Ａ・・・第２の直列体３・・・第３の直列体１４〜１９・・・接続点なお、図中、同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

（１）第１の直流電源に並列に接続された、スイッチン
グ素子とダイオードを含む第１の直列体と；前記第１の
直流電源に並列に接続された、第２の直流電源とスイッ
チング素子とダイオードを含む第２の直列体と；電極及び被加工物を含み、前記第１の直列体の前記スイ
ッチング素子とダイオードとの間の接続点と、前記第２
の直列体の前記スイッチング素子とダイオードとの間の
接続点とを接続する回路中に設けられたリアクトルと；前記第２の直流電源とダイオードとの間の接続点と、前
記第１の直列体の前記スイッチング素子とダイオードと
の間の接続点とを接続する回路中に設けられた第３のス
イッチング素子と；前記第１の直流電源と前記第２の直流電源との間の接続
点と、前記リアクトルと前記電極または被加工物との間
の接続点とを接続する回路中に設けられた第３のダイオ
ードと；を含むことを特徴とする放電加工装置の波形制御装置。
（２）前記第１の直列体が複数の、直列体を含み、該直
列体と同数の前記リアクトル及び第３のスイッチング素
子を含むことを特徴とする請求項１記載の放電加工装置
の波形制御装置。
（３）第１の直流電源に並列に接続された、各々スイッ
チング素子とダイオードを含む第１の直列体及び第２の
直列体と；電極及び被加工物を含み、前記第１の直列体の前記スイ
ッチング素子とダイオードとの間の接続点と、前記第２
の直列体の前記スイッチング素子とダイオードとの間の
接続点とを接続する回路中に設けられたリアクトルと；前記第１の直流電源と前記第２の直列体との間の接続点
と、前記リアクトルと前記電極または被加工物との間の
接続点とを接続する回路中に直列に設けられた第２の直
流電源及び第３のダイオードと；前記第２の直流電源と第３のダイオードとの間の接続点
と、前記第１の直列体の前記スイッチング素子とダイオ
ードとの間の接続点とを接続する回路中に直列に設けら
れた第３のスイッチング素子及び第４のダイオードと；を含むことを特徴とする放電加工装置の波形制御装置。
（４）前記第１の直列体が複数の直列体を含み、該直列
体と同数の前記リアクトル、第３のスイッチング素子及
び第４のダイオードを含むことを特徴とする請求項３記
載の放電加工装置の波形制御装置。
（５）第１の直流電源に並列に接続された、スイッチン
グ素子とダイオードを含む第１の直列体と；前記第１の
直流電源に並列に接続された、第２の直流電源とスイッ
チング素子とダイオードを含む第２の直列体と；前記第１の直流電源に並列に接続された、スイッチング
素子とダイオードを含む第３の直列体と；電極及び被加
工物を含み、前記第３の直列体の前記スイッチング素子
とダイオードとの間の接続点と、前記第２の直列体の前
記スイッチング素子とダイオードとの間の接続点とを接
続する回路中に設けられた第５のダイオードと；前記第１の直列体の前記スイッチング素子とダイオード
との間の接続点と、前記第３の直列体の前記スイッチン
グ素子とダイオードとの間の接続点との間に接続された
リアクトルと；を含むことを特徴とする放電加工装置の波形制御装置。
（６）前記第１の直列体及び第３の直列体が各々同一複
数の直列体を含み、該複数の直列体と同数の前記リアク
トル及び第５のダイオードを含むことを特徴とする請求
項５記載の放電加工装置の波形制御装置。
（７）前記リアクトルを容量可変型とし、そのインダク
タンス値を放電電流ピーク値に応じて変更制御すること
を特徴とする請求項１もしくは３または５記載の放電加
工装置の波形制御装置。
（８）前記複数のリアクトルが同一のインダクタンス値
を有し、１回路ずつサイクル動作させることを特徴とす
る請求項２もしくは４または６記載の放電加工装置の波
形制御装置。