JPH0372647A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0372647A
JPH0372647A JP1291177A JP29117789A JPH0372647A JP H0372647 A JPH0372647 A JP H0372647A JP 1291177 A JP1291177 A JP 1291177A JP 29117789 A JP29117789 A JP 29117789A JP H0372647 A JPH0372647 A JP H0372647A
Authority
JP
Japan
Prior art keywords
chip
film
conductive
pattern
joint part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1291177A
Other languages
English (en)
Other versions
JPH0752746B2 (ja
Inventor
Yoshifumi Yamazaki
嘉文 山崎
Riyousuke Takei
武居 良▲すけ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JPH0372647A publication Critical patent/JPH0372647A/ja
Publication of JPH0752746B2 publication Critical patent/JPH0752746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置の実装方法に関し、特にICチ
ップのパッドと外部パターンとの接続方法に関するもの
である。
[従来の技術] 従来の半導体装置の製造方法は例えばアルミニウムある
いは金のワイヤーを用いてICチップのパッドと基盤の
パターンとを1本ずつ配線しており、従って、ICチッ
プの高集積化に伴いパッド数が増加するとワイヤーボン
デングに長時間を要してボンデングをしていた。
また、ICチップのパッドと基板のパターン(外部パタ
ーン)を接続する導電性パターンは幅が数マイクロメー
タしかないので、フィルムキャリア等にICチップを搭
載して接続した場合には、外部から導電性パターンが捩
じれる方向に抑圧が加わると導電性パターンが湾曲して
電源またはアース部として形成されているシリコン部に
導電性パターンが接触することがあった。
[発明が解決しようとする課題] 上記のような従来の半導体装置の製造方法では、ICチ
ップのパッドと基板側のパターンを配線するのに1本ず
つ配線するようにされているから、パッドが多くなると
、配線するのに長時間要するという問題点があった。
さらに、導電性パターンに外部から捩じれる方向に抑圧
が加わると導電性パターンが湾曲してシリコン部に導電
性パターンが接触することがあるという問題点があった
この発明は、かかる問題点を解決するためになされたも
ので、ICチップのパッド数が増えても短時間で配線が
できる半導体装置の製造方法を得ることを目的とする。
さらに、導電性パターンに押圧が加わっても湾曲しない
で短時間に接続できる半導体装置の製造方法を得ること
を目的とする。
[課題を解決するための手段] この発明に係る半導体装置の製造方法は、ICチップの
接合部と接合部に対抗する外部パターンの接合部とを接
続する導電性パターンがICチップの接合部及び外部パ
ターンの接合部を覆うように形成された形状の絶縁フィ
ルムと、所定の間隔でそれぞれ平行、かつ少なくともI
Cチップの接合部及び外部パターンの接合部に導電性パ
ターンが接続されるように形成された導電性パターン付
きフィルムとを有し、ICチップの接合部の中心と外部
パターンの接合部の中心とを結ぶ中心直線に導電性パタ
ーン付きフィルムの導電性パターンとが常に中心線に平
行になるように、導電性パターン付きフィルムをICチ
ップの接合部及び外部パターンの接合部とからなる領域
に載置する導電性パターン付きフィルム載置工程と、導
電性パターン付きフィルムに覆われたICチップの接合
部及び外部パターンの接合部とからなる領域を所定の領
域で熱圧着する熱圧着工程とからなるものである。
また、接続用パターン付きフィルムの導電性パターンの
下にICチップの接合部及び外部バタンの接合部との間
の領域より少し小さくし、厚さをICチップと同程度と
した絶縁部材を固着して製造するものである。
また、絶縁部材を前記ICチップの接合部と外部パター
ンの接合部との間の領域に載置する工程と、導電性パタ
ーン付きフィルム載置工程及び熱圧着工程をした後に、
絶縁部材を取除く絶縁部材除去工程とからなるものであ
る。
[作用] この発明においては、ICチップの接合部及び接合部に
対抗する外部パターンの接合部とを接続する導電性パタ
ーンを所定の形状で形成された絶縁フィルムに、所定の
間隔でそれぞれ平行で、かつ少なくともICチップの接
合部及び外部パターンの接合部に導電性パターンが接続
されるように固着し、それを導電性パターン付きフィル
ムとして、ICチップの接合部の中心と外部パターンの
接合部の中心とからなる中心直線に導電性パターン付き
フィルムの導電性パターンが常に中心線に平行になるよ
うに、導電性パターン付きフィルム載置工程で載置し、
熱圧着工程でICチップの接合部及び外部パターンの接
合部とからなる領域を熱圧着する。
また、接続用パターン付きフィルムの導電性パターンの
下にICチップの接合部及び外部パタンの接合部との間
の領域より少し小さくし、厚さをICチップと同程度と
した絶縁部材を固着し、導電性パターン付きフィルム載
置工程及び熱圧着工程で製造する。
また、絶縁部材をICチップの接合部及び外部パターン
の接合部との間の領域に載置して、導電性パターン付き
フィルム載置工程及び熱圧着工程をした後に、絶縁部材
を取除いて半導体装置を製造する。
[実施例] 第1図(a)はフィルムキャリアにICチップを載置し
た拡大斜視図である。
図において、(1)は中央部にICチップを設置する開
口部を有したフィルムキャリア、(2)はフィルムキャ
リア(1)に載置したICチップ、(3)はICチップ
(2)のパッドであり、例えば100マイクロ程度とし
たものである。
(4)はフィルムキャリア(1)のチップ接続用リード
であり、一般にはパッド(3)より充分大きいがこの場
合はパッド(3)と同程度とする。
(5)はチップ接続用リード(4)の端部に設置された
パッド、(6)は後述する導電性パターン付きフィルム
を載置する領域、(7〉はICチップ(2)の側面とフ
ィルムキャリア(1)の開口部の縁とかとからなる第1
の開口部、(8)は第2の開口部、(9)は第3の開口
部、(lO)は第4の開口部(以下総称して開口部とい
う)である。
上記のICチップ(2)をフィルムキャリア(1)に接
続することとして以下に発明を説明する。
第1図(b)〜(d)は導電性パターン付きフィルムを
説明する図である。
図において、(12)は第1の導電性パターン付きフィ
ルムであり、例えばポリミイド等の材質で、透明で、か
つ第1の開口部(7)より少し大きめにし、パッド(3
)及びリード(4)の接続部を覆うように作成されたも
のである。
(13〉は導電性パターンであり、第1の導電性パター
ン付きフィルム(12)に固着し、幅が15マイクロ程
度で、例えば間隔を30マイクロ程度にし、かつそれぞ
れ平行で第1の導電性パターン付きフッ ィルム(12)に等間隔に固着したものである。
(14)は第2の導電性パターン付きフィルムであり、
大きさを領域(6)と同じにし、中央に開口部を有し、
フィルムがパッド(3)を覆うようにして、導電性パタ
ーン(13)を周囲に第1の導電性パターン付きフィル
ム(12)と同様に固着したものである。
(16)は第3の導電性パターン付きフィルムであり、
大きさは第2の導電性パターン付きフィルム(14)と
同様にして、導電性パターン(16)を例えばパッドと
同じ程度にしたものである。
次に、上記の(a)〜(e)の部材を用いた場合の半導
体装置の製造方法について、以下に説明をする。
第1図(e)及び(f)は第1の製造方法を説明する図
である。
但し、この場合は第1図(C)の第2の導電性パターン
付きフィルム(14)を用いて説明をする。
また、第1の導電性パターン付きフィルム(13)、第
2の導電性パターン付きフィルム(14)、第3の導電
性パターン付きフィルム(16)を総称して導電性パタ
ーン付きフィルムという。
第1の製造工程として(e)に示すように、ICチップ
(2)をフィルムキャリア(1)に載置した後に、第2
の導電性パターン付きフィルム(14〉を上記で説明し
たフィルムキャリア(1)の領域(6〉に載置する。ま
た、この領域(8)に第2の導電性パターン付きフィル
ム(14)が最適に載置できるようにセンサー等で位置
合わせができることとする。
すると、ICチップ〈2)の接合部の中心と外部パター
ンの接合部の中心とからなる中心直線に第2の導電性パ
ターン付きフィルム(14)が導電性パターンに平行に
なる。
そして、第2の製造工程として、(f〉に示すようにボ
ンデングツール(18)で第2の導電性パターン付きフ
ィルム(14〉を全体または所定の領域で熱圧着する。
すると、導電性パターン(13)がICチップ(2)の
パッド(3〉とリード(4〉に所定数で熱圧着される。
そして、ポツテング(図示せず)をする。
従って、パッド(3)とリード(4)とを短時間で接続
することが可能である。
また、第1図(b)の第1の導電性パターン付きフィル
ム(12)を所定の長さとして上記説明の第1の開口部
(7〉、第2の開口部(8〉、第3の開口部(9〉、第
4の開口部(lO)に対応する領域毎に熱圧着すれば、
例えばA及びB方向に平行移動する位置ずれについては
、その位置ずれを気にせず熱圧着が可能となる。
さらに、第2図に示す導電性パターン(13)をC方向
又はD方向に必要充分程度に長くすれば、そのフィルム
がC方向又はD方向にずれても、位置ずれをきにせずに
、所定の領域で熱圧着することが可能となり、短時間で
熱圧着ができる。
第2図は本発明によるパッドとリードの接続状況を説明
する図である。
図において、(l〉〜(16〉は上記第1図と同様なも
のである。
この図は、第1の導電性パターン付きフィルム(12)
をパッド(3〉とリード(4)に圧着して拡大したもの
であり、パッド(3〉及びリード(4〉に導電性パター
ン〈13〉が所定数圧着され、かつパッド(8)及びリ
ード(4〉との間に導電性パターン(18)があること
を示すものである。
従って、図のA方向またはB方向に第1の導電性パター
ン付きフィルム(12)がずれても、いずれかの導電性
パターン(13)が所定の数で熱圧着することが可能と
なる。
第3図(a)〜(d)は第2の製造方法を説明する図で
ある。
図において、(2)〜(14)は第1図と同様なもので
ある。(21)は第1の絶縁部材であり、絶縁性の合成
樹脂で形成し、例えば第2の導電性パターン付きフィル
ム(14〉より少し小さめに形成し、厚さをICチップ
(2)と同程度にして導電性パターン(18)側からフ
ィルムに固着したものである。また、A−A矢視断面図
を(b)に示す。この第1の絶縁部材(21〉を固着し
た導電性パターン付きフィルムを第1の絶縁部材付きフ
ィルムという。
また、(C)の(22)は第2の絶縁部材であり、第1
の導電性パターン付きフィルム(12)に、直方体1 の絶縁部材を固着したものである。また、この第2の絶
縁部材(22)を固着した導電性パターン付きフィルム
を第2の絶縁部材付きフィルムという。
これは、ICチップ(2)のパッド(8)の下部はシリ
コン(SL)で形成され、また電気的には電源部(vD
D)あるいはアース部(GND)となるため、例えば導
電性パターン(13)がボンデングツール(18)等に
より湾曲して電源部(V 、、)あるいはアース部(G
ND)に接触しないようにするためである。
上記のような部材を用いて、第1図で説明した製造方法
で製造すれば、ボンデングツール(18〉等により導電
性パターン(13)に押圧が加わっても絶縁部材により
湾曲せず、従って電源部(VDD)あるいはアース部(
GND)に接触することはなく、かつ短時間で導電性パ
ターン(13)を所定の領域で熱圧着できる。
また、絶縁部材は第1の導電性パターン付きフィルム(
12)または第2の導電性パターン付きフィルム(14
)に固着せず、後でとりのぞいてもよい。
 2 第4図(a)〜(C)は第3の製造方法を説明する図で
ある。この場合は第1の絶縁部材付きフィルムを用いて
断面図により説明する。
図において、(1)〜(21)は上記第1図及び第3図
と同様なものである。
第1の製造工程として(a)に示すように、ICチップ
(2)をフィルムキャリア(1)に載置した後に、開口
部に第1の絶縁部材(21〉を挿入する。
そして、第2の製造工程として(b)図に示すように第
2の導電性パターン付きフィルム(14〉を上記で説明
したフィルムキャリア(1)の領域(6)に載置する。
また、この領域(B)に第2の導電性パターン付きフィ
ルム(14)が最適に載置できるようにセンサー等で位
置合わせができることとする。
そして、第3の製造工程として、(C〉に示すようにボ
ンデングツール(18) (図示せず)で第2の導電性
パターン付きフィルム(14〉を全体または所定の領域
で熱圧着する。
すると、導電性パターン(18〉がICチップ(2)の
パッド(8〉とリード(4)に所定数で熱圧着される。
そして、ポツテング(図示せず)をする。
従って、ボンデングツール(18)等により導電性パタ
ーン(13)に押圧が加わっても絶縁部材により湾曲せ
ず、従って電源部(VDD)あるいはアース部(GND
)に接触することはなく、かつ短時間で導電性パターン
(13)を所定の領域で熱圧着できる。
また、第2の絶縁部材付きフィルムを用いてもその効果
は同様である。
なお、上記実施例ではフィルムキャリアに本発明をもち
いることを例示したがCOB等に上記製造方法に従って
圧着してもよい。
[発明の効果コ 以上のようにこの発明によれば、ICチップの接合部及
び接合部に対抗する外部パターンの接合部とを、所定の
間隔でそれぞれ平行で、かつ少なくともICチップの接
合部及び外部パターンの接合部に導電性パターンが接続
されるように固着し、た導電性パターン付きフィルムを
載置した後に、所定の領域で導電性パターン付きフィル
ムを熱圧時間でICチップの接合部及び外部パターンの
接合部とを接続できるという効果が得られている。
また、導電性パターン付きフィルムの導電性パターンの
下に絶縁部材を固着し、導電性パターン付きフィルム載
置工程及び熱圧着工程で製造するようにしたので、導電
性パターンの湾曲を防止することができるという効果が
得られている。
【図面の簡単な説明】
第1図(a)はフィルムキャリアにICチップを載置し
た拡大斜視図、第1図(b)〜(d)は導電性パターン
付きフィルムを説明する図、第1図(e)及び(f)は
第1の製造方法を説明する図、第2図は本発明によるパ
ッドとリードの接続状況を説明する図、第3図(a)〜
(d)は第2の製造方法を説明する図、第4図(a)〜
(C)は第3の製造方法を説明する図である。 図において、(1)はフィルムキャリア、(2)はIC
チップ、(3)はパッド、(4)はリード、 (5)リ
ードのパッド、(7)は第1の開口部、(8)は第5 6 2の開口部、(9)は第3の開口部、(10)は第4の
開口部、(12)は第1の導電性パターン付きフィルム
、(18)は導電性パターン、(14)は第2の導電性
パターン付きフィルム、(1B)は第3の導電性バタン
付きフィルム、(21)は第1の絶縁部材、(22)は
第2の絶縁部材である。

Claims (3)

    【特許請求の範囲】
  1. (1)ICチップの接合部と該接合部に対抗する外部パ
    ターンの接合部とを接続する導電性パターンが前記IC
    チップの接合部及び外部パターンの接合部を覆うように
    形成された形状の絶縁フィルムと、所定の間隔でそれぞ
    れ平行、かつ少なくとも前記ICチップの接合部及び外
    部パターンの接合部に前記導電性パターンが接続される
    ように形成された導電性パターン付きフィルムとを有し
    、前記ICチップの接合部の中心と外部パターンの接合
    部の中心とを結ぶ中心直線に前記導電性パターン付きフ
    ィルムの導電性パターンとが常に前記中心線に平行にな
    るように、前記導電性パターン付きフィルムを前記IC
    チップの接合部及び外部パターンの接合部とからなる領
    域に載置する導電性パターン付きフィルム載置工程と、 前記導電性パターン付きフィルムに覆われたICチップ
    の接合部及び外部パターンの接合部とからなる領域を所
    定の領域で熱圧着する熱圧着工程と、 を特徴とする半導体装置の製造方法。
  2. (2)前記接続用パターン付きフィルムの導電性パター
    ンの下に前記ICチップの接合部及び外部パターンの接
    合部との間の領域より少し小さくし、厚さを前記ICチ
    ップと同程度とした絶縁部材を固着して製造する請求項
    1記載の半導体装置の製造方法。
  3. (3)前記絶縁部材を前記ICチップの接合部と外部パ
    ターンの接合部との間の領域に載置する工程と、前記導
    電性パターン付きフィルム載置工程及び熱圧着工程をし
    た後に、前記絶縁部材を取除く絶縁部材除去工程と、 を特徴とする半導体装置の製造方法。
JP1291177A 1989-05-11 1989-11-10 半導体装置の製造方法 Expired - Fee Related JPH0752746B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11811289 1989-05-11
JP1-118112 1989-05-11

Publications (2)

Publication Number Publication Date
JPH0372647A true JPH0372647A (ja) 1991-03-27
JPH0752746B2 JPH0752746B2 (ja) 1995-06-05

Family

ID=14728325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1291177A Expired - Fee Related JPH0752746B2 (ja) 1989-05-11 1989-11-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0752746B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5347769A (en) * 1976-10-13 1978-04-28 Nippon Telegr & Teleph Corp <Ntt> Integrated circuit connection leads and its production
JPS5524445A (en) * 1978-08-09 1980-02-21 Tdk Corp Connecting construction for semicnductor
JPS61267335A (ja) * 1985-05-22 1986-11-26 Katsusato Fujiyoshi 回路間の接続方法および該回路間の接続方法に使用する導電シ−ト

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5347769A (en) * 1976-10-13 1978-04-28 Nippon Telegr & Teleph Corp <Ntt> Integrated circuit connection leads and its production
JPS5524445A (en) * 1978-08-09 1980-02-21 Tdk Corp Connecting construction for semicnductor
JPS61267335A (ja) * 1985-05-22 1986-11-26 Katsusato Fujiyoshi 回路間の接続方法および該回路間の接続方法に使用する導電シ−ト

Also Published As

Publication number Publication date
JPH0752746B2 (ja) 1995-06-05

Similar Documents

Publication Publication Date Title
KR100287243B1 (ko) Loc구조를갖는반도체장치및그제조방법
JP3497847B2 (ja) 半導体装置およびその製造方法
JPH04233244A (ja) 集積回路アセンブリ
US7151013B2 (en) Semiconductor package having exposed heat dissipating surface and method of fabrication
JPH0777228B2 (ja) テ−プキヤリア
TW419756B (en) Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device
JP2003282609A (ja) 指紋認識用半導体装置及びその製造方法
JPH0372647A (ja) 半導体装置の製造方法
JP2840166B2 (ja) 半導体装置
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH02211643A (ja) 半導体装置
JP2782870B2 (ja) リードフレーム
JP3174238B2 (ja) 半導体装置およびその製造方法
JP3255896B2 (ja) チップ・オン・チップ構造の半導体装置
JPH03261153A (ja) 半導体装置用パッケージ
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JPH0720925Y2 (ja) リードフレーム
JP3248854B2 (ja) 複数のicチップを備えた半導体装置の構造
JP3643476B2 (ja) 半導体装置およびその製造方法
JP3439890B2 (ja) 半導体装置及びその製造方法
JPH0366150A (ja) 半導体集積回路装置
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
KR0120186B1 (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법
JPS5828359Y2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees