JPH0370208B2 - - Google Patents

Info

Publication number
JPH0370208B2
JPH0370208B2 JP55179687A JP17968780A JPH0370208B2 JP H0370208 B2 JPH0370208 B2 JP H0370208B2 JP 55179687 A JP55179687 A JP 55179687A JP 17968780 A JP17968780 A JP 17968780A JP H0370208 B2 JPH0370208 B2 JP H0370208B2
Authority
JP
Japan
Prior art keywords
thin film
silicon
silicon dioxide
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55179687A
Other languages
English (en)
Other versions
JPS57104172A (en
Inventor
Isao Oota
Mamoru Takeda
Hiroshi Yamazoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP55179687A priority Critical patent/JPS57104172A/ja
Publication of JPS57104172A publication Critical patent/JPS57104172A/ja
Publication of JPH0370208B2 publication Critical patent/JPH0370208B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 この発明は、マトリツクス表示パネルのクロス
トーク防止用の薄膜トランジスタ(以下、TFT
と記す)アレーのゲート電極およびゲートバスバ
ー電極を、安定性に優れた熱酸化二酸化シリコン
で被覆したマトリツクス表示パネルの製造方法に
関するものである。
一般的に、電気泳動表示用分散層や液晶層を表
示媒体とする多素子のX−Y形のマトリツクス表
示パネルにおいては、各絵素間におけるクロスト
ークを防止するためにMOS−FETやTFTで構成
されたスイツチング素子、もしくはダイオードや
バリスタ等の非直線性素子が、その一方の基板に
形成されている。
このMOS−FETのアレーを用いる場合には、
従来のシリコンLSI製造技術がそのまま利用でき
る点では便利ではあるが、その基板に単結晶シリ
コンウエハーを使用せねばならないので、表示面
積の大きなパネル面の構成が困難であると共に、
ウエハー自体が高価で、かつMOS−FETアレー
の製造プロセスも複雑なために製造コストが高く
なるという問題がある。
また、バリスタ等の非直線性素子のアレーを用
いた場合には、コストは低いが、大面積、高解像
度の表示パネルを構成するのには困難性が併なう
という問題がある。
一方、TFTのアレーは、安価なガラス基板上
に大面積で、かつ高分解能を有するスイツチング
素子アレーを低コストで製造することができる
が、現状においては、ゲート絶縁膜として均一
で、安定な被膜が得難く、ゲートリークや電気的
特性の経時変化が生じ易いという問題がある。こ
のゲートリークを防止するためには、ゲート絶縁
膜を厚くすることも考えられるが、ゲート絶縁膜
の厚みは、必要なドレイン電流を得るためのゲー
ト電圧と比例関係にあるので、特に低電圧駆動を
行なわねばならない装置の表示パネルを構成する
ことができなくなつてしまう。このようなゲート
絶縁膜に起因する問題が生じるのは、このゲート
絶縁膜が、通常、アルミナ、酸化イツトリウム等
の金属酸化物や、窒化シリコン、二酸化シリコン
等のシリコン化合物が蒸着、スパツタリング、化
学蒸着、グロー放電分解法の薄膜被着法により形
成されているためである。すなわち、このような
方法で形成された絶縁膜は、現状においては、シ
リコンを熱酸化して化学反応により形成された二
酸化シリコン被覆ほどには、稠密、高硬度、高絶
縁耐力を有していないためである。
ただし、TFTにおいても結晶シリコン基板上
に、熱酸化による二酸化シリコン膜を形成して、
これをゲート絶縁膜とする試みも既に報告(応用
物理学会講演会、昭和54年度秋季予稿集、P325
〜326)されてはいるが、この場合においては結
晶シリコンが必要、不可欠な要素であるため、前
述したMOS−FETの場合と同様に、大型の表示
パネルを構成することが困難であると共にアレー
を構成する場合には走査線ごとを構造的に分離で
きないので、電気的分離手段を必要とし、しかも
材料コストが高くなるという問題がある。
この発明の目的は、上述したTFTアレーの有
する問題点を解消するために、均一性、安定性に
優れた、熱酸化による二酸化シリコン被膜を絶縁
被膜とするTFTアレーを安価に形成することに
より、大型で高解像度で、かつ低コストな、マト
リツクス表示パネルの製造方法を提供することで
ある。
次に、この発明に係るマトリツクス表示パネル
の製造方法を実施例に基づいて説明する。
第1図A,Bにおいて、1は、安価で耐熱性に
優れた絶縁材料であるセラミツクス、石英、サフ
アイアの板状体から成る基板、もしくはモリブデ
ン、タンタル、タングステン等の高融点金属板上
に周知の方法で二酸化シリコン等の高耐熱性絶縁
被膜が一様に板状体で形成された基板である。こ
の基板1の表面に、分子線エピタキシ法、化学蒸
着法、シランガスのグロー放電分解法、リアクテ
イブ・スパツタリング法等の方法により、結晶
性、多結晶性、アモルフアス状の比較的高導電性
を有するシリコン膜を形成してからフオトエツチ
ング等により、図示のようにシリコンゲート電極
2および走査電極であるシリコンゲートバスバー
3の形状にパターン化する。
このパターン化されたシリコン膜のパターン
2,3を有する基板1を、第2図A,Bに示すよ
うに、ドライ酸素、ウエツト酸素、水蒸気等の雰
囲気中で、900〜1200℃に加熱し、露出している
シリコン膜のパターン2,3の表面を化学反応に
より、二酸化シリコン膜4に変化させ良質の絶縁
被膜を形成する。
次に、上述のようにして熱酸化による二酸化シ
リコン膜4の形成されたパターン上に、硫化カド
ミウム、セレン化カドミウム等の半導体材料を蒸
着もしくはスパツタリングするか、またはシラン
ガスのグロー放電もしくはシリコンをターゲツト
とするリアクテイブスパツタ法により水素あるい
は弗素を有するアモルフアスシリコンの半導体層
を形成してから、フオトエツチング等により、パ
ターンのシリコンゲート電極2を覆う半導体層5
を構成する。なお、この場合、フオトエツチング
により半導体層を所定形状に整形したが、マスク
を使用して所定形状の半導体層5を構成してもよ
い。
次に、クロム、アルミニウム、ニクロム等の金
属薄膜、あるいは酸化スズ、酸化インジウム等の
透明導電性膜構成材料によつて、第4図A,Bに
示されるような形状に、ソース電極とマトリツク
ス表示パネルの信号電極バスバーとになるソース
バスバー6およびドレイン電極と絵素電極とにな
る電極7とを形成する。この場合、半導体層5と
接触する部分、すなわちソース電極およびドレイ
ン電極と、各バスバーおよび絵素電極となる部分
との材質は、必ずしも同一にすることはない。
以上の工程により、基本的にはマトリツクス表
示パネル用のTFTアレーが構成されたことにな
るが、このままでは半導体層5が露出しており、
表示媒体と直接接触することになるから、必要に
応じてTFTのチヤンネル領域あるいは、露出し
たソースバスバー6の上に半導体層5の特性変化
の防止や、信号電極に印加された電圧が直接表示
媒体に印加されるのを防止するための保護膜を設
けるのが望ましい。
走査電極であるシリコンゲートバスバー3とソ
ースバスバー6とは領域8に於て互いにクロスし
ているが、シリコンゲートバスバー3の表面は、
前述したように二酸化シリコン絶縁膜4で覆われ
ているので、絶縁性は保持されている。しかし、
より一層完全な絶縁性が必要な場合には、シリコ
ンゲートバスバー3の形成後で、ソースバスバー
6の形成前にクロスオーバー用絶縁層を別に前述
の領域8に形成しておけばよい。
このような過程を経て製作されたTFTアレー
を有する基板と、酸化スズあるいは酸化インジウ
ム等の一様な透明電極を有する別の対向基板(図
示せず)との間に、液晶、電気泳動表示用分散層
等の表示媒体をはさみ込むことによつて、各絵素
にTFT素子が導入されたマトリツクス表示パネ
ルとして完成する。表示媒体に液晶を使用した場
合には、周知のごとく液晶分子をあらかじめ所定
の向きに配向させるため、電極表面には配向膜等
設けることによつて配向処理した後、液晶をはさ
み込むという工程が必要である。
そして、この対向電極をたとえば接地電位に保
ち、ソースバスバー6とシリコンゲートバスバー
3とに適当な電気信号を印加すると、対向電極と
絵素電極7との間にはさまれた表示媒体に電圧が
印加されることになり、マトリツクス表示パネル
として作動する。
なお、サフアイア基板上に結晶性シリコン薄膜
を成長させたいわゆるSOS基板では、シリコンゲ
ートバスバー3は十分導電性となりうるが、アモ
ルフアスシリコン膜等では結晶性膜より通常電気
抵抗が高い。このような膜で、ゲートバスバー3
の導電性が不十分な場合は、あらかじめ基板の上
に耐熱性にすぐれたモリブデン等の金属導電膜を
一様に形成したのち、アモルフアス状シリコン膜
を積層し、第1図に示すようにシリコン膜のパタ
ーンと、この下層の前述のモリブデン等の金属膜
もシリコン膜と同一形状にパターン化しておけ
ば、ゲートバスバーの導電性は確保できる。
上述した実施例においては、予じめシリコンゲ
ートおよびゲートバスバーをパターンとして形成
したのち、この表面を熱酸化する例についてのべ
たが、この発明のマトリツクス表示パネルの製造
方法は、このような方法だけに限られるものでは
ない。すなわち基板1の上にシリコン膜を一様に
形成すると共に、パターン化してから熱酸化する
のではなく、シリコン膜表面全面を一様に熱酸化
してしまい、ついでこれによつて形成された熱酸
化二酸化シリコン膜をフオトエツチングによりパ
ターン化して第1図のようなパターンを得、つい
でその下のシリコン膜をパターン化することによ
つて第2図に示すようなシリコンと二酸化シリコ
ンよりなる積層パターンを構成してもよい。この
場合、シリコン膜は、二酸化シリコン膜より若干
内側に入るように、すなわち若干シリコンのサイ
ドエツチが進行するまでエツチングしておく方が
クロスオーバー8およびゲート4での耐リーク性
を高めることができる。なお、この方法の場合に
は、ゲートバスバーは、パネル端部においても二
酸化シリコンで覆われたままなので、ゲートに電
圧を印加する端子を形成するため、この部分の二
酸化シリコンをエツチング除去するなり、あるい
はあらかじめシリコン膜形成に先立つてゲートバ
スバーでおおわれるべき領域にモリブデン等の金
属薄膜端子部を設けておけばよい。
以上、説明したように、この発明のマトリツク
ス表示パネルの製造方法においては、安価な通常
のセラミツクス、石英、サフアイアの基板、もし
くは絶縁処理が施された高融点金属基板上に、ゲ
ートおよびゲートバスバーをシリコン薄膜で形成
したので、これらゲートおよびゲートバスバーの
表面を熱酸化による二酸化シリコン膜で覆うこと
ができ、したがつて信頼性、安定性の高いTFT
アレーを構成できると共に、基板に結晶性シリコ
ンウエハーを必要としないので、ウエハーの大き
さによるサイズの制限を受けることなく、また材
料コストも低くすることが可能となつた。
さらにクロスオーバー領域も、シリコンゲート
絶縁工程と同時に行なえるので、工程数が減少さ
れ、製造コストが低く抑えられると、工業的に多
大の効果をもたらす発明である。
【図面の簡単な説明】
第1図ないし第4図は、この発明のマトリツク
ス表示パネルの製造方法におけるTFTアレー構
成過程の一実施例を説明するための図であつて、
Aは拡大上面図であり、Bは線L−Lにおける断
面図である。 1……基板、2……シリコンゲート電極、3…
…シリコンゲートバスバー、4……熱酸化二酸化
シリコン膜、5……半導体層、6……ソースバス
バー、7……絵素電極、8……クロスオーバー領
域。

Claims (1)

  1. 【特許請求の範囲】 1 耐熱性基板上にシリコン薄膜よりなるゲート
    バスバーおよびゲート電極のパターンを設け、該
    ゲートバスバーおよびゲート電極のパターンを熱
    酸化して表面を二酸化シリコン薄膜に変えること
    により、 若しくは、 耐熱性基板上にシリコン薄膜を設けた後、該シ
    リコン薄膜を熱酸化して表面を二酸化シリコン薄
    膜に変え、次にフオトエツチング法により上記二
    酸化シリコン薄膜及びシリコン薄膜を電極形状に
    パターン化処理することにより、 二酸化シリコン薄膜で覆われたゲートバスバー
    およびゲート電極を形成し、 次に、上記二酸化シリコン薄膜で覆われたゲー
    ト電極の少なくとも一部を覆うように半導体薄膜
    を形成し、 次いで、上記半導体薄膜および二酸化シリコン
    薄膜で覆われたゲート電極の少なくとも一部を覆
    うようにソースおよびドレイン電極を設けること
    により二酸化シリコン薄膜をゲート絶縁膜とする
    薄膜トランジスタアレーを有する第1基板を構成
    し、 他方一様な電極を有する第2基板の電極面と上
    記第1基板の電極面との間に表示用媒体をはさみ
    込む 工程から成ることを特徴とするマトリツクス表
    示パネルの製造方法。
JP55179687A 1980-12-20 1980-12-20 Manufacture of matrix display panel Granted JPS57104172A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55179687A JPS57104172A (en) 1980-12-20 1980-12-20 Manufacture of matrix display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55179687A JPS57104172A (en) 1980-12-20 1980-12-20 Manufacture of matrix display panel

Publications (2)

Publication Number Publication Date
JPS57104172A JPS57104172A (en) 1982-06-29
JPH0370208B2 true JPH0370208B2 (ja) 1991-11-06

Family

ID=16070107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55179687A Granted JPS57104172A (en) 1980-12-20 1980-12-20 Manufacture of matrix display panel

Country Status (1)

Country Link
JP (1) JPS57104172A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5954267A (ja) * 1982-09-21 1984-03-29 Seiko Epson Corp 薄膜トランジスタの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54127699A (en) * 1978-03-27 1979-10-03 Sharp Corp Matrix-type liquid crystal display unit
JPS55132071A (en) * 1979-03-31 1980-10-14 Toshiba Corp Manufacture of mos semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54127699A (en) * 1978-03-27 1979-10-03 Sharp Corp Matrix-type liquid crystal display unit
JPS55132071A (en) * 1979-03-31 1980-10-14 Toshiba Corp Manufacture of mos semiconductor device

Also Published As

Publication number Publication date
JPS57104172A (en) 1982-06-29

Similar Documents

Publication Publication Date Title
US4609930A (en) Thin film transistor
EP0217406B1 (en) Thin-film transistor and method of fabricating the same
EP0419160B1 (en) Amorphous silicon semiconductor devices
KR19990023185A (ko) 게이트 구조 및 그의 제조 방법, 박막 트랜지스터 구조 및 그의 제조 방법, 인버티드 트랜지스터 구조
CN102906804A (zh) 薄膜晶体管基板及其制造方法
GB2139812A (en) Thin film transistors with vertical channel
JPH10163498A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置
US7790582B2 (en) Method for fabricating polysilicon liquid crystal display device
GB2169746A (en) Thin film transistor
US4751196A (en) High voltage thin film transistor on PLZT and method of manufacture thereof
JPH04253342A (ja) 薄膜トランジスタアレイ基板
JPH0370208B2 (ja)
JPH04133035A (ja) 光弁基板用単結晶薄膜半導体装置
JPH08172195A (ja) 薄膜トランジスタ
JPH03185840A (ja) 薄膜トランジスタ
JPH0351823A (ja) Mim型非線形スイッチング素子の製造方法
JPS62124530A (ja) 液晶表示素子
JPS60110164A (ja) 薄膜電界効果トランジスタおよびその製造方法
JPH029136A (ja) 薄膜電界効果トランジスタの製造方法
JP2798963B2 (ja) 液晶表示装置
JPS61188968A (ja) 薄膜トランジスタ
JPH0348670B2 (ja)
JPH05129331A (ja) 薄膜トランジスタおよびその製造方法
JPH1039324A (ja) 液晶表示装置
JPH02196470A (ja) 薄膜トランジスタとその製造方法