JPH0368191A - 厚膜混成集積回路装置 - Google Patents
厚膜混成集積回路装置Info
- Publication number
- JPH0368191A JPH0368191A JP20312289A JP20312289A JPH0368191A JP H0368191 A JPH0368191 A JP H0368191A JP 20312289 A JP20312289 A JP 20312289A JP 20312289 A JP20312289 A JP 20312289A JP H0368191 A JPH0368191 A JP H0368191A
- Authority
- JP
- Japan
- Prior art keywords
- chip component
- solder
- thick film
- integrated circuit
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 239000012212 insulator Substances 0.000 claims abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 21
- 238000000034 method Methods 0.000 abstract description 2
- 239000006071 cream Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野
この発明は厚膜混成集積回路装置に関するものである。
〔従来の技術」
以下、厚膜混合集積回路装置は厚膜混成集積回路基板の
場合について説明する。
場合について説明する。
第3図、第4図は従来の厚膜混成集積回路基板を示す斜
視図および断面図で、図において、(l)は基板、(2
》は導体パターン、(4)はチップ部品、(5)は半田
である。
視図および断面図で、図において、(l)は基板、(2
》は導体パターン、(4)はチップ部品、(5)は半田
である。
次に作業方法について説明する。
基板(1)の導体パターン(2)にクリーム状の半田(
5)をデイスペンサによって塗布し、半田(5)上にチ
ップ部品(4)を実装する。実装を終えた基板(1)を
ホットプレート上に置き半田(6)を溶融させる。溶融
後基板(1)を取り出し、チップ部品(4)を半田(5
)で固着させる。
5)をデイスペンサによって塗布し、半田(5)上にチ
ップ部品(4)を実装する。実装を終えた基板(1)を
ホットプレート上に置き半田(6)を溶融させる。溶融
後基板(1)を取り出し、チップ部品(4)を半田(5
)で固着させる。
(発明が解決しようとする課題〕
従来の厚膜混成集積回路基板は以上のように構成されて
いたので、ホットプレート上で半田を溶融させる際、チ
ップ部品がずれ、またこのずれたチップ部品は手作業に
より定められた範囲内に位置修正をしなければならない
という問題点があった。
いたので、ホットプレート上で半田を溶融させる際、チ
ップ部品がずれ、またこのずれたチップ部品は手作業に
より定められた範囲内に位置修正をしなければならない
という問題点があった。
この発明は上記のような問題点を解消する為になされた
もので、チップ部品のずれが定められた範囲内に収まる
厚膜混成集積回路基板を得ることを目的とする。
もので、チップ部品のずれが定められた範囲内に収まる
厚膜混成集積回路基板を得ることを目的とする。
この発明に係る厚膜混成集積回路基板は、チップ部品の
実装周囲の導体パターン上にずれの許容範囲を考慮した
絶縁物でできたガイドを設けたものである。
実装周囲の導体パターン上にずれの許容範囲を考慮した
絶縁物でできたガイドを設けたものである。
この発明における厚膜混成集積回路基板は、ホットプレ
ート上で半田、を溶融した際、チップ部品のずれが起き
た場合ガイドにより、溶融した半田がこれたり外に流れ
ず、又チップ部品のずれを防ぎ定められた範囲内に位置
される。
ート上で半田、を溶融した際、チップ部品のずれが起き
た場合ガイドにより、溶融した半田がこれたり外に流れ
ず、又チップ部品のずれを防ぎ定められた範囲内に位置
される。
〔実施例J
以下、この発明の一実施例を図について説明する。
@1図、第2図において、(1)は基板、(2)は導体
パターン、(3)はガイド、(4)はチップ部品、(6
)は半田である。
パターン、(3)はガイド、(4)はチップ部品、(6
)は半田である。
次に作業について説明する。
基板(1)上の導体パターン(2]にクリーム状の半田
(5)をデイスペンサにて塗布し、この半田(旬上にチ
ップ部品(4)を実装する。実装を終えた基板(1)を
ホットプレート(図示せず)上に置き半FE(5Jを溶
融させた後、基板(1)を取り出しチップ部品(4)を
固着させる。
(5)をデイスペンサにて塗布し、この半田(旬上にチ
ップ部品(4)を実装する。実装を終えた基板(1)を
ホットプレート(図示せず)上に置き半FE(5Jを溶
融させた後、基板(1)を取り出しチップ部品(4)を
固着させる。
半田(5)を溶融させた時、半田(5)が流れチップ部
品(4)も動いて位置ずれを起こすが、導体パターン(
2)上に設けられた絶縁物でできたガイド(3)により
溶融した半田(6)はこのガイド(3)の位置より外に
流れず、又チップ部品(4)もガイド(3)内に固定さ
れる。
品(4)も動いて位置ずれを起こすが、導体パターン(
2)上に設けられた絶縁物でできたガイド(3)により
溶融した半田(6)はこのガイド(3)の位置より外に
流れず、又チップ部品(4)もガイド(3)内に固定さ
れる。
ガイド(3)の材料としてガラス等の絶縁物で設けるの
が望ましい。
が望ましい。
以上のようにこの発明によれば、厚膜混成集積基板に使
用するチップ部品のずれを一定寸法以内に収められるよ
うになる為、製品の電気特性のばらつきが小さくなり、
又チップ部品の位置ずれ1こよる手直しが無くなる為、
作業性が向上する。
用するチップ部品のずれを一定寸法以内に収められるよ
うになる為、製品の電気特性のばらつきが小さくなり、
又チップ部品の位置ずれ1こよる手直しが無くなる為、
作業性が向上する。
第1図、第2図はこの発明の一実施例による厚膜混成集
積回路基板を示す斜視図および断面図、第3図、第4図
は従来の厚膜混成集積回路基板を示す斜視図および断面
図である。 図において、(1)は基板、(2)は導体パターン、(
3)はガイド、(4)はチップ部品、(5)は半田であ
る。 なお、図中、同一符号は同一、又は相当部分を示す。 代地穴 大岩増雄 第1図 第2図 1:基板 2二導体パターン 3;ガイド 4:チップ部品 5:半田 第:3図 正 書(自発) 7 平成 年 月
積回路基板を示す斜視図および断面図、第3図、第4図
は従来の厚膜混成集積回路基板を示す斜視図および断面
図である。 図において、(1)は基板、(2)は導体パターン、(
3)はガイド、(4)はチップ部品、(5)は半田であ
る。 なお、図中、同一符号は同一、又は相当部分を示す。 代地穴 大岩増雄 第1図 第2図 1:基板 2二導体パターン 3;ガイド 4:チップ部品 5:半田 第:3図 正 書(自発) 7 平成 年 月
Claims (1)
- 厚膜混成集積回路の導体パターン上にチツプ部品のず
れ防止用として絶縁物を埋め込み、この埋め込み部をチ
ツプ部品実装付近に設けたことを特徴とする厚膜混成集
積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20312289A JPH0368191A (ja) | 1989-08-05 | 1989-08-05 | 厚膜混成集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20312289A JPH0368191A (ja) | 1989-08-05 | 1989-08-05 | 厚膜混成集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0368191A true JPH0368191A (ja) | 1991-03-25 |
Family
ID=16468768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20312289A Pending JPH0368191A (ja) | 1989-08-05 | 1989-08-05 | 厚膜混成集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0368191A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006073879A (ja) * | 2004-09-03 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 検出用抵抗器の実装基板 |
-
1989
- 1989-08-05 JP JP20312289A patent/JPH0368191A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006073879A (ja) * | 2004-09-03 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 検出用抵抗器の実装基板 |
JP4529597B2 (ja) * | 2004-09-03 | 2010-08-25 | パナソニック株式会社 | 検出用抵抗器の実装基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100284620B1 (ko) | 마이크로파발진기와 그 제조방법 | |
JPH0368191A (ja) | 厚膜混成集積回路装置 | |
JPH01189195A (ja) | 電気素子実装用電極 | |
JPS58111394A (ja) | 電子回路基板 | |
JPH03289192A (ja) | プリント配線基板上における部品のはんだ付け方法 | |
JPH04148587A (ja) | 表面実装用部品の実装方法 | |
JPH0637431A (ja) | 表面実装用基板のランドパターン | |
JPS61115343A (ja) | 半導体集積回路 | |
JPH0485986A (ja) | 印刷回路基板 | |
JP2503565Y2 (ja) | プリント配線基板の部品実装構造 | |
JP2522457Y2 (ja) | 表面実装形電子部品 | |
JPH03262186A (ja) | 印刷配線基板 | |
JPH0287694A (ja) | 電子部品の実装構造および実装方法 | |
JPH04154190A (ja) | チップ部品の実装方法 | |
JPH01170090A (ja) | はんだ付け方法 | |
JP2000332396A (ja) | 電子部品の取付構造 | |
JPH0730238A (ja) | チップ部品の半田付け方法およびチップ部品の搭載構造 | |
JPH066092A (ja) | 部品実装方法 | |
JP2000357860A (ja) | 面実装部品のプリント配線基板への取付方法及びプリント配線基板 | |
JPH05243289A (ja) | 混成集積回路装置およびその製造方法 | |
JPH04368196A (ja) | プリント基板 | |
JPH02305491A (ja) | 混成集積回路装置 | |
JPH11204928A (ja) | 半田ペースト塗布方法および回路基板 | |
JP2000196229A (ja) | プリント基板のランド形状 | |
JPH05267816A (ja) | 表面実装デバイスの実装方法 |