JP4529597B2 - 検出用抵抗器の実装基板 - Google Patents

検出用抵抗器の実装基板 Download PDF

Info

Publication number
JP4529597B2
JP4529597B2 JP2004257208A JP2004257208A JP4529597B2 JP 4529597 B2 JP4529597 B2 JP 4529597B2 JP 2004257208 A JP2004257208 A JP 2004257208A JP 2004257208 A JP2004257208 A JP 2004257208A JP 4529597 B2 JP4529597 B2 JP 4529597B2
Authority
JP
Japan
Prior art keywords
pair
lands
detection resistor
detection
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004257208A
Other languages
English (en)
Other versions
JP2006073879A (ja
Inventor
浩樹 小中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004257208A priority Critical patent/JP4529597B2/ja
Publication of JP2006073879A publication Critical patent/JP2006073879A/ja
Application granted granted Critical
Publication of JP4529597B2 publication Critical patent/JP4529597B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は主として電流または電圧を測定するための検出用抵抗器の実装基板に関するものである。
従来から、電子機器内を流れる電流値や電圧値を測定することが行われている。この方法としては、電子機器内に、非常に小さな抵抗値を有する検出用抵抗器を直列に挿入しておき、この抵抗器間の電圧を測定する方法がある。また、この電圧値は上記検出用抵抗器における電圧降下であるため、この検出用抵抗器の抵抗値が分かっていれば、この検出用抵抗器を流れる電流値、すなわち電子機器内を流れる電流値を検出することができる。これらの方法はいずれも公知である。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1、特許文献2が知られている。
特開平8−83969号公報 特開2003−121477号公報
上記した従来の測定方法は、低抵抗器の抵抗値は小さい方が電力のロスが少なくて好ましいが、抵抗値が小さい分、実装状態等による微小な抵抗値のばらつきが測定値に与える影響が大きくなるという課題を内包していた。
そして、検出用抵抗器の実装基板においては、部品の配置や、パターンの引き回しの関係から、一対の電力線を、低抵抗器を実装する一対のランドの対向方向と平行な方向に延設できずに、直角な方向に延設しなければならない場合があるが、このようにした場合には、その実装状態に応じて、測定する抵抗値のばらつきが大きいという課題を有していた。
本発明は上記従来の課題を解決するもので、検出用抵抗器の実装位置のばらつきがあっても抵抗値のばらつきを少なくすることができる検出用抵抗器の実装基板を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有するものである。
本発明は、検出用抵抗器を実装し、かつこの検出用抵抗器と電気的に接続するために基板上に互いに対向して形成された一対のランドと、この一対のランドと電気的に接続され、かつ前記一対のランドの対向方向と直角方向に延設された一対の電力線と、前記一対のランドと電気的に接続された一対の検出線とを備え、前記一対のランドと一対の電力線との接続部近傍に、前記一対のランドの対向面側から外側に向けて切り欠きをそれぞれ形成したもので、この構成によれば、一対のランドと一対の電力線との接続部近傍に、前記一対のランドの対向面側から外側に向けて切り欠きをそれぞれ形成しているため、電流は検出用抵抗器と平行な方向から入り、そして出て行くことになり、これにより、検出用抵抗器の実装位置のばらつきがあっても、一対の検出線間で検出する電圧または電流値のばらつきを小さくすることができるという作用効果を有するものである。
また、検出用抵抗器を実装し、かつこの検出用抵抗器と電気的に接続するために基板上に互いに対向して形成された一対のランドと、この一対のランドと電気的に接続され、かつ前記一対のランドの対向方向と直角方向に延設された一対の電力線と、前記一対のランドと電気的に接続された一対の検出線と、前記一対のランドと電気的に接続されて実装された検出用抵抗器とを備え、前記一対のランドと一対の電力線との接続部近傍に、前記一対のランドの対向面側から外側に向けて切り欠きをそれぞれ形成し、かつこの切り欠きは前記検出用抵抗器と同じ位置か、またはこれより外側にまで延設したもので、この構成によれば、一対のランドと一対の電力線との接続部近傍に、前記一対のランドの対向面側から外側に向けて切り欠きをそれぞれ形成し、かつこの切り欠きは前記検出用抵抗器と同じ位置まで、またはこれより外側にまで延設しているため、電流は検出用抵抗器と平行な方向から入り、そして出て行くことになり、これにより、検出用抵抗器の実装位置のばらつきがあっても、一対の検出線間で検出する電圧または電流値のばらつきを小さくすることができるという作用効果を有するものである。
以上のように本発明の検出用抵抗器の実装基板は、検出用抵抗器を実装し、かつこの検出用抵抗器と電気的に接続するために基板上に互いに対向して形成された一対のランドと、この一対のランドと電気的に接続され、かつ前記一対のランドの対向方向と直角方向に延設された一対の電力線と、前記一対のランドと電気的に接続された一対の検出線とを備え、前記一対のランドと一対の電力線との接続部近傍に、前記一対のランドの対向面側から外側に向けて切り欠きをそれぞれ形成しているため、電流は検出用抵抗器と平行な方向から入り、そして出て行くことになり、これにより、検出用抵抗器の実装位置のばらつきがあっても、一対の検出線間で検出する電圧または電流値のばらつきを小さくすることができるという優れた効果を奏するものである。
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1、2に記載の発明について説明する。
図1は本発明の実施の形態1における検出用抵抗器の実装基板の主要部の平面図、図2は本発明の実施の形態1における検出用抵抗器が実装された実装基板の主要部の平面図である。なお、図1、図2においては、実装基板全体の図示はしておらず、実装基板は図1、図2の背景に相当する。
図1、図2において、1,2は実装基板上に間隔をおいて対向するように形成された一対のランドで、この一対のランド1,2には後述する検出用抵抗器9が実装される。3,4は前記一対のランド1,2に電気的に接続された一対の電力線で、この一対の電力線3,4は、一方を電源(図示せず)側に接続し、かつ他方を電気回路上の負荷(図示せず)側に接続しているもので、負荷へ電力を供給するための配線である。また、前記一対の電力線3,4は前記一対のランド1,2の対向方向と直角方向に延設されている。5,6は前記一対のランド1,2に電気的に接続された一対の検出線で、この一対の検出線5,6は前記一対のランド1,2間の電圧、すなわち、後述する検出用抵抗器9の電圧降下を測定するための配線である。7,8は前記一対のランド1,2と一対の電力線3,4との接続部近傍に形成された切り欠きで、この切り欠き7,8は一対のランド1,2が対向している面から外側に向かって形成されている。9は検出用抵抗器で、この検出用抵抗器9は前記一対のランド1,2と電気的に接続されて、実装基板(図示せず)上に実装されている。
また、図中のL1は検出用抵抗器9の長さであり、L2は切り欠き7,8の最外部間の長さを示している。ここで、検出用抵抗器9は、切り欠き7,8の最外部間に位置している。すなわち、L1で表された領域は、L2で表された領域の内部にある。このような構成とすることにより、検出用抵抗器9の実装位置にばらつきがあっても、一対の検出線5,6間で測定する抵抗値のばらつきは少なくなる。
以上のように構成された本発明の実施の形態1における検出用抵抗器の実装基板の特性について、比較例との比較を行うために試験を行った。以下、この試験について説明する。
試験は、本発明の実施の形態1における検出用抵抗器の実装基板と、比較例における検出用抵抗器の実装基板について、それぞれ一対の検出線5,6の一対のランド1,2への接続位置を変えるとともに、一対のランド1,2の幅を異ならせて試験を行った。
まず、試験を行った実装基板について説明をする。
図3、図4、図5は本発明の実施の形態1における検出用抵抗器の実装基板の主要部の平面図である。これらの図において、図1、図2と同じ構成要素には同じ符号を付し、その説明を省略する。図中の符号Wはランド1、ランド2の幅である。
ここで、図3に示す検出用抵抗器の実装基板は、一対の検出線5,6の一対のランド1,2への接続位置を、一対のランド1,2の紙面における上方、すなわち、切り欠き7,8に近接した位置にしているものである。
一方、図4に示す検出用抵抗器の実装基板は、一対の検出線5,6の一対のランド1,2への接続位置を、一対のランド1,2の紙面の上下方向における略中央にしているものである。
また、図5に示す検出用抵抗器の実装基板は、一対の検出線5,6の一対のランド1,2への接続位置を、一対のランド1,2の紙面における下方、すなわち、切り欠き7,8から遠い位置にしているものである。
図6、図7、図8は比較例における検出用抵抗器の実装基板の主要部の平面図である。
ここで、図6に示す検出用抵抗器の実装基板は、一対の検出線5,6の一対のランド1,2への接続位置を、一対のランド1,2の紙面における上方に位置させているものである。
一方、図7に示す検出用抵抗器の実装基板は、一対の検出線5,6の一対のランド1,2への接続位置を、一対のランド1,2の紙面の上下方向における略中央にしているものである。
また、図8に示す検出用抵抗器の実装基板は、一対の検出線5,6の一対のランド1,2への接続位置を、一対のランド1,2の紙面における下方に位置させているものである。
なお、いずれの実装基板においても、ランド1,2の幅Wは5mm、7mm、10mmの3種類のものについて試験を行った。図3〜図5における実装基板の切り欠き7,8の切り欠き深さはいずれも2mmである。
これらの検出用抵抗器の実装基板に、1mΩの抵抗器を実装し、そして一対の電力線3,4間に電流を流した時に一対の検出線5,6により検知される抵抗値を4端子法により測定した。
図9は、図3〜図5における検出用抵抗器の実装基板の試験結果を図示したもので、図中の「上」、「中」、「下」はそれぞれ一対の検出線5,6の一対のランド1,2への接続位置のことを意味し、具体的には、「上」は図3、「中」は図4、「下」は図5に示す検出用抵抗器の実装基板の試験結果を示している。また、図9の横軸は、一対のランド1,2の幅Wの値(mm)であり、縦軸は、一対の検出線5,6間の抵抗の測定値(mΩ)を示している。
同様に、図10は図6〜図8における検出用抵抗器の実装基板の試験結果を図示したもので、「上」は図6、「中」は図7、「下」は図8に示す検出用抵抗器の実装基板の試験結果を示している。
図9と図10との比較により明らかなように、切り欠き7,8を設けた場合には、一対の検出線5,6の一対のランド1,2への接続位置を変えた場合においても、抵抗値がばらつくことはなく、一方、切り欠き7,8を設けない場合には抵抗値はばらつくものである。このことは、切り欠き7,8を設けない場合には一対のランド1,2における測定位置により、抵抗値が異なることを意味するものである。何故このようになるかについては、推測であるが、以下のように考えられる。
一方の電力線3をプラス側、他方の電力線4をマイナス側とした場合に、切り欠き7,8がない場合には、図6〜図8に示す検出用抵抗器の実装基板において電流は紙面の上から下に流れ、ランド1の紙面の上の方から検出用抵抗器9に入る電流と、ランド1の紙面の下の方から検出用抵抗器9に入る電流とでは、電流の流れる経路に差があるため電圧降下が異なると考えられる。この状態を図11に示す。図11は上記比較例の簡易的な等価回路図である。この図11において、10は抵抗で、この抵抗10は検出用抵抗器9における一対の電力線3,4に近い部分の抵抗である。11は検出用抵抗器9の中央部分の抵抗であり、12は検出用抵抗器9における一対の電力線3,4から遠い部分の抵抗である。13,14,15,16はそれぞれの検出用抵抗器9の電極部分における抵抗である。このように、比較例においては、一対のランド1,2における測定位置により検出用抵抗器9の電極部分の占める抵抗値が異なり、紙面上方では検出用抵抗器9の電極部分の抵抗値を含まないため、抵抗値は低くなり、これにより、電流密度が上がり電圧降下による抵抗値は高くなる。一方、紙面下方では検出用抵抗器9の電極による抵抗が加えられるため、抵抗値は上がり、これにより、電流密度が低くなるため、検出点における電圧降下が低くなり、これにより、抵抗値は低く現れるため、測定位置により抵抗値が異なることとなるからである、と考えられる。
これに対し、図3〜図5に示す検出用抵抗器の実装基板においては、電流は紙面の上から下に流れてくるが、切り欠き7,8が存在するために電流はそのまま検出用抵抗器9に入ることはできず、そして切り欠き7,8を迂回して検出用抵抗器9に入るため、検出用抵抗器9に入る際には紙面の左から右へ流れていることになる。この場合の等価回路は図示していないが、単純な抵抗の並列回路になると考えられる。
ここで、一対のランド1,2における測定位置の違いにより抵抗値が異なるということは、検出用抵抗器9を基準とした位置の違いにより抵抗値が異なることになるため、検出用抵抗器9の実装位置のばらつきにより抵抗値が異なることの原因となるものである。
そして、一対の検出線5,6間で測定する抵抗値が異なると、ここで測定する電圧値または電流値も異なることとなる。すなわち、検出用抵抗器9の実装位置のばらつきにより電圧値または電流値は異なるものである。
また、図9において、一対のランド1,2の幅Wの値が大きくなると抵抗値のばらつきが小さくなっているが、これは、一対のランド1,2の幅Wが狭いと、電流は一対のランド1,2の紙面下方まで十分に回り込めないのに対し、一対のランド1,2の幅Wが広いと、電流は一対のランド1,2の紙面下方まで十分に回り込むことができるためではないかと思われる。その点で、一対のランド1,2の幅Wは広い方が好ましいが、図9に示すように、幅Wが7mm以上であれば抵抗値のばらつきはなくなるため、一対のランド1,2の幅Wは7mmあれば十分であると考えられる。
以上のような本発明の実施の形態1における検出用抵抗器の実装基板の製造方法は、公知である一般の実装基板を製造する方法と基本的には同じであり、ランド1,2に切り欠き7,8を形成すればよいだけである。切り欠き7,8の形成方法としては、切り欠きのないランド1,2を一旦形成した後に、エッチングやレーザーカットにより切り欠き7,8を形成する方法や、あらかじめ切り欠き7,8が形成されるようにする方法があるが、いずれも公知の技術を用いて行うことができる。
なお、上記本発明の実施の形態1における検出用抵抗器の実装基板は、一対の電力線3,4、一対のランド1,2に同方向に並んで配置されているが、この構造でなくてもよい。
すなわち、図12は本発明の実施の形態1における検出用抵抗器の実装基板のバリエーション図を示したもので、図中の符号は図1と同じであり、ここでの説明は省略する。図12に示す実装基板と図1に示す実装基板との違いは、図1に示す実装基板が一方の電力線3と他方の電力線4を同方向に延設しているのに対し、図12に示す実装基板では、一方の電力線3と他方の電力線4を異なる方向に延設しているもので、このような構成であっても、図1に示す実装基板と同様の作用効果を有するものである。
また、上記本発明の実施の形態1においては、切り欠き7,8を検出用抵抗器9よりも外側にまで延設した構成にしているが、検出用抵抗器9と同じ長さ位置まで延設するようにしたもの、すなわち、図2におけるL1とL2とが一致するように切り欠き7,8を設けた構成にした場合においても、上記本発明の実施の形態1と同様の作用効果を奏するものである。
(実施の形態2)
以下、実施の形態2を用いて、本発明の特に請求項3、4に記載の発明について説明する。
図13は本発明の実施の形態2における検出用抵抗器の実装基板の主要部の平面図、図14は本発明の実施の形態2における検出用抵抗器が実装された実装基板の主要部の平面図である。なお、図13、図14においては、実装基板全体の図示はしておらず、実装基板は図13、図14の背景に相当する。
図13、図14において、図1、図2と同じ構成要素には同一の符号を付し、詳細な説明は省略する。一点鎖線で囲った部分の17は一方のランド1と一方の電力線3とを電気的に接続している接続部である。また、一点鎖線で囲った部分の18は他方のランド2と他方の電力線4とを電気的に接続している接続部である。ここで、接続部17は一方のランド1における他方のランド2と対向する面より外側に位置しており、また、これと同様に、接続部18は他方のランド2における一方のランド1と対向する面より外側に位置している。すなわち、本発明の実施の形態2は、図13および図14に示すように、一対のランド1,2を、一対の電力線3,4と一対のランド1,2との接続部17,18よりも一対のランド1,2の対向する側へ突出するようにそれぞれ延設し、そしてこの延設された部分に、図14に示すように検出用抵抗器9を電気的に接続して実装したものである。
また、図中のL1は検出用抵抗器9の長さであり、L3は接続部17と接続部18の内側の長さを示している。ここで、検出用抵抗器9は、接続部17と接続部18の内側に位置している。すなわち、L1で表された領域は、L3で表された領域の内部にある。このような構成にすることにより、本発明の実施の形態2においても、上記本発明の実施の形態1の場合と同様に検出用抵抗器9の実装位置にばらつきがあっても、一対の検出線5,6間で測定する電圧値、電流値のばらつきは少なくなるものである。
なお、上記本発明の実施の形態2においては、接続部17と接続部18の内側、すなわち、対向面を検出用抵抗器9より外側に位置させた構成としているが、接続部17と接続部18の内側、すなわち、対向面と検出用抵抗器9とが同じ長さ位置になるように、図12におけるL1とL3を一致させた構成にしてもよいものである。
本発明にかかる検出用抵抗器の実装基板は、検出用抵抗器の実装位置のばらつきがあっても抵抗値のばらつきを少なくすることができるもので、各種電子機器に適用して有用なものである。
本発明の実施の形態1における検出用抵抗器の実装基板の主要部の平面図 本発明の実施の形態1における検出用抵抗器が実装された実装基板の主要部の平面図 本発明の実施の形態1における検出用抵抗器の実装基板の主要部の平面図 本発明の実施の形態1における検出用抵抗器の実装基板の主要部の平面図 本発明の実施の形態1における検出用抵抗器の実装基板の主要部の平面図 比較例における検出用抵抗器の実装基板の主要部の平面図 比較例における検出用抵抗器の実装基板の主要部の平面図 比較例における検出用抵抗器の実装基板の主要部の平面図 図3〜図5における実装基板の試験結果を示すグラフ 図6〜図8における実装基板の試験結果を示すグラフ 比較例の簡易的な等価回路図 本発明の実施の形態1における検出用抵抗器の実装基板の変形例を示す主要部の平面図 本発明の実施の形態2における検出用抵抗器の実装基板の主要部の平面図 本発明の実施の形態2における検出用抵抗器が実装された実装基板の主要部の平面図
符号の説明
1,2 一対のランド
3,4 一対の電力線
5,6 一対の検出線
7,8 切り欠き
9 検出用抵抗器
17,18 接続部

Claims (2)

  1. 検出用抵抗器を実装し、かつこの検出用抵抗器と電気的に接続するために基板上に互いに対向して形成された一対のランドと、この一対のランドと電気的に接続され、かつ前記一対のランドの対向方向と直角方向に延設された一対の電力線と、前記一対のランドと電気的に接続された一対の検出線とを備え、前記一対のランドと一対の電力線との接続部近傍に、前記一対のランドの対向面側から外側に向けて切り欠きをそれぞれ形成した検出用抵抗器の実装基板。
  2. 検出用抵抗器を実装し、かつこの検出用抵抗器と電気的に接続するために基板上に互いに対向して形成された一対のランドと、この一対のランドと電気的に接続され、かつ前記一対のランドの対向方向と直角方向に延設された一対の電力線と、前記一対のランドと電気的に接続された一対の検出線と、前記一対のランドと電気的に接続されて実装された検出用抵抗器とを備え、前記一対のランドと一対の電力線との接続部近傍に、前記一対のランドの対向面側から外側に向けて切り欠きをそれぞれ形成し、かつこの切り欠きは前記検出用抵抗器と同じ位置か、またはこれより外側にまで延設した検出用抵抗器の実装基板。
JP2004257208A 2004-09-03 2004-09-03 検出用抵抗器の実装基板 Expired - Fee Related JP4529597B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004257208A JP4529597B2 (ja) 2004-09-03 2004-09-03 検出用抵抗器の実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004257208A JP4529597B2 (ja) 2004-09-03 2004-09-03 検出用抵抗器の実装基板

Publications (2)

Publication Number Publication Date
JP2006073879A JP2006073879A (ja) 2006-03-16
JP4529597B2 true JP4529597B2 (ja) 2010-08-25

Family

ID=36154147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004257208A Expired - Fee Related JP4529597B2 (ja) 2004-09-03 2004-09-03 検出用抵抗器の実装基板

Country Status (1)

Country Link
JP (1) JP4529597B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239199A (ja) * 2008-03-28 2009-10-15 Sanyo Electric Co Ltd 回路装置
JP2009239200A (ja) * 2008-03-28 2009-10-15 Sanyo Electric Co Ltd 回路装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4924987Y1 (ja) * 1970-08-14 1974-07-05
JPS63137968U (ja) * 1987-02-28 1988-09-12
JPH0325994A (ja) * 1989-06-23 1991-02-04 Nec Corp 混成集積回路
JPH0368191A (ja) * 1989-08-05 1991-03-25 Mitsubishi Electric Corp 厚膜混成集積回路装置
JPH05102648A (ja) * 1991-10-04 1993-04-23 Hitachi Ltd プリント基板
JPH10289803A (ja) * 1997-04-16 1998-10-27 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2002290020A (ja) * 2001-03-27 2002-10-04 Fujitsu Ltd 表面実装部品実装用パターンおよびその実装用パターンをそなえた回路基板
JP2003121477A (ja) * 2001-10-15 2003-04-23 Koa Corp 電流検出用抵抗器の実装構造および方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4924987Y1 (ja) * 1970-08-14 1974-07-05
JPS63137968U (ja) * 1987-02-28 1988-09-12
JPH0325994A (ja) * 1989-06-23 1991-02-04 Nec Corp 混成集積回路
JPH0368191A (ja) * 1989-08-05 1991-03-25 Mitsubishi Electric Corp 厚膜混成集積回路装置
JPH05102648A (ja) * 1991-10-04 1993-04-23 Hitachi Ltd プリント基板
JPH10289803A (ja) * 1997-04-16 1998-10-27 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2002290020A (ja) * 2001-03-27 2002-10-04 Fujitsu Ltd 表面実装部品実装用パターンおよびその実装用パターンをそなえた回路基板
JP2003121477A (ja) * 2001-10-15 2003-04-23 Koa Corp 電流検出用抵抗器の実装構造および方法

Also Published As

Publication number Publication date
JP2006073879A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
JP6384211B2 (ja) シャント抵抗器
JP2008039734A (ja) 電流センサ
WO2016035257A1 (ja) シャント抵抗器
JP4403428B2 (ja) プリント配線板
JP4029049B2 (ja) 電流検出用抵抗器
JP2008216230A (ja) 電流センサ
JPH06186254A (ja) 電流検出用チップ形抵抗体
WO2019220965A1 (ja) シャント抵抗器およびシャント抵抗器の実装構造
JP4529597B2 (ja) 検出用抵抗器の実装基板
JP2004311939A (ja) 対称構造を持つサーミスタ
JP2022091550A (ja) 電流検出装置
JP5057245B2 (ja) 電流センサ
JP2007036012A (ja) 大電力用チップ抵抗器
JP5880878B2 (ja) プリント基板、電子制御装置、及びプリント基板の検査方法
JP7341594B2 (ja) シャント抵抗モジュール
US8248814B2 (en) Printed circuit board and voltage/current measuring method using the same
JP2007078599A (ja) 電流検出用抵抗器及び制御装置
CN117378018A (zh) 电流检测装置
JP2022027164A (ja) 電流検出装置
US8507802B1 (en) Ultra-low current printed circuit board
JP3688691B2 (ja) 抵抗器および回路基板
JP2022030815A (ja) 電流検出装置
WO2023199611A1 (ja) シャント抵抗器およびシャント抵抗装置
JP6295410B2 (ja) チップ抵抗器の抵抗値測定方法およびチップ抵抗器の実装方法
JP2009008548A (ja) プリント回路基板および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070807

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070912

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

R151 Written notification of patent or utility model registration

Ref document number: 4529597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees