JP2003121477A - 電流検出用抵抗器の実装構造および方法 - Google Patents

電流検出用抵抗器の実装構造および方法

Info

Publication number
JP2003121477A
JP2003121477A JP2001317075A JP2001317075A JP2003121477A JP 2003121477 A JP2003121477 A JP 2003121477A JP 2001317075 A JP2001317075 A JP 2001317075A JP 2001317075 A JP2001317075 A JP 2001317075A JP 2003121477 A JP2003121477 A JP 2003121477A
Authority
JP
Japan
Prior art keywords
resistor
current
wiring
voltage
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001317075A
Other languages
English (en)
Other versions
JP3479061B2 (ja
Inventor
Koichi Hirasawa
浩一 平沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2001317075A priority Critical patent/JP3479061B2/ja
Priority to US10/170,200 priority patent/US6798189B2/en
Publication of JP2003121477A publication Critical patent/JP2003121477A/ja
Application granted granted Critical
Publication of JP3479061B2 publication Critical patent/JP3479061B2/ja
Priority to US10/921,915 priority patent/US7292022B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 寄生インダクタンスの影響をできるだけ低減
した電流検出用抵抗器の実装構造および方法を提供す
る。 【解決手段】 電流検出用抵抗器11の両端部を固定す
る一対のランド13,14と、ランド13,14間に接
続した抵抗器11に被測定電流を供給すると共に、抵抗
器11の両端部に生じる電圧を検出する電圧検出端子配
線16とを備えた電流検出用抵抗器の実装基板におい
て、電圧検出端子配線16は、両ランド13,14の中
心軸に沿ってそれぞれ内方に延び(BB′)、両ランド
13,14間の中心軸に沿ってそれぞれ反対方向に垂直
に折れ曲がり(AA′)、一方の配線A′が基板のビア
15を介して裏面側に回り込んで他方の配線Aの方向に
延び、一方の配線Aと他方の配線A′が基板の表裏面に
重なって平行に延びる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、スイッチング電源
回路の電流検出回路等に用いて好適な電流検出用抵抗器
の実装構造に関する。特に、寄生インダクタンスが問題
となる、高い周波数成分まで含有する大電流を検出する
低抵抗器の回路基板上への実装技術に関する。
【0002】
【従来の技術】近年、パソコン等の電子機器において
は、CPUチップの低電圧・高電流化に伴い、DC/D
Cコンバータ等のスイッチング電源がその電源回路に用
いられている。このスイッチング電源には、電流検出用
抵抗器が用いられ、数十〜数百kHzの周波数帯域で使
用され、数A〜数十Aの鋸歯状波電流が流れ、抵抗器両
端に生じる電圧から電流値の大きさが検出される。この
ような用途の電流検出用抵抗器においては、抵抗値はな
るべく低いことが必要であり、数mΩ以下が用いられ、
抵抗器自体の寄生インダクタンスもできるだけ低いこと
が望ましい。何故ならば、抵抗器の抵抗値自体が小さく
周波数が比較的高いため、たとえ1nH程度の小さなイ
ンダクタンスでも、抵抗器両端で見た合成インピーダン
スが大きくなり、電圧の検出誤差となるからである。
【0003】電流検出用抵抗器の検出誤差を左右する寄
生インダクタンスを評価するために、従来は電流検出用
抵抗器を単品でテストフィクスチャーなどに装着してイ
ンピーダンスを測定していた。しかしながら、このよう
にして測定したインピーダンスから算出したインダクタ
ンス値は、実際に使用されるDC/DCコンバーターな
どの電流検出回路の設計においてはあまり意味を為さな
い。これは以下の理由による。
【0004】通常、電流検出用抵抗器のインダクタンス
は1nH程度以下と非常に小さく、数百MHzからGH
zオーダーの周波数を用いて測定する、インピーダンス
アナライザーなどによってのみ測定が可能である。しか
しながら、電流検出用抵抗器が使用されるのは、実際に
はほとんど10MHz程度以下の周波数帯域である。高
周波になると表皮効果などが顕著に現れるため、実使用
状態とかけ離れた高周波で測定されたインダクタンス
は、電流検出用抵抗器の実使用状態でのインダクタンス
とは異なり、意味のない数値となるからである。
【0005】また、上述したように、DC/DCコンバ
ータ等のスイッチング電源の電流検出用抵抗器には数A
〜数十Aの電流が流れる。抵抗値が低くても電流が大き
いため大きなジュール熱が発生する。この熱により抵抗
器内の抵抗率が変化し電流経路が変化するのでインダク
タンスは通過電流の関数となる。従来のインピーダンス
アナライザーなどの測定機ではこのような大電流は扱え
ない。従って従来の方法で測定されたインダクタンスは
電流検出用抵抗器の実使用状態でのインダクタンスとは
異なってしまうという問題がある。
【0006】また、一般的なテストフィクスチャーでは
端子間インピーダンスは測定できるが、このようにして
測られたインダクタンスは実使用状態でのインダクタン
スとは異なる。即ち、実使用状態でのインダクタンスは
数十〜数百kHzの周波数帯域の鋸歯状波電流に対して
誤差電圧が現れるのである。この周波数帯では表皮効果
及び寄生容量の影響が大きく現れるため、通常のインピ
ーダンスアナライザーなどによって測定されたインピー
ダンスとは異なる値となる。従って、これは現実の使用
状態を反映する量とは言い難い。
【0007】
【発明が解決しようとする課題】以上の理由により、従
来の測定方法で測定されたインダクタンス値は、単に抵
抗器自体の自己インダクタンスが大きそうか小さそうか
を見る目安となる程度であり、直接、DC/DCコンバ
ータ等の電流検出回路の設計に適用することは不可能で
ある。また、上述したように、寄生インダクタンスによ
り電流検出における検出誤差が生じるので、この影響を
最小限に抑えられる電流検出用抵抗器の実装構造が望ま
れていた。
【0008】本発明は上記事情に鑑みて為されたもの
で、寄生インダクタンスの影響をできるだけ低減した電
流検出用抵抗器の実装構造および方法を提供することを
目的とする。
【0009】
【課題を解決するための手段】本発明の電流検出用抵抗
器の実装構造は、電流検出用抵抗器の両端部を固定する
一対のランドと、該ランド間に接続した前記抵抗器に被
測定電流を供給すると共に、前記抵抗器の両端部に生じ
る電圧を検出する電圧検出端子配線とを備え、前記電圧
検出端子配線は、前記両ランドの中心軸に沿ってそれぞ
れ内方に延び、両ランド間の中心軸に沿ってそれぞれ反
対方向に垂直に折れ曲がり、一方の配線が基板のビアを
介して裏面側に回り込んで他方の配線の方向に延び、前
記一方の配線と他方の配線が基板の表裏面に重なって平
行に延びることを特徴とするものである。
【0010】上述した本発明の配線パターンによれば、
低抵抗器に既知の鋸歯状波電流を通電し、電圧検出端子
配線に現れる検出電圧波形を測定することにより、電流
検出用抵抗器のDC/DCコンバータの動作状態におけ
る波形歪を正しく反映するインダクタンスを測定するこ
とが出来る。
【0011】また、本発明の実装構造を用いることによ
り、外部磁界の影響を受けない低抵抗器の電流検出機構
を構築することができる。そして、電圧検出端子配線に
よる相互インダクタンス分を自己インダクタンス分から
実質的に差し引くことができるので、抵抗器の寄生イン
ダクタンスによる検出誤差を最小限に抑えた被測定電流
の検出が可能となる。
【0012】
【発明の実施の形態】以下、本発明の実施形態について
添付図面を参照しながら説明する。
【0013】図1(a)は、電流検出用抵抗器の被測定
電流の検出回路例を示す。電流検出用抵抗器11の両端
部(電極)をランド13,14に固定し、抵抗器11に
被測定電流Iを流す。そして、抵抗器両端を固定したラ
ンドの電圧引出部(電圧検出端子)から電位差(電圧)
を取り出すことによって、既知の抵抗値に対して電流と
電圧が比例関係にあることから、被測定電流Iの大きさ
を検出する。被測定電流Iを検出する場合、理想的には
図1のA点とB点の間から取り出される電位差V
ABは、単に抵抗体の抵抗値Rと被測定電流値Iの積に
ならなければならない。しかしながら、実際には抵抗体
のもつ寄生インダクタンスLが被測定電流Iの時間変化
分に対応した電圧L×(dI/dt)を発生させるた
め、この電圧が検出誤差となる。即ち、図1(b)に示
すように、抵抗器11には図中破線で示す鋸歯状波電流
が流れるが、その電流波形頂部Dで電圧変化ΔVが発生
する。
【0014】電圧検出端子配線16a,16bに現れた
電圧は、図1(a)に示すように電圧比較器または電圧
増幅器12へ導かれ、電圧が検出される。しかしなが
ら、抵抗体には上述したように自己インダクタンスLが
存在し、その引出パターン(電圧検出端子配線パター
ン)と、被測定電流経路を流れる電流Iが磁気的に結合
するため、実際の電位差VABは、 VAB=R×I+L×(dI/dt)−M×(dI/d
t) となる。
【0015】ここでMは図2の等価回路に示す相互イン
ダクタンスである。電圧比較器または電圧増幅器12へ
流れる電流は、被測定電流Iに対してほとんど無視しう
るほど小さいため、上式には加えていない。L−Mが実
際の電流検出用抵抗器で誤差を与える実効的なインダク
タンスであり、実効的インダクタンスという意味でLe
と表すと、 Le=L−M VAB=R×I+Le×(dI/dt) と簡単になる。Le×(dI/dt)が実質上の検出誤
差電圧ΔVである。
【0016】インピーダンスアナライザーなどによる測
定では、自己インダクタンスLか、または電圧検出端子
から見たインピーダンスしか測定できない。電圧検出端
子から見たインピーダンスからは、次の理由により、実
効的インダクタンスLeは算出できない。電圧検出端
子配線自体の自己インピーダンスを含んでしまう。電
流検出用抵抗器のインダクタンスが電流値によって変化
する。これは、実使用状態での通電電流が数〜数十Aに
及ぶため、抵抗体内部に高いジュール熱が発生すること
による。抵抗対内部が発熱すると抵抗器を構成する物質
の抵抗温度係数に応じた抵抗値変化が起こり、電流経路
を変化させることによる。自己インダクタンスL、相互
インダクタンスMはともに形状に依存する性質を有する
ので、電流の経路が変化するとそれに応じて変化してし
まう。また、物理的に電圧検出端子配線には、抵抗体の
電流と同じ大電流は流せない。電流検出用抵抗器は一
般的に数十〜数百kHzの周波数帯域で使用される。実
効的インダクタンスLeは数nH以下の非常に小さな値
である。このような値をインピーダンスアナライザーの
ような従来の測定機器で測定しようとする場合、数十〜
数百MHz以上の周波数の交流電圧・電流を使わなけれ
ばならないので、表皮効果等により正確な測定が困難と
なる。
【0017】図3は、抵抗器両端に生じる電圧を取り出
す電圧検出端子配線の実施形態を示す。電流検出用抵抗
器11の両端電極がランド13,14に固定され、電圧
取出用の電圧検出端子配線16がランド13,14から
引き出されている。実効的インダクタンスLeは電流検
出用抵抗器の構造と、それが実装される電圧検出端子配
線パターンにより決まる。従って、自己インダクタンス
から相互インダクタンスが差し引かれ、実効的インダク
タンスLeが殆どゼロとなる図3のようなパターンが好
ましい。その理由を次に述べる。
【0018】電圧測定用の電圧検出端子配線16は抵抗
器11の電流に沿った水平中心軸(両ランドの中心軸)
に沿って中央に引き出され(図中B,B′で示す)、両
ランド間の中心軸(垂直中心軸)でそれぞれ直角方向に
曲げた後(図中A,A′で示す)、片方をビア15で裏
パターンに接続して折り返し、垂直中心軸に沿って基板
表裏面に平行に配置されている。即ち、電圧検出端子配
線の基板表面のみを通る配線パターンAと、ビア15を
介して裏面に引き出される配線パターンA′とは、基板
の絶縁層を挟んでその表裏面で重ねられて、図中の垂直
方向に導かれる。このように配線パターンを重ねること
で、両配線パターンからなる電圧検出端子配線16の作
るループ内に抵抗器11を流れる電流および配線パター
ンを流れる電流の磁束が鎖交しなくなるため、図2にお
ける相互インダクタンスMは引き出しパターンの長短に
よる影響を受けなくなる。そして、両電圧検出端子から
の電圧は、抵抗器及び通電パターンを流れる電流が作る
磁束による影響が十分少なくなる位置まで重ねられた状
態で引き出された後に、リッツ線(より線)等に接続さ
れて電圧検出器12により検出される。
【0019】電圧検出端子配線は、0.2〜0.3mm
程度のなるべく細いパターンを使用して、電圧検出端子
水平パターンB,B′は水平中心軸に極力沿う様にし、
電圧検出端子垂直パターンA,A′は垂直中心軸に中心
を合わせることが望ましい。図4(a)に示すように電
圧検出端子垂直パターンが垂直中心軸から離れると、相
互インダクタンスMが減少し、実効的インダクタンスL
eは増加する。逆に、図4(b)に示すように電圧検出
端子垂直パターンが垂直中心軸を越えて存在すると、相
互インダクタンスMが増加し、自己インダクタンスLよ
りも大きくなる場合には、実効的インダクタンスLeは
負となる。
【0020】従って、電圧検出端子垂直パターンA,
A′を垂直中心軸に重ね合わせることが実効的インダク
タンスLeを小さくし、且つ図4(b)のような過度な
結合を防ぐ上で重要になる。即ち、電圧検出端子配線
B,B′の配線長は抵抗器の自己インダクタンス分の長
さと略等しくなる。従って、電圧検出端子配線による相
互インダクタンス分を自己インダクタンス分から実質的
に差し引くことができる。抵抗器の実効的インダクタン
スLeを普遍的に測定して比較したい場合、 最小限の
条件で実効的インダクタンスLeの再現性が確保される
ような電圧検出端子パターンでなければならず、さらに
外部磁束等ノイズの影響が排除されなければならない。
上記パターンはまさにその条件を満たしている。
【0021】このような配線パターンで測定した実効的
インダクタンスLeは、他の回路による補正無しで、電
流検出用抵抗器を如何に誤差なく電流検出に使用できる
かを示す指標となる。また、プリント基板表裏面に重ね
られた電圧検出端子配線16が挟む絶縁層は、なるべく
薄いことが電圧誤差を軽減する上で望ましい。ランド1
3,14の形状は、測定すべき電流検出用抵抗器の電極
形状により異なるので、電流検出用抵抗器の電極形状に
合わせたものを使用することが望ましい。
【0022】このような配線パターンで求めた実効的イ
ンダクタンスLeの値は、電流検出用抵抗器自体の良さ
をあらわす普遍的かつ設計上の実用的な指標となる。即
ち、低抵抗器の電流経路が直線的であり、且つ図3に示
すようにパターンB,B′が垂直中心軸迄延びて、折れ
曲がっていれば、抵抗器の持つ自己インダクタンスと相
互インダクタンスはほぼ等しくなり、実効的インダクタ
ンスLeは殆どゼロとなる。抵抗器の電流経路がトリミ
ング等により曲線状である場合には、自己インダクタン
スと相互インダクタンスが等しくならず、実効的インダ
クタンスLeは例えば1nH等の値が現れる。もちろ
ん、電流検出用抵抗器が実装されるパターンが指定され
ていれば、普遍的パターンとは異なる指定パターンを使
用することもできる。ただし、その場合は求められた値
から普遍性は失われるが、設計上に直ちに反映できる数
値となるであろう。
【0023】次に、図5および図6を参照して、上記電
圧検出端子配線パターンを用いて、実際に実効的インダ
クタンスLeを測定する測定回路の構成例について述べ
る。図5は、電流検出用抵抗器の実効的インダクタンス
Leの測定装置を示す。実使用状態に合わせた鋸歯状波
電流の発生源21より被測定抵抗器11に鋸歯状波電流
を供給する。この鋸歯状波電流発生装置21からは、例
えば2.5μSの周期で、数A〜数十Aの鋸歯状波電流
が数mΩ以下の被測定抵抗器11に供給される。鋸歯状
波電流を被測定抵抗器11に供給する配線22には、そ
の配線に結合して前記電流を検出するカレントプローブ
等の電流検出器23を備えている。被測定抵抗器11
は、上述した電圧検出端子配線を備えた専用の基板24
に装着され、被測定抵抗器の両端に結合した電圧検出端
子配線16から鋸歯状波電流によって生じる電圧が取り
出される。基板24の電圧検出端子配線16の端部か
ら、より線25等を介して差動増幅器等からなる電圧検
出器12に接続され、被測定抵抗器の両端に生じる電圧
が検出される。電流検出器23の出力と電圧検出器12
の出力とは、オシロスコープ等の波形表示装置26に入
力され、単位を電流または電圧に合わせて対比して表示
される。
【0024】図6は、測定回路の一例を示す。例えば、
+12Vの直流電源をスイッチング素子32,33を用
いて交互にスイッチングし、チョークコイル34とコン
デンサ35とからなる積分回路に電流を正負交互に供給
する。チョークコイルのインダクタンス値およびコンデ
ンサのキャパシタンス値、スイッチング周波数、デュー
ティーファクタ等を調整することで、被測定抵抗器11
に図1(b)に破線で示す鋸歯状波電流が供給される。
抵抗体負荷である直流負荷36には、その抵抗値を調整
することで、例えばDC1V程度で、数〜数十Aの直流
電流が供給される。
【0025】測定回路の具備すべき条件は、上記調節が
可能なことに加え、飽和しないチョークコイルに極性の
異なる一定電圧を交互に加えた場合に、直線性の良い振
幅一定の鋸歯状波電流を発生させられることである。ま
た、電流検出用抵抗器の電圧検出端子引出配線パターン
の両端電圧を検出する差動増幅器の同相電圧除去比はで
き得る限り高いほうが望ましい。さらに、チョークコイ
ルと被測定電流検出用抵抗器は、チョークコイルの漏れ
磁束が被測定電流検出用抵抗器に測定誤差範囲で影響を
与えない程度の距離を確保して配置するか、両者間に磁
気遮蔽を行い同様の効果が得られるように配置すること
が望ましい。また、図3に示す基板の表裏面に重ねた電
圧検出端子配線パターン16は、差動増幅器12の入力
へ導かれるが、その経路は重ねたまま外部磁束の影響を
受けない点まで延長するか、線材にて延長する際には線
間に外部磁束が鎖交しないようにリッツ線(より線)を
使用することが望ましい。なお、電流波形はスイッチン
グ周波数の高調波に対しても十分な帯域幅を持つ電流プ
ローブ、カレントトランスなどを利用して観測する。
【0026】次に、図7を参照して実効的インダクタン
スLeの算定手順について説明する。電流検出用抵抗器
の実効的インダクタンスの測定は、鋸歯状波電流を被測
定抵抗器11に供給し、電流を検出すると共に、被測定
抵抗器の両端に結合して電流によって生じる電圧を検出
する。そして、前記鋸歯状波電流の変化とこれに対応し
た前記電圧の変化から前記被測定抵抗器の実効的なイン
ダクタンスを算定する。
【0027】まず、鋸歯状波電流の変化点(頂部)にお
ける電圧の変化ΔVは、被測定抵抗器の抵抗値R、デユ
ーティD、周期T、電流i1,i2、とすると、 ΔV=V1-V2=i1×R+Le(di1/dt)-i2×R-Le(di2/dt) t=D×Tにおいては、i1=i2なので、 ΔV=Le(di1/dt)-Le(di2/dt) となる。ここで、電流変化値(波高値)をVip_p とする
と、 (di1/dt)=Vip_p/(R×D×T) (di2/dt)=-Vip_p/{R×(D-1)×T} であるので、これらを代入して整理すると、
【数1】
【数2】 Vip_pおよびΔVは、波形表示装置などにより求め
られるので、これにより電流検出用抵抗器の実効的イン
ダクタンスを算定できる。
【0028】図8及び図9は、上記測定装置および配線
パターンによる低抵抗器の実効的インダクタンスLeの
実測例を示す。図8は、抵抗値2mΩの電流経路が直線
的で、且つ実装されるプリント基板上から電流経路まで
の距離が短い実効的インダクタンスを極力小さくする構
造を持った抵抗器を対象としたものである。抵抗器自体
の自己インダクタンスはあるが、電圧検出端子配線との
相互インダクタンスがそれを打ち消すため、(a)に示
すように、電流波形と電圧波形は略一致している。そし
て、(b)に示すように、10個のサンプルを測定した
結果、実効的インダクタンスLeは、殆どゼロであるこ
とが分かる。これに対して、図9は、抵抗値3mΩで電
流経路が垂直方向のトリミングカットにより曲げられた
低抵抗器の測定結果を示す。(a)に示すように、鋸歯
状波電流波形に対して、大きな誤差電圧が発生している
ことが分かる。この場合には、(b)に示すように、こ
の低抵抗器においては、実効的インダクタンスLeが
0.9nH程度存在していることが分かる。
【0029】上記実施形態においては、本発明の低抵抗
器の実装構造を電流検出用抵抗器の実効的インダクタン
スの測定に利用する例について説明したが、上記配線パ
ターンおよび実装構造をスイッチング電源回路の電流検
出回路等に直接用いることができるのは勿論のことであ
る。これにより、外部磁界の影響を受け難く安定した被
測定電流の測定が可能となり、また、実装基板自体に起
因するインダクタンスが存在せず、抵抗器の寄生インダ
クタンスのみによる検出誤差を最小限に抑えた被測定電
流の検出が可能となる。
【0030】なお、本発明の電流検出用抵抗器の実装構
造は、上述の図示例にのみ限定されるものではなく、本
発明の要旨を逸脱しない範囲内において種々変更を加え
得ることは勿論である。
【0031】
【発明の効果】電流検出用抵抗器の実効的なインダクタ
ンスは、電流検出用抵抗器の構造と、電流検出用抵抗器
を実装する配線パターンの相互作用によって定まるた
め、従来のようなインピーダンスアナライザーを使用し
た一般的な高周波特性の測定方法では測定し難い。本発
明により提供される電流検出用抵抗器の実装構造および
方法によれば、実際のDC/DCコンバータの動作状態
における低抵抗器の実効的インダクタンスを正しく測定
することが可能となる。
【0032】また、本発明の電流検出用抵抗器の実装構
造をスイッチング電源回路の電流検出回路に用いること
で、電圧検出端子配線による相互インダクタンス分を自
己インダクタンス分から実質的に差し引くことができ
る。従って、実装基板の寄生インダクタンスによる検出
誤差を最小限に抑えた被測定電流の検出が可能となる。
【図面の簡単な説明】
【図1】(a)は電流検出用抵抗器の被測定電流の検出
回路例を示す図であり、(b)は電流検出用抵抗器を流
れる鋸歯状波電流波形と、電圧検出端子配線から取り出
される電圧波形を例示的に示す図である。
【図2】被測定抵抗器と電圧検出端子配線の等価回路図
である。
【図3】電圧検出端子配線の構成例を示すパターン図で
ある。
【図4】図3に対する比較例としての電圧検出端子配線
の他の構成例を示すパターン図である。
【図5】本発明の実施形態の電流検出用抵抗器の実効的
インダクタンスの測定装置を示すブロック図である。
【図6】図5の具体的回路例を示す回路図である。
【図7】実効的インダクタンスLeの算定のための電流
及び電圧の波形図である。
【図8】実効的インダクタンスが殆ど存在していない低
抵抗器における、(a)は電圧及び電流波形例を示し、
(b)は実効的インダクタンス値の測定例を示す。
【図9】実効的インダクタンスが存在する低抵抗器にお
ける、(a)は電圧及び電流波形例を示し、(b)は実
効的インダクタンス値の測定例を示す。
【符号の説明】
11 被測定抵抗器 12 電圧検出器 13,14 ランド 15 ビア 16 電圧検出端子配線 21 鋸歯状波電流発生装置 22 配線 23 電流検出器 24 低抵抗器の実装基板 25 リッツ線(より線) 26 波形表示装置 31 直流電源 32,33 スイッチング素子 34 チョークコイル 35 コンデンサ 36 直流負荷

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 電流検出用抵抗器の両端部を固定する一
    対のランドと、該ランド間に接続した前記抵抗器に被測
    定電流を供給すると共に、前記抵抗器の両端部に生じる
    電圧を検出する電圧検出端子配線とを備えた電流検出用
    抵抗器の実装基板において、 前記電圧検出端子配線は、前記両ランドの中心軸に沿っ
    てそれぞれ内方に延び、両ランド間の中心軸に沿ってそ
    れぞれ反対方向に垂直に折れ曲がり、一方の配線が基板
    のビアを介して裏面側に回り込んで他方の配線の方向に
    延び、前記一方の配線と他方の配線が基板の表裏面に重
    なって平行に延びることを特徴とする電流検出用抵抗器
    の実装用配線パターン。
  2. 【請求項2】 前記請求項1記載の実装用配線パターン
    を備えたことを特徴とする電流検出用抵抗器の実装用基
    板。
  3. 【請求項3】 前記請求項2記載の実装用基板に電流検
    出用抵抗器を実装したことを特徴とする電流検出用抵抗
    器の実装構造。
  4. 【請求項4】 電流検出用抵抗器の両端部を固定すると
    共に前記抵抗器に被測定電流を供給する一対のランドを
    配設し、該ランドから前記抵抗器の両端部に生じる電圧
    を検出する電圧検出端子配線を配設する電流検出用抵抗
    器の実装方法において、 前記電圧検出端子配線は、前記両ランドの中心軸に沿っ
    てそれぞれ内方に延び、両ランド間の中心軸に沿ってそ
    れぞれ反対方向に垂直に折れ曲がり、一方の配線が基板
    のビアを介して裏面側に回り込んで他方の配線の方向に
    延び、前記一方の配線と他方の配線が基板の表裏面に重
    なって平行に延びることを特徴とする電流検出用抵抗器
    の実装方法。
JP2001317075A 2001-06-14 2001-10-15 電流検出用抵抗器の実装構造および方法 Expired - Fee Related JP3479061B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001317075A JP3479061B2 (ja) 2001-10-15 2001-10-15 電流検出用抵抗器の実装構造および方法
US10/170,200 US6798189B2 (en) 2001-06-14 2002-06-13 Current detection resistor, mounting structure thereof and method of measuring effective inductance
US10/921,915 US7292022B2 (en) 2001-06-14 2004-08-20 Current detection resistor, mounting structure thereof and method of measuring effective inductance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001317075A JP3479061B2 (ja) 2001-10-15 2001-10-15 電流検出用抵抗器の実装構造および方法

Publications (2)

Publication Number Publication Date
JP2003121477A true JP2003121477A (ja) 2003-04-23
JP3479061B2 JP3479061B2 (ja) 2003-12-15

Family

ID=19134999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001317075A Expired - Fee Related JP3479061B2 (ja) 2001-06-14 2001-10-15 電流検出用抵抗器の実装構造および方法

Country Status (1)

Country Link
JP (1) JP3479061B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073879A (ja) * 2004-09-03 2006-03-16 Matsushita Electric Ind Co Ltd 検出用抵抗器の実装基板
JP2006351672A (ja) * 2005-06-14 2006-12-28 Nec Corp プリント回路基板
EP1986479A2 (en) 2007-04-27 2008-10-29 Omron Corporation Wiring substrate and current detection device
JP2009239199A (ja) * 2008-03-28 2009-10-15 Sanyo Electric Co Ltd 回路装置
JP2009239200A (ja) * 2008-03-28 2009-10-15 Sanyo Electric Co Ltd 回路装置
JP2012220248A (ja) * 2011-04-05 2012-11-12 Yazaki Corp シャント抵抗式電流センサ
JP2013044541A (ja) * 2011-08-22 2013-03-04 Yazaki Corp シャント抵抗式電流センサ
WO2013121507A1 (ja) * 2012-02-13 2013-08-22 パナソニック株式会社 電流検出器
CN103364609A (zh) * 2012-04-05 2013-10-23 矢崎总业株式会社 将电流传感器安装到电池电缆的结构和方法
WO2014045786A1 (ja) * 2012-09-19 2014-03-27 コーア株式会社 電流検出用抵抗器
JP2016176715A (ja) * 2015-03-18 2016-10-06 アスモ株式会社 電流検出装置
WO2022019562A1 (ko) * 2020-07-20 2022-01-27 삼성전자 주식회사 레지스터를 포함하는 인쇄 회로 기판 조립체 및 이를 포함하는 전자 장치

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073879A (ja) * 2004-09-03 2006-03-16 Matsushita Electric Ind Co Ltd 検出用抵抗器の実装基板
JP4529597B2 (ja) * 2004-09-03 2010-08-25 パナソニック株式会社 検出用抵抗器の実装基板
JP2006351672A (ja) * 2005-06-14 2006-12-28 Nec Corp プリント回路基板
JP4683205B2 (ja) * 2005-06-14 2011-05-18 日本電気株式会社 プリント回路基板
EP1986479A2 (en) 2007-04-27 2008-10-29 Omron Corporation Wiring substrate and current detection device
JP2009239199A (ja) * 2008-03-28 2009-10-15 Sanyo Electric Co Ltd 回路装置
JP2009239200A (ja) * 2008-03-28 2009-10-15 Sanyo Electric Co Ltd 回路装置
JP2012220248A (ja) * 2011-04-05 2012-11-12 Yazaki Corp シャント抵抗式電流センサ
JP2013044541A (ja) * 2011-08-22 2013-03-04 Yazaki Corp シャント抵抗式電流センサ
WO2013121507A1 (ja) * 2012-02-13 2013-08-22 パナソニック株式会社 電流検出器
JPWO2013121507A1 (ja) * 2012-02-13 2015-05-11 パナソニックIpマネジメント株式会社 電流検出器
CN103364609A (zh) * 2012-04-05 2013-10-23 矢崎总业株式会社 将电流传感器安装到电池电缆的结构和方法
WO2014045786A1 (ja) * 2012-09-19 2014-03-27 コーア株式会社 電流検出用抵抗器
JP2014059269A (ja) * 2012-09-19 2014-04-03 Koa Corp 電流検出用抵抗器
CN104662428A (zh) * 2012-09-19 2015-05-27 兴亚株式会社 电流检测用电阻器
US9588143B2 (en) 2012-09-19 2017-03-07 Koa Corporation Resistor for detecting current
JP2016176715A (ja) * 2015-03-18 2016-10-06 アスモ株式会社 電流検出装置
WO2022019562A1 (ko) * 2020-07-20 2022-01-27 삼성전자 주식회사 레지스터를 포함하는 인쇄 회로 기판 조립체 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
JP3479061B2 (ja) 2003-12-15

Similar Documents

Publication Publication Date Title
US6798189B2 (en) Current detection resistor, mounting structure thereof and method of measuring effective inductance
JP3479061B2 (ja) 電流検出用抵抗器の実装構造および方法
Prabhakaran et al. Impedance-analyzer measurements of high-frequency power passives: Techniques for high power and low impedance
JP2003028900A (ja) 非接触電圧測定方法およびその装置
US6836107B2 (en) Constant input impedance AC coupling circuit for a current probe system
JP3834222B2 (ja) 電流検出用抵抗器の電圧検出回路
US6337571B2 (en) Ultra-high-frequency current probe in surface-mount form factor
JP3597162B2 (ja) 電流検出用低抵抗器のインダクタンス測定装置および方法
JP2945015B2 (ja) 直流バイアス印加装置
JP4399084B2 (ja) 四端子法によるインピーダンス測定方法
US4716364A (en) Monitoring transients in low inductance circuits
Ghislanzoni et al. A DC current transformer for large bandwidth and high common-mode rejection
JPS63302371A (ja) 電流検出器
JP3298338B2 (ja) インダクタンス測定装置及びその測定用プローブ装置
JP2004245584A (ja) 2端子回路素子測定装置およびコンタクトチェック方法
JP4227756B2 (ja) 平滑用コンデンサの特性測定装置
JP2020094824A (ja) インピーダンス測定治具及びインピーダンス測定方法
US20240012075A1 (en) Lower Parasitic Multi-Turn MRI Phased Array Coil
US10768211B2 (en) System and method for current sense resistor compensation
US20240087776A1 (en) Current shunt with canceling mutual inductance
JPS6349727Y2 (ja)
JP2005233818A (ja) インダクタンスの測定装置と測定用プローブと測定方法
JPH10185960A (ja) 高周波信号検出プローブ
JP2017110908A (ja) 測定装置
JPH0543479Y2 (ja)

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3479061

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313632

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees