JPS63302371A - 電流検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばホール素子等の磁電変換素子応用の電
流検出器に関する。

〔従来の技術〕

従来、この種装置の回路構成を表わすブロック図を第６
図に示す。

なお、ホール素子を適用した磁電変換形の電流検出器を
ｒホールＣＴＪと称呼する。

第６図において、僅かのギャップ領域６を隔てて閉磁路
を形成する磁性体コア２の内周を貫通する主回路導体１
に主回路電流Ｉを通電すると、磁性体コア２には主回路
電流Ｉにより生じた磁界が加わる。磁性体コア２の磁路
に設けたギャップ領域６に生じる磁界の強さを、磁電変
換素子であるホール索子３を用いて電圧に変換し、リー
ド線（たとえばフラットケーブル）を介して取り出し、
結果として主回路型＝１に比例したホール電圧が得られ
る。しかして、このホール出力電圧（検出電圧）を使用
して、インバータなどの制御を行なうには、一般的に増
幅器５により、ホール出力電圧を増幅して取り出す。な
お、７は電源、１７は調整用抵抗である。

〔発明が解決しようとする問題点〕

しかるにこのホールＣＴにおいては、主回路導体１や大
地およびホールＣＴの各構成部材（磁性体コア２．ホー
ル索子３．増幅器５など）間に存在するｌツ遊容二によ
り、高周波電流での閉回路が構成される。

そのような高周波電流における閉回路を形成する浮遊静
電容量の結合した状態図を第７図に表わす。

また、第７図はホール素子３の周辺部の詳細も示すが、
この図に表わすとおり、下記の浮遊静電容量が存在する
。

主回路導体１と磁性体コア２間の浮遊静電容量磁性体コ
ア２とホール素子３間の浮遊静電容量ｌ 磁性体コア２と増幅器５間の浮遊静電容量Ｃ２主回路導
体１と磁性体コア２間の浮遊静電容量主回路導体１と増
幅器５間の浮遊静電容量Ｃ４主回路導体１と大地８間の
浮遊静電界ＭｋＣ５ホールＣＴ電源７と大地間の浮遊静
電容量Ｃにのような浮遊静電容量が存在する回路条件に
あって、主回路導体１に急峻な変化をする電圧を印加す
るような使い方を行なった場合、例えばパルス制御を行
なう、インバータ等の主回路導体１における電圧変化の
とき、−例として次のループで交流電流が流れる。

主回路導体１→ホール索子３−増幅器５−ホールＣＴ電
源７−大地８−主回路導体１ 以上のように、浮遊静電容量を介していくつかのループ
で交流電流が流れるが、ホールＣＴの検出電圧の出力特
性に最も悪影響を与えるのは、次のループである。

主回路導体１−磁性体コア２→ホール素子３→ホールＣ
Ｔ電源７−大地８ この場合の等価回路は第８図のようになる。

ここで、磁性体コア２とホール素子３の２本の出力用リ
ード線４間の浮遊静電容ａＣ１，Ｃ２は、ホール素子３
の磁性体コア２のギヤツブ領域６に対する装着位置や、
出力用リード線４の長さ、およびホール素子３自身の特
性のバラツキなどによって差が発生する。

そのため、磁性体コア２の表面上のａ点とホール素子３
の表面上のｂ点との間に交流電圧Ｖ　が加わると、ｌ″
？−遊静電容量Ｃ１と０２の容量の差によって、出力リ
ード線４とｂ点間には、異なる電圧■　および■　が誘
起される結果、電流検出器本来の目的とする主回路電流
Ｉによって発生した磁界に比例した信号に（Ｖ２−Ｖｌ
）の交流電圧が重畳され、誤った信号である検出電圧を
出力することになる。

その結果、種々の不具合を生起することになる。

ここにおいて、本発明は、従来例の難点を克服し、ホー
ルＣＴ周辺に存在する浮遊静電容量の影響を除去し、被
検出電流に比例した検出電圧が得られるようにした電流
検出器を提供することを、その目的とする。

〔問題点を解決するための手段〕

本発明は、 被検出電流が流れる主回路導体から発生する磁界内に閉
磁路を形成する磁性体コアの切欠部に磁電変換素子を配
設するとともに、 磁性体コアと磁電変換素子へ給電する電源の基準電位端
部を同電位にする電流検出器であり、さらには、磁電変
換素子やその検出電圧を増幅する増幅器からなる回路の
一部を静電的にシールドする導電性シールド板を備え、 この導電性シールド板と磁性体コアと電源の基準電位端
部を同電位にする電流検出器である。

〔作　用〕

本発明は、 磁電変換素子の検出電圧の基堂となる磁電変換素子へ給
電する電源の基／！Ｐ電位端部と、磁性体コアを同電位
にするので、磁電変換素子の検出電圧の出力リード線と
磁性体コア間の浮遊静電容量がなくなり、検出電圧の誤
差を除去される。

さらに磁電変換素子やその増幅器などの一部を静電シー
ルドして、その他の浮遊静電容量を減少させて検出精度
を一段と向上させる。

〔実施例〕

本発明の一実施例における回路構成を表わすブロック図
を第１図に示す。

すべての図面において、同一符号は同一部材を表わす。

ホール素子３が装着される磁性体コア２を、増幅器５に
使用するホールＣＴ電源７の、基僧電位（ＧＮＤ）に接
続することによって、ホール索子３を介さずに、 主回路導体１−磁性体コア２−基学電位（ＧＮＤ）神大
地８ というループで交流電流を流し、ホール素子出力リード
線４に、ホール誘起電圧だけを出力されるようにしてい
る。

さらに、本発明の他の実施例として、検出電圧の出力特
性をさらに安定させるため、外部電界の影響を小さくす
る目的で、磁性体コア２．ホール素子３．リード線４．
増幅器５を導電性シールド板により包合し、かつこのシ
ールド板をホールＣＴ電源７の基準電位（Ｇ　Ｎ　Ｄ）
に接続する手段である。

以下に、これらの実施例を具体的に説明する。

第２図は、実施例の主要部の側断面図である。

第３図は、実施例の各部材の分解斜視図である。

第３図（Ｃ）にみられるように、プリント基板１０に電
源入力端子１０　、検出電圧出力端子１０ｂ、基弗電圧
（ＧＮＤ）接続端子１０ｏ・１０ｄ、増幅器などを一体
装備しており、導電性薄板（例えば銅板）で成形したシ
ールド板１１゜ケース１２．充填樹脂１３．カバー１４
．磁性体コア２も装着する。

第４図は、磁性体コア２と基準電位（ＧＮＤ）との電気
的結合部を示す詳細図で、（ａ）は側面図、（ｂ）は要
部の拡大図である。

すなわち、磁性体コア２の切欠部（ギャップ領域６）に
導電性スペーサ１５を圧接保持させ、一方、導電性スペ
ーサ１５はプリント基板１０のＧＮＤ露出部１０　に半
田付けなどで固着する。

なお、導電性スペーサ１５を磁性体コア２に圧接保持さ
せるには、切欠部寸法ｇより導電性スペーサ１５の板厚
寸法りを、Ｌ＞ｊ）な関係にして導電性スペーサ１５を
磁性体コア２の切欠部へ加圧挿入することにより、容易
に実施できる。

実施例の組立手順のＷ１要は以下のとおりである。

■　プリント基板１０　に導電性スペーサ１５を半田付
けなどで固着した後、磁性体コア２の切欠部に導電性ス
ペーサ１５を圧入する。また、切欠部（ギャップ領域６
）にはホール素子３を固定（固定方法は省略）する〔第
４図〕。

■　磁性体コア２とプリント基板１０にシールド板１１
を包含的に装着する。なお、このときシールド板］１の
下端部１］　は、装着後直角に折り曲げる〔第３図〕。

■　シールド板１１とプリント基板１０のシ準電位（Ｇ
ＮＤ）の露出部１０ｄを半田付けなどで電気的に結合す
る。

この部分の分解斜視図を第５図に示す。

■　第５図までの成形を終った部材をケース１２に挿入
する。

■　充填樹脂１３を注入する〔第２図〕。

■　樹脂注入完了後直ちにカバー１４を装着する。

■　樹脂乾燥後に各種の特性試験を行なう。

このように実施例は前述のとおり構成されているので、
主回路導体１に交流電圧が加わると、浮遊静電容訃によ
り、磁性体コア２に電圧が誘起されるが、磁性体コア２
には増幅器５を含む回路の基準電位（ＧＮＤ）に短絡さ
れているため、磁性体コア２は常にＧＮＤ電位に保たれ
ている。

一方、ホールＣＴ用電源はＧＮＤ　（露出部１０．１０
．）を基準とした電源７より供給されているので、ＧＮ
Ｄから一定の電位となる。よって、磁性体コア２とホー
ル素子３は常に同電位に保たれ、ホール素子３の出力リ
ード線４および検出電圧出力端子１０．には、交流電圧
は誘起しない。

また、第５図に表わすように、ホール素子３や増幅器５
の回路などをシールド板１１により包合し、かつシール
ド板１１をＧＮＤに接続しているため、外部電界による
誘起電圧の影響を除去できる。

以１−の結果、急激な電圧変動のある回路や、高周波回
路の電流を高精度で検出できる。

また、誤った出力（検出電圧）による種々の制御上の不
具合をなくすことかできる。

しかして本発明の別の実施例として次の手段がち゛えら
れる。

（１）　先の実施例は１柑検出形を示したが、２ｔ（１
形、３相形においても本発明手段による実施か可能であ
ることは明白である。

（２）　磁性体コア２は長方形に限らず丸形その地異形
コアでもよい。

（３）　基準電位（ＧＮＤ）と磁性体コア２およびシー
ルド板１１との接続方法はワイヤーで接続するなど電気
的に結合すればよい。

〔発明の効果〕

かくして本発明によれば、 インバータなどの運転中に誤動作によりマシンが停止す
ることがなくなり、 高精度の交流電流制御が必要の電流検出器として最適で
あり、 外形寸法は実用上大きくならず、またコスト的にも大幅
なアップがないのでコストバーフォマンスの高い電流検
出器が得られ、 検出電圧の信頼性が著しく向上し、被検出電流を高精度
で検出されることから、この検出電圧によるあらゆる電
流制御に理想的な電流検出器といえる。

【図面の簡単な説明】

第１図は本発明の一実施例の回路構成を示すブロック図
、第２図は側断面図、第３図は構成部材の斜視図、第４
図は磁性体コア切欠部へ圧入する導電スペーサの側面図
、第５図はケースに挿入し樹脂を注入する前の形成され
た電流検出器の斜視図、第６図ないし第８図は従来例の
説明図である。 １・・・主回路導体、２・・・磁性体コア、３・・・ホ
ール素子、４・・・リード線、５・・・増幅器、６・・
・ギャップ領域（２の切欠部）、７・・・電源（ホール
ＣＴ電源）、８・・・大地、９・・・磁性体コア２より
基準電位（ＧＮＤ）への接続リード線、１０・・・プリ
ント基板、１０　・・・電源入力端子、１０ｂ・・・険
出電圧出力端子、１０，１０．・・・ＧＮＤ露出部、１
１・・・シールド板、１２・・・ケース、１３・・・充
填樹脂、１４・・・カバー、１５・・・導電スペーサ、
１６・・・電気的結合部、１７・・・抵抗、ｃｏ−０６
・・・浮遊静電容出願人代理人　　佐　　藤　　−雄 嘉１図 （ａ） （ｂ） 第４図 第５図 第７図

Claims (1)

1. 【特許請求の範囲】 １、被検出電流が流れる主回路導体から発生する磁界内
   に閉磁路を形成する磁性体コアの切欠部に磁電変換素子
   を配設するとともに、 磁性体コアと磁電変換素子へ給電する電源の基準電位端
   部を同電位にする ことを特徴とする電流検出器。 ２、被検出電流が流れる主回路導体から発生する磁界内
   に閉磁路を形成する磁性体コアの切欠部に磁電変換素子
   を配設するとともに、 磁電変換素子やその検出電圧を増幅する増幅器からなる
   回路の一部を静電的にシールドする導電性シールド板を
   備え、 磁性体コアと、導電性シールド板と、電源の基準電位端
   部を同電位にする ことを特徴とする電流検出器。