JP2009008548A - プリント回路基板および電子機器 - Google Patents

Abstract

【課題】抵抗素子の両端の電圧を精度良く測定することが可能なプリント回路基板を実現する。
【解決手段】電圧検出用パッド５’は、パッド４’と電気的に分離された状態でパッド４’に隣接するようにプリント配線基板１’上に配設されており、電圧検出用信号線パターン６’に接続されている。電圧検出用パッド８’も、パッド９’と電気的に分離された状態でパッド９’に隣接するようにプリント配線基板１’上に配設されており、電圧検出用信号線パターン７’に接続されている。抵抗チップ１０’の一方の電極端子は、パッド４’と電圧検出用パッド５’の双方に対向するように配置され、他方の電極端子は、パッド９’と電圧検出用パッド８’の双方に対向するように配置される。
【選択図】 図２

Description

本発明は、抵抗素子が実装されたプリント回路基板およびこのプリント回路基板を用いた電子機器に関する。

近年、プリント回路基板上の抵抗素子の抵抗値を検測するための様々な技術が開発されている。

例えば、特許文献１には、抵抗器の検測技術の例が示されている。この検測技術は、基板面にパターン形成で設けられた複数（マトリクス状）の抵抗器それぞれの抵抗値を効率よく検測するためもの（マトリクスキーボードなどの用途）である。

ところで、近年では、パーソナルコンピュータのような電子機器においては、その動作の高速化等に伴って、電源の低電圧化および大電流化が進められている。通常、このような電子機器においては、電源回路から負荷に供給される電源電流の値を検出するために、電源回路から導出される電源信号線に電流検出用抵抗素子を挿入し、その電流検出用抵抗素子の両端の電圧を検出器で検出するという構成が採用されている。
特開２００６−２２８８５３号公報

しかし、最近では、上述した電源の低電圧化および大電流化に伴い、電流検出用抵抗素子による電力ロスの低減と電圧ドロップの低減とを図るために、電流検出用抵抗素子の抵抗値を小さくする必要が出てきた。この場合、電流検出用抵抗素子の両端の電圧の測定結果は、例えば、配線抵抗、半田抵抗といった周囲の誤差要因に影響を受けやすくなり、電流検出用抵抗素子の両端の電圧を精度良く測定することが困難となる。

よって、抵抗素子の抵抗値が小さい場合でも、周囲の誤差要因の影響を低減して、抵抗素子の両端の電圧を精度良く測定するための新たな技術の実現が必要である。

本発明は上述の事情を考慮してなされたものであり、抵抗素子の両端の電圧を精度良く測定することが可能なプリント回路基板および電子機器を提供することを目的とする。

上述の課題を解決するため、本発明のプリント回路基板は、プリント配線基板上に配設され、前記プリント配線基板上の第１の信号線パターンに接続された第１のパッドと、前記第１のパッドと電気的に分離された状態で前記第１のパッドに隣接して前記プリント配線基板上に配設され、前記プリント配線基板上の第１の電圧検出用信号線パターンに接続された第１の電圧検出用パッドと、前記プリント配線基板上に配設され、前記プリント配線基板上の第２の信号線パターンに接続された第２のパッドと、前記第２のパッドと電気的に分離された状態で前記第２のパッドに隣接して前記プリント配線基板上に配設され、前記プリント配線基板上の第２の電圧検出用信号線パターンに接続された第２の電圧検出用パッドと、第１の電極端子と第２の電極端子とを有し、前記第１の電極端子が前記第１のパッドおよび前記第１の電圧検出用パッドの双方に対向するように前記第１のパッドおよび前記第１の電圧検出用パッド上に半田を介して搭載され、前記第２の電極端子が前記第２のパッドおよび前記第２の電圧検出用パッドの双方に対向するように前記第２のパッドおよび前記第２の電圧検出用パッド上に半田を介して搭載された抵抗素子と、前記プリント配線基板上に設けられ、前記第１の電圧検出用信号線パターンおよび前記第２の電圧検出用信号線パターンそれぞれの電位を比較することによって、前記抵抗素子の両端の電圧を検出する検出回路とを具備することを特徴とする。

本発明によれば、抵抗素子の両端の電圧を精度良く測定することが可能となる。

以下、図面を参照して本発明の実施形態を説明する。

図１（ａ）には、本発明の一実施形態の係るプリント回路基板に適用される電流測定回路の等価回路の例が示されている。この電流測定回路は、電源回路から出力される電源電流の値を抵抗素子の両端の電圧値を検出することによって測定するものである。

図１（ｂ）は一般的な電流測定回路の等価回路の例を示している。図１（ｂ）に示されているように、電流測定回路では、電源回路側に接続される電源信号線（電源信号High）２と負荷側に接続される電源信号線（電源信号Low）３との間に抵抗素子１０が挿入されており、その抵抗素子１０を流れる電流量により抵抗素子１０の両端に電圧差が生じる。抵抗素子１０の両端の電圧は電圧検出用信号線（信号High）６と電圧検出用信号線（信号Low）７で引き出され、電圧検出用信号線（信号High）６と電圧検出用信号線（信号Low）７それぞれの電位がオペアンプ１５を用いて比較及び増幅され、抵抗素子１０の両端の電圧が検出される。そして、オペアンプ１５による検出結果はマイコン等に送られる。

しかし、抵抗素子１０の抵抗値は例えば数ｍΩと小さな値であるので、抵抗素子１０の両端そのものの電位ができるだけ電圧検出用信号線（信号High）６および電圧検出用信号線（信号Low）７上に現れるようにすることが必要である。このような対策を施さなければ、例えば、電源信号線（電源信号High）２，電源信号線（電源信号Low）３の配線抵抗、プリント回路基板上に抵抗素子１０を実装するためのパッドの抵抗、抵抗素子１０とパッドとを接続する半田抵抗、等により誤差が生じ、誤った検出値が得られてしまう可能性がある。

そこで、本実施形態では、図１（ａ）に示されているように、抵抗素子１０を４端子化する。これら４つの端子は、電源信号線（電源信号High）２に接続される端子（抵抗端子High）４、電圧検出用信号線（信号High）６に接続される端子（電圧検出端子High）５、電源信号線（電源信号Low）３に接続される端子（抵抗端子Low）９、および電圧検出用信号線（信号Low）７に接続される端子（電圧検出端子Low）８から構成される。

図１（ａ）においては、端子（抵抗端子High）４と端子（電圧検出端子High）５は抵抗素子１０をプリント回路基板上に実装した場合には実質的に同信号として扱われることを意味する様に、その間を点線で接続している。同様に、端子（抵抗端子Low）９と端子（電圧検出端子Low）８も抵抗素子１０をプリント回路基板上に実装した場合には実質的に同信号として扱われることを意味する様に、その間を点線で接続している。

次に、図２、図３を参照して、本実施形態のプリント回路基板の構成を説明する。

図２は、プリント回路基板を上から見た平面図であり、図１の回路図表記部分を切り出して示している。また、図３は、プリント回路基板の断面図であり、図２の点線部に沿った断面構造を示している。

図１の回路図の電源信号線（電源信号High）２を図２ではプリント配線基板１’上に配設された信号線パターン（パターンHigh）２’、図１の回路図の電源信号線（電源信号Low）３を図２ではプリント配線基板１’上に配設された信号線パターン（パターンLow）３’、図１の回路図の抵抗端子４を図２ではプリント配線基板１’上に配設されたパッド（パッドHigh）４’、図１の回路図の電圧検出端子High５を図２ではプリント配線基板１’上に配設された電圧検出用パッド（電圧検出パッドHigh）５’、図１の回路図の電圧検出用信号線（信号High）６を図２ではプリント配線基板１’上に配設された電圧検出用信号線パターン（電圧パターンHigh）６’、図１の回路図の電圧検出用信号線（信号Low）７を図２ではプリント配線基板１’上に配設された電圧検出用信号線パターン（電圧パターンLow）７’、図１の回路図の電圧検出端子Low８を図２ではプリント配線基板１’上に配設された電圧検出用パッド（電圧検出パッドLow）８’、図１の回路図の抵抗端子Low９を図２ではプリント配線基板１’上に配設されたパッド（パッドLow）９’としている。

パッド（パッドHigh）４’は信号線パターン（パターンHigh）２’に接続され、またパッド（パッドLow）９’は信号線パターン（パターンLow）３’に接続されている。

電圧検出用パッド（電圧検出パッドHigh）５’は、パッド（パッドHigh）４’と電気的に分離された状態でパッド（パッドHigh）４’に隣接するようにプリント配線基板１’上に配設されており、電圧検出用信号線パターン（電圧パターンHigh）６’に接続されている。また、電圧検出用パッド（電圧検出パッドLow）８’は、パッド（パッドLow）９’と電気的に分離された状態でパッド（パッドLow）９’に隣接するようにプリント配線基板１’上に配設されており、電圧検出用信号線パターン（電圧パターンLow）７’に接続されている。

すなわち、パッド（パッドHigh）４’およびパッド（パッドLow）９’はそれぞれ矩形形状を有しており、且つパッド（パッドHigh）４’およびパッド（パッドLow）９’は所定距離だけ離間して互いに対向して配置されている。パッド（パッドHigh）４’においては、パッド（パッドLow）９’に対向する側の一辺（パッド４’の右辺）に切り欠きが設けられており、この切り欠き内に上述の電圧検出用パッド（電圧検出パッドHigh）５’が配置されている。同様に、パッド（パッドLow）９’においては、パッド（パッドHigh）４’に対向する側の一辺（パッド９’の左辺）に切り欠きが設けられており、この切り欠き内に上述の電圧検出用パッド（電圧検出パッドLow）８’が配置されている。

信号線パターン（パターンHigh）２’、信号線パターン（パターンLow）３’、電圧検出用信号線パターン（電圧パターンHigh）６’、電圧検出用信号線パターン（電圧パターンLow）７’はそれぞれ導体であるが、プリント配線基板１’上においては、それら導体の表面にレジストなどの絶縁膜が施されている。

パッド（パッドHigh）４’、電圧検出用パッド（電圧検出パッドHigh）５’、電圧検出用パッド（電圧検出パッドLow）８’、パッド（パッドLow）９’はそれぞれ導体であり、半田が塗布し易いように平板状の表面を有している。

パッド（パッドHigh）４’を構成する導体の右辺にはプリント配線板製造に可能なクリアランス値で溝が設けられており、この溝により、当該導体が、パッド（パッドHigh）４’と電圧検出用パッド（電圧検出パッドHigh）５’とに区分されると共に、パッド（パッドHigh）４’の右辺に切り欠きが形成され、且つこの切り欠き内に電圧検出用パッド（電圧検出パッドHigh）５’が配置されるという構造が得られる。

同様に、パッド（パッドLow）９’を構成する導体の左辺にもプリント配線板製造に可能なクリアランス値で溝が設けられており、この溝により、当該導体が、パッド（パッドLow）９’と電圧検出用パッド（電圧検出パッドLow）８’とに区分されると共に、パッド（パッドLow）９’の左辺に切り欠きが形成され、且つこの切り欠き内に電圧検出用パッド（電圧検出パッドLow）８’が配置されるという構造が得られる。

抵抗素子１０としては、例えば、平板形状の表面実装型抵抗素子である抵抗チップ１０’が用いられる。抵抗チップ１０’の一方の電極端子は、パッド（パッドHigh）４’と電圧検出用パッド（電圧検出パッドHigh）５’の双方に対向するように配置されており、パッド（パッドHigh）４’および電圧検出用パッド（電圧検出パッドHigh）５’上に半田を介して搭載される。抵抗チップ１０’の他方の電極端子は、パッド（パッドLow）９’と電圧検出用パッド（電圧検出パッドLow）８’の双方に対向するように配置されており、パッド（パッドLow）９’および電圧検出用パッド（電圧検出パッドLow）８’上に半田を介して搭載される。

電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’それぞれの位置は、たとえ抵抗チップ１０の実装時に当該抵抗チップ１０の位置ズレが生じた場合であっても電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’が抵抗チップ１０の電極端子から外れることがないように、規定することが好ましい。上述のように、電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’を、パッド（パッドHigh）４’の切り欠き内およびパッド（パッドLow）９’の切り欠き内にそれぞれ配置することにより、電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’をパッド（パッドHigh）４’およびパッド（パッドLow）９’にそれぞれ隣接して形成することが可能となり、これにより、抵抗チップ１０の位置ズレが多少発生しても、電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’をそれぞれ抵抗チップ１０の電極端子下に位置させることができる。

パッド（パッドHigh）４’およびパッド（パッドLow）９’のそれぞれの幅は大電流を効率よく流せるようにするために比較的大きく設定されているが、電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’はそのような必要はないため、電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’それぞれの大きさは、パッド（パッドHigh）４’およびパッド（パッドLow）９’よりも小さくて良く、例えば、クリーム半田粒子より大きく、且つプリント配線基板１’の製造でパターンエッジング可能なパターン幅程度のものでよい。

図３は、図２の点線部の断面構造を示している。

図３に示されているように、抵抗チップ１０の一方の電極端子１１’はパッド（パッドHigh）４’および電圧検出用パッド（電圧検出パッドHigh）５’上に半田１３’を介して設けられている。また、抵抗チップ１０の他方の電極端子１２’はパッド（パッドLow）９’および電圧検出用パッド（電圧検出パッドLow）８’上に半田１４’を介して設けられている。

本プリント回路基板の製造工程においては、パッド（パッドHigh）４’と電圧検出用パッド（電圧検出パッドHigh）５’との間にはプリント配線板製造に可能なクリアランス値で溝が設けられているため、パッド（パッドHigh）４’、電圧検出用パッド（電圧検出パッドHigh）５’の双方に跨ってクリーム半田を印刷するためのメタルマスク開口を用いてクリーム半田を印刷する。同様に、パッド（パッドLow）９’と電圧検出用パッド（電圧検出パッドLow）８’との間にもプリント配線板製造に可能なクリアランス値で溝が設けられているため、パッド（パッドLow）９’と電圧検出用パッド（電圧検出パッドLow）８’の双方に跨ってクリーム半田を印刷するためのメタルマスク開口を用いてクリーム半田を印刷する。

クリーム半田を印刷した後は、抵抗チップ１０’の電極端子１１’をパッド（パッドHigh）４’および電圧検出用パッド（電圧検出パッドHigh）５’上に、抵抗チップ１０’の電極端子１２’をパッド（パッドLow）９’および電圧検出用パッド（電圧検出パッドLow）８’上に乗せ、半田溶解する熱を加える。大電流を流すパッド（パッドHigh）４’およびパッド（パッドLow）９’はそれぞれ抵抗チップ１０’の電極端子１１’および電極端子１２’に半田接続され、また微細な電圧差を検出するための電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’も、それぞれ抵抗チップ１０’の電極端子１１’および電極端子１２’に半田接続される。なお、図２においては、パッド（パッドHigh）４’と電圧検出用パッド（電圧検出パッドHigh）５’との間の溝上には半田が図示されていないが、この溝上にも半田が存在してもよいことはもちろんである。パッド（パッドLow）９’と電圧検出用パッド（電圧検出パッドLow）８’との間の溝についても同様である。

以上の構造により、図１（ａ）で示した点線部の４と５および９と８がそれぞれ半田を介して接続される。パッド（パッドHigh）４’、パッド（パッドLow）９’の抵抗等に影響を受けることなく、抵抗素子１０（抵抗チップ１０’）の両端そのもの電位に出来るだけ近い電位を電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’を介して取り出すことが可能となる。よって、抵抗素子１０（抵抗チップ１０’）の抵抗値が小さくても、周囲の誤差要因（半田や、プリント配線板導体抵抗）を最小に抑えることができ、抵抗素子１０（抵抗チップ１０’）両端の電位差を精度良く検出することが可能となる。

なお、抵抗チップ１０’の各電極端子の表面上に絶縁材を塗布して、当該表面を、大電流が流れるパッドとの接続用の接続面と、微細電圧検出用の電圧検出用パッドとの接続用の接続面とに分ける構成を採用してもよく、このような構成の抵抗チップを図２のプリント配線基板に実装することでより精度の良い測定が可能となる。この場合の抵抗チップ１０’の構成例を図４に示す。

図４は、抵抗チップ１０’の実装面（底面）側から見た電極端子１１’，１２’の構成を示す平面図である。

電極端子１１’の表面（実装面）上には、当該表面を、パッド（パッドHigh）４’との接続用の第１の接続面部１１ａ’と電圧検出用パッド（電圧検出パッドHigh）５’との接続用の第２の接続面部１１ｂ’とに電気的に分離する絶縁層２１’が設けられている。

同様に、電極端子１２’の表面（実装面）上には、当該表面を、パッド（パッドLow）９’との接続用の第３の接続面部１２ａ’と電圧検出用パッド（電圧検出パッドLow）８’との接続用の第４の接続面部１２ｂ’とに電気的に分離する絶縁層２２’が設けられている。

図４の構造を有する抵抗チップ１０’を用いることにより、パッド（パッドHigh）４’および電圧検出用パッド（電圧検出パッドHigh）５’がそれぞれ独立した状態で電極端子１１’に接続され、またパッド（パッドLow）９’および電圧検出用パッド（電圧検出パッドLow）８’もそれぞれ独立した状態で電極端子１２’に接続されるので、周囲の誤差要因による影響をより低減でき、抵抗チップ１０’の両端そのものの電圧をより精度良く検出することが可能となる。

図５には、本実施形態のプリント回路基板を含む電子機器の構成例が示されている。

プリント配線基板１’は図２、図３で説明した構造を有しており、このプリント配線基板１’上には、電源回路３１、各種のＬＳＩ４１，４２…などが設けられている。電源回路３１の出力端子は、その電源回路３１から出力される電力を伝達するための電源信号線２（パターンHigh２’）を介して抵抗端子４（パッドHigh４’）に接続されている。また、抵抗端子９（パッドLow９’）は、電源信号線３（パターンLow３’）を介して、プリント配線基板１’上に設けられた負荷に接続されている。例えば、ＬＳＩ４１，４２、またはプリント配線基板１’上に設けられた他の電子部品等が、上述の負荷となる。オペアンプ１５は、信号High６（電圧パターンHigh６’）および信号Low７（電圧パターンLow７’）それぞれの電位を比較することによって、抵抗素子１０（抵抗チップ１０’）の両端の電圧を検出する。オペアンプ１５の出力は、負荷に流れる電流量の計測等に用いられ、例えば、プリント配線基板１’上に設けられたマイクロコンピュータ等に送られる。

以上のように、本実施形態によれば、抵抗素子１０（抵抗チップ１０’）の両端そのもの電位に出来るだけ近い電位を電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’を介して取り出すことができるため、抵抗素子１０（抵抗チップ１０’）の抵抗値が小さくても、周囲の誤差要因（半田や、プリント配線板導体抵抗）を最小に抑えた状態で、抵抗素子１０（抵抗チップ１０’）両端の電位差を精度良く検出することが可能となる。

なお、本実施形態では、電圧検出用パッド（電圧検出パッドHigh）５’および電圧検出用パッド（電圧検出パッドLow）８’をパッド（パッドHigh）４’の右辺に設けられた切り欠き内およびパッド（パッドLow）９’の左辺に設けられた切り欠き内にそれぞれ配置する構成を説明したが、例えば、電圧検出用パッド（電圧検出パッドHigh）５’をパッド（パッドHigh）４’の下辺に設けられた切り欠き内に配置し、同様に、電圧検出用パッド（電圧検出パッドLow）８’をパッド（パッドLow）９’の下辺に設けられた切り欠き内に配置してもよい。

また、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。

本発明の一実施形態に係るプリント回路基板に適用される電流測定回路の等価回路の例を示す回路図。 同実施形態のプリント回路基板の構造を示す平面図。 同実施形態のプリント回路基板の構造を示す断面図。 同実施形態のプリント回路基板で用いられる抵抗素子の電極構造の例を示す図。 同実施形態のプリント回路基板を用いて実現された電子機器の構成例を示す図。

符号の説明

１’…プリント配線基板、２…電源信号線（電源信号High）、２’…信号線パターン（パターンHigh）、３…電源信号線（電源信号Low）、３’…信号線パターン（パターンLow）、４…抵抗端子、４’…パッド（パッドHigh）、５…電圧検出端子High、５’…電圧検出用パッド（電圧検出パッドHigh）、６…電圧検出用信号線（信号High）、６’…電圧検出用信号線パターン（電圧パターンHigh）、７…電圧検出用信号線（信号Low）、７’…電圧検出用信号線パターン（電圧パターンLow）、８…電圧検出端子Low、８’…電圧検出用パッド（電圧検出パッドLow）、９…抵抗端子Low、９’…パッド（パッドLow）、１０…抵抗素子、１０’…抵抗チップ。

Claims (9)

1. プリント配線基板上に配設され、前記プリント配線基板上の第１の信号線パターンに接続された第１のパッドと、
   前記第１のパッドと電気的に分離された状態で前記第１のパッドに隣接して前記プリント配線基板上に配設され、前記プリント配線基板上の第１の電圧検出用信号線パターンに接続された第１の電圧検出用パッドと、
   前記プリント配線基板上に配設され、前記プリント配線基板上の第２の信号線パターンに接続された第２のパッドと、
   前記第２のパッドと電気的に分離された状態で前記第２のパッドに隣接して前記プリント配線基板上に配設され、前記プリント配線基板上の第２の電圧検出用信号線パターンに接続された第２の電圧検出用パッドと、
   第１の電極端子と第２の電極端子とを有し、前記第１の電極端子が前記第１のパッドおよび前記第１の電圧検出用パッドの双方に対向するように前記第１のパッドおよび前記第１の電圧検出用パッド上に半田を介して搭載され、前記第２の電極端子が前記第２のパッドおよび前記第２の電圧検出用パッドの双方に対向するように前記第２のパッドおよび前記第２の電圧検出用パッド上に半田を介して搭載された抵抗素子と、
   前記プリント配線基板上に設けられ、前記第１の電圧検出用信号線パターンおよび前記第２の電圧検出用信号線パターンそれぞれの電位を比較することによって、前記抵抗素子の両端の電圧を検出する検出回路とを具備することを特徴とするプリント回路基板。
2. 前記第１のパッドは矩形形状を有しており、その一辺には第１の切り欠きが設けられており、前記第１の電圧検出用パッドは前記第１の切り欠き内に配置され、
   前記第２のパッドは矩形形状を有しており、その一辺には第２の切り欠きが設けられており、前記第２の電圧検出用パッドは前記第２の切り欠き内に配置されていることを特徴とする請求項１記載のプリント回路基板。
3. 前記第１のパッドおよび前記第２のパッドは所定距離だけ離間して配置されており、前記第１の切り欠きが設けられた前記第１のパッドの前記一辺は前記第２のパッドに対向する辺であり、前記第２の切り欠きが設けられた前記第２のパッドの前記一辺は前記第１のパッドに対向する辺であることを特徴とする請求項２記載のプリント回路基板。
4. 前記第１の電極端子の表面上には当該表面を前記第１のパッドとの接続用の第１の接続面部と前記第１の電圧検出用パッドとの接続用の第２の接続面部とに電気的に分離する絶縁層が設けられており、
   前記第２の電極端子の表面上には当該表面を前記第１のパッドとの接続用の第３の接続面部と前記第２の電圧検出用パッドとの接続用の第４の接続面部とに電気的に分離する絶縁層が設けられていることを特徴とする請求項１乃至請求項３のいずれか１項に記載のプリント回路基板。
5. 前記第１の信号線パターンは電源回路に結合されており、前記第２の信号線パターンは負荷に結合されていることを特徴とする請求項１記載のプリント回路基板。
6. プリント配線基板と、
   前記プリント配線基板上に設けられた電源回路と、
   前記プリント配線基板上に配設され、前記電源回路から出力される電源を伝達するための第１の電源信号線パターンに接続された第１のパッドと、
   前記第１のパッドと電気的に分離された状態で前記第１のパッドに隣接して前記プリント配線基板上に配設され、前記プリント配線基板上の第１の電圧検出用信号線パターンに接続された第１の電圧検出用パッドと、
   前記プリント配線基板上に配設され、前記電源回路から出力される電源を前記プリント配線基板上に設けられた負荷に供給する第２の電源信号線パターンに接続された第２のパッドと、
   前記第２のパッドと電気的に分離された状態で前記第２のパッドに隣接して前記プリント配線基板上に配設され、前記プリント配線基板上の第２の電圧検出用信号線パターンに接続された第２の電圧検出用パッドと、
   第１の電極端子と第２の電極端子とを有し、前記第１の電極端子が前記第１のパッドおよび前記第１の電圧検出用パッドの双方に対向するように前記第１のパッドおよび前記第１の電圧検出用パッド上に半田を介して搭載され、前記第２の電極端子が前記第２のパッドおよび前記第２の電圧検出用パッドの双方に対向するように前記第２のパッドおよび前記第２の電圧検出用パッド上に半田を介して搭載された抵抗素子と、
   前記プリント配線基板上に設けられ、前記第１の電圧検出用信号線パターンおよび前記第２の電圧検出用信号線パターンそれぞれの電位を比較することによって、前記抵抗素子の両端の電圧を検出する検出回路とを具備することを特徴とする電子機器。
7. 前記第１のパッドは矩形形状を有しており、その一辺には第１の切り欠きが設けられており、前記第１の電圧検出用パッドは前記第１の切り欠き内に配置され、
   前記第２のパッドは矩形形状を有しており、その一辺には第２の切り欠きが設けられており、前記第２の電圧検出用パッドは前記第２の切り欠き内に配置されていることを特徴とする請求項６記載の電子機器。
8. 前記第１のパッドおよび前記第２のパッドは所定距離だけ離間して配置されており、前記第１の切り欠きが設けられた前記第１のパッドの前記一辺は前記第２のパッドに対向する辺であり、前記第２の切り欠きが設けられた前記第２のパッドの前記一辺は前記第１のパッドに対向する辺であることを特徴とする請求項７記載の電子機器。
9. 前記第１の電極端子の表面上には当該表面を前記第１のパッドとの接続用の第１の接続面部と前記第１の電圧検出用パッドとの接続用の第２の接続面部とに電気的に分離する絶縁層が設けられており、
   前記第２の電極端子の表面上には当該表面を前記第１のパッドとの接続用の第３の接続面部と前記第２の電圧検出用パッドとの接続用の第４の接続面部とに電気的に分離する絶縁層が設けられていることを特徴とする請求項６乃至請求項８のいずれか１項に記載の電子機器。

Images