JP6740864B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP6740864B2
JP6740864B2 JP2016216375A JP2016216375A JP6740864B2 JP 6740864 B2 JP6740864 B2 JP 6740864B2 JP 2016216375 A JP2016216375 A JP 2016216375A JP 2016216375 A JP2016216375 A JP 2016216375A JP 6740864 B2 JP6740864 B2 JP 6740864B2
Authority
JP
Japan
Prior art keywords
package
leads
lead
electronic component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016216375A
Other languages
English (en)
Other versions
JP2018074108A (ja
Inventor
憲右 三林
憲右 三林
範章 藤田
範章 藤田
昭文 緒方
昭文 緒方
敏郎 永島
敏郎 永島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Aisin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Aisin Corp filed Critical Aisin Seiki Co Ltd
Priority to JP2016216375A priority Critical patent/JP6740864B2/ja
Publication of JP2018074108A publication Critical patent/JP2018074108A/ja
Application granted granted Critical
Publication of JP6740864B2 publication Critical patent/JP6740864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、基板に実装される電子部品に関する。
従来、基板(例えばプラスチック基板等)に実装される電子部品の一つとして、モールド部からリードが延出して設けられたリード付き電子部品(以下「リード部品」とする)が利用されてきた。この種のリード部品を基板へ実装する際には、リードを所期の形状にフォーミングした後、基板に装着して半田付け工程において溶着することにより行われる(例えば特許文献1−3)。
特許文献1に記載の電流センサは、被測定電流が流れる導体を囲むように配置されたギャップを有する環状磁性体コアと、ギャップ内に配置されたリード端子を有する磁電変換素子と、磁電変換素子の駆動回路等が実装される基板とを備えて構成される。磁電変換素子は、リード端子を略直角に折り曲げて素子支持部が形成され、この素子支持部のうち、少なくとも一箇所以上の素子支持部の先端部を更に基板側へ略直角に折り曲げて形成した位置決め用曲げ部を、基板に設けた実装用リード端子挿入孔に挿入して実装される。
特許文献2に記載の電流検出装置は、電流の流れに応じて周囲に磁束を発生させる導体の付近に配置される基板と、所定ピッチで配列された複数のリードを有する磁気検出素子とを備えて構成される。磁気検出素子は、リードの先端側が基板のリード穴に挿入可能となるように折り曲げられ、基板に実装される。
特許文献3に記載の電流センサは、電流が印加されるバスバーおよび当該バスバーの周囲に配置されたコアを保持するハウジングと、ハウジングに対向配置した状態で当該ハウジングに固定される回路基板と、電流を検出するための検出素子とを備えて構成される。検出素子は、ハウジングに保持される素子本体および回路基板の貫通孔に固定される複数の接続端子を有し、この接続端子を回路基板の両面のうちハウジングに対向する面に挿通して実装される。
特開2013−24851号公報 特開2016−31304号公報 特開2014−139556号公報
上記特許文献1−3に記載の技術は、リードフォーミングを行う際、リードの曲げ部が多く、複数の工程を経て形成する必要がある。このため、製造コストのコストップの要因となる。
そこで、製造コストのコストアップを抑制することが可能な電子部品が求められる。
本発明に係る電子部品の特徴構成は、素子が封入された第1パッケージと、前記第1パッケージと離間して設けられる第2パッケージと、前記第1パッケージ内において前記素子と電気的に接続され、前記第1パッケージから前記第2パッケージまで延出するリードと、を備え、前記リードは、基板に形成されたランドと半田付けが行われる電極部を有する点にある。
このような特徴構成とすれば、第1パッケージと第2パッケージとを電気的に接続するリードに電極部が設けられているので、リードを基板の表面に沿わせることにより電子部品を面実装工程によって基板に実装することができる。また、このような実装によれば、電子部品のリードをフォーミングする必要がないので、製造コストのコストアップを抑制することが可能となる。
また、前記リードは互いに平行に複数備えられ、前記複数のリードにおける前記リードの並列方向の両外側のリードは、平面視において前記並列方向の外側のみ前記ランドが前記両外側のリードから突出するように配置されると好適である。
このような構成とすれば、リードの間隔で絶縁距離を確保することができるので、互いに隣接するリード同士の短絡を防止でき、また、例えばマイグレーションが生じた場合でも互い隣接するリード同士を短絡し難くすることができる。
また、前記複数のリードは、使用されていない未使用リードを含む少なくとも4本からなり、前記未使用リードは、前記両外側のリード以外の中央部のリードに構成され、前記未使用リードの前記電極部は、隣接する中央部の他のリードと半田で接続されると好適である。
このような構成とすれば、中央部のリードにおける半田の固着強度を高めることが可能となる。したがって、電子部品の信頼性を向上することが可能となる。
また、前記リードは、前記第1パッケージと前記第2パッケージとの間において屈曲された屈曲部を有し、前記電極部は、前記屈曲部に設けられていると好適である。
このような構成とすれば、屈曲部を介して基板に対する電子部品の位置決め精度を向上することが可能となる。
また、前記屈曲部に設けられる電極部は、前記基板に形成された溝部に挿通された状態で半田付けが行われると好適である。
このような構成とすれば、基板に対するリードの位置決めを精度良く行うことができる。したがって、電子部品の位置決め精度を向上することが可能となる。
第1の実施形態に係る電子部品の斜視図である。 第1の実施形態に係る電子部品の側方断面図である。 第1の実施形態に係る電子部品の部分拡大図である。 第1の実施形態に係る電子部品の平面図である。 第1の実施形態に係る電子部品のリードを延出方向に沿って見た図である。 第2の実施形態に係る電子部品の斜視図である。 第2の実施形態に係る電子部品の側方断面図である。
1.第1の実施形態
本発明に係る電子部品は、基板に対して立設した状態で安価に実装することができるように構成される。以下、本実施形態の電子部品1について説明する。なお、以下では電子部品1の例としてホールICを挙げて説明する。
ホールICは、導体2に流れる被測定電流を検出するように構成されている。ここで、導体2に電流が流れる場合には、当該電流の大きさに応じて導体2を軸心として磁界が発生し、当該磁界により磁束が発生する。このような磁束の磁束密度をホールICに内包されるホール素子が検出し、ホールICはホール素子により検出された磁束密度に基づいて導体2に流れる電流(電流値)を検出する。
図1には電子部品1の斜視図が示される。理解を容易にするために、被測定電流が流れる導体2が延出する方向を方向Aとし、この方向Aに直交する方向を夫々方向B及び方向Cとする。
ここで、導体2は環状のコア3の溝部12を貫通するように設けられる。本実施形態では、導体2は三相回転電機と、当該三相回転電機の回転を制御するインバータとを電気的に接続するバスバーが相当する。三相回転電機の場合にはバスバーは3本設けられる。この場合、電子部品1はこれら3本の導体2の夫々に設けられる。ただし、図1ではバスバーの1本のみが示される。
コア3は、環状の一部に開口部分11を有し、溝部12が形成された磁性体から構成される。コア3の溝部12には導体2が挿通される。これにより、導体2の周囲に生じる磁束をコア3で集磁し易くなる。
電子部品1は、第1パッケージ21、第2パッケージ22、リード23を有する。第1パッケージ21には素子35が封入される。素子35とは、本実施形態では、導体2を流れる電流に応じて導体2の周囲に生じる磁束の磁束密度を検出するホール素子が相当する。ホール素子は、溝部12の開口部分11に生じる磁束の磁束密度を検出する。第1パッケージ21は、このようなホール素子を内包した状態で樹脂を用いて成形される。第1パッケージ21は、このホール素子の検出面が溝部12の開口部分11に生じる磁束と直交するように配置される。
リード23は、第1パッケージ21内において素子35と電気的に接続され、第1パッケージ21の外部において屈曲された屈曲部60を有する。上述したように、第1パッケージ21内には、素子35(本実施形態ではホール素子)が封入されている。リード23は導体で形成され、素子35の端子と電気的に接続される。本実施形態では、ホール素子は電源端子、基準電圧端子、出力端子の3つの端子を備えている。図1の例では、4本のリード23のうち3本はこれら3つの端子と電気的に接続され、残りの1本はこれらの3つの端子とは電気的に接続されない未接続端子(所謂、NC端子)に接続されている。これら4本のリード23は素子35と共に樹脂を用いて成形される。
また、リード23は、第1パッケージ21から延出し(図1の例では方向Cに沿って延出)、当該第1パッケージ21の外側において、第1パッケージ21から延出する方向に対して所定の角度を有するように屈曲される(図1の例では方向Bに沿うように屈曲される)。本実施形態では、リード23は4本備えられるが、全て同じ方向に屈曲される。
第2パッケージ22は、リード23の両端のうち、第1パッケージ21が接続された一端側とは異なる他端側に設けられる。上述したように、本実施形態では第1パッケージ21はコア3の開口部分11に配置される。第2パッケージ22は、第1パッケージ21とは別体で樹脂を用いて成形され、第1パッケージ21と離間してコア3の溝部12よりも外側に設けられる。したがって、第2パッケージ22は第1パッケージ21から第2パッケージ22まで延出するリード23により支持され、上述した屈曲部60は、第1パッケージ21と第2パッケージ22との間においてリード23を屈曲して設けられる。
第1パッケージ21及び第2パッケージ22は、基板24に実装される。この基板24は第1孔41及び第2孔42を有する。第1孔41は、リード23のうち屈曲部60よりも第1パッケージ21側の第1パッケージ側部51と第1パッケージ21とが挿通される。第1パッケージ側部51とは、第1パッケージ21と第2パッケージ22とを接続するリード23のうち、第1パッケージ21と屈曲部60との間の部分をいう。第1孔41は、このような第1パッケージ側部51と共に、第1パッケージ21が挿通されることから、第1孔41は、少なくとも第1パッケージ21が通り抜けることが可能なサイズで基板24を厚さ方向(図1の例では方向Cが相当)に貫通して形成される。
第2孔42は、第2パッケージ22の少なくとも一部が挿入される。本実施形態では、第2パッケージ22には、第1パッケージ21から延出し、屈曲部60で屈曲されたリード23の一部が埋設される。第2パッケージ22は、第2パッケージ22が有する面のうち、基板24に実装する際に基板24側を向く面(底面)からリード23が設けられた位置まで第2孔42に埋設された状態で配置される(図2参照)。
この時、第2パッケージ22が第2孔42に圧入固定されるように、第2孔42のサイズを第2パッケージ22と同程度のサイズに設定すると好適である。これにより、基板24に対する電子部品1の位置決めを正確に行うことが可能となる。
ここで、図2には電子部品1の側方断面図が示される。図2に示されるように、本実施形態では、リード23は、第1パッケージ側部51が第1孔41の内周面に当接して設けられる。更に、図3に示されるように第1孔41は内周面にリード23の挿入方向に沿って形成された溝部43を有し、第1パッケージ側部51が溝部43に挿通された状態で半田付けが行われると好適である。このように構成することで、基板24に対する電子部品1の位置決め精度をより高めることが可能となる。
図4には、リード23の上面視が示される。リード23は、基板24に形成されたランド25と半田付けが行われる電極部38を有する。ランド25とは、基板24において電子部品1と電気的に接続するために設けられた導体が露出した部分である。電子部品1の素子35と電気的に接続されたリード23の電極部38は、このようなランド25と電気的に接続される。
図4に示されるように、リード23は互いに平行に複数備えられる。本実施形態では、リード23は4本備えられる。このうち、1本は使用されていない未使用リードを含む。「使用されていない未使用リード」とは、上述した電気的に接続されない未接続端子(所謂、NC端子)に相当する。
これら複数(4本)のリード23におけるリード23の並列方向の両外側のリード23は、平面視において並列方向の外側のみランド25が両外側のリード23から突出するように配置される。「リード23の並列方向」とは、互いに平行な複数(4本)のリード23が並べられた列に沿った方向であり、複数(4本)のリード23が延出する方向に対して直交する方向をいう。図4の例では、リード23の並列方向は方向Aが相当する。したがって、「並列方向の両外側のリード23」とは、リード23のうち、リード23A、及びリード23Dが相当する。図4に示されるように、基板24を平面に見た場合、リード23A及びリード23Dの半田付けに利用される基板24のランド25は、リード23A及びリード23Dの夫々において並列方向の外側にのみ突出するように設けられ、並列方向の内側にあってはリード23A及びリード23Dから突出しない状態で設けられる。
したがって、リード23A及びリード23Dの夫々と、ランド25とを半田付けした場合、図4におけるV−V線の断面図として図5に示したように、リード23A及びリード23Dの夫々において並列方向の外側のみフィレット45が形成される。なお、図5ではランド25とリード23の底面との間において半田を示していないが、介在していても良い。
ここで、複数(4本)のリード23のうち、一本は未使用リードであり、未使用リードは両外側のリード以外の中央部のリードに構成される。両外側のリード23とは、本実施形態ではリード23A及びリード23Dである。このため、未使用リードは、リード23B又はリード23Cが相当する。以下では、リード23Cが未使用リードであるとして説明する。
未使用リード(リード23C)の電極部38は、隣接する中央部の他のリード23Bと半田で接続される。ここで、リード23Bの接続に用いられるランド25は、図4に示されるように、平面視においてリード23A側には突出しないで設けられ、リード23Cの接続に用いられるランド25は、リード23D側には突出しないで設けられる。すなわち、リード23Aとリード23Bとの間、及びリード23Cとリード23Dとの間の夫々には、ランド25が突出しないように設けられる。一方、リード23Cとリード23Bとは、半田ブリッジ44により互いに半田で電気的に接続される。この場合、リード23Cとリード23Bとの間において、半田ブリッジ44が形成され易くするために、リード23Cとリード23Bとの間にランド25を形成すると好適である(図5参照)。
ここで、上述したように、リード23には屈曲部60が設けられるが、屈曲部60を電極部38とすることも可能である。この場合、屈曲部60が第1孔41の内周面に当接して設けられ、当該当接している部分において基板24に形成されたランドと半田付けを行うと良い。更に、第1孔41の内周面にリード23の挿入方向に沿って形成された溝部43を設ける場合には、屈曲部60が溝部43に挿通された状態で基板24に形成されたランドと半田付けを行うことも可能である。
2.第2の実施形態
上記第1の実施形態に係る電子部品1は、リード23が屈曲部60を有し、図2に示されるように側面視がL字状に構成されるものとして説明した。第2の実施形態に係る電子部品1は、リード23が複数の屈曲部60を有する点で上記第1の実施形態の電子部品1と異なる。以下、第1の実施形態と異なる部分を中心に第2の実施形態について説明する。
図6には本実施形態の電子部品1の斜視図が示される。また、図7には本実施形態の電子部品1を側方断面図が示される。図6に示されるように、本実施形態でも、電子部品1は、第1パッケージ21、第2パッケージ22、リード23を有する。第1パッケージ21には素子35が封入され、第1パッケージ21及び第1パッケージ側部51が、基板24の第1孔41に挿通される。
ここで、屈曲部60を第1屈曲部61とすると、本実施形態では、リード23は、第1屈曲部61と第2パッケージ22との間で屈曲された第2屈曲部62を有する。第2屈曲部62は、リード23の延出方向に対して、第1屈曲部61と同じ方向(図6の例では、方向C)に沿って屈曲される。したがって、リード23を電子部品1の側方から見た場合、図7に示されるように、U字状に形成される。
本実施形態では、リード23のうち第2屈曲部62よりも第2パッケージ22側の第2パッケージ側部52と第2パッケージ22とが第2孔42に挿通される。これにより、基板24の表面(第2パッケージ22の挿入側の面)には、少なくとも第2パッケージ22が突出しないように配置される。この時、上記第1の実施形態と同様に、第2パッケージ22が第2孔42に圧入固定されるように、第2孔42のサイズを第2パッケージ22と同程度のサイズに設定しておくと好適である。もちろん、第2パッケージ22は、第1パッケージ21と同様に、基板24の裏面側に突出するように設けても良いし、第2孔42に圧入固定されないように構成することも可能である。
3.その他の実施形態
上記第1の実施形態及び第2の実施形態では、素子35がホール素子であるとして説明したが、素子35は他の機能を有する素子であっても良い。したがって、電子部品1はホールICとは異なる機能を有する部品であっても良い。
上記第1の実施形態及び第2の実施形態では、第2パッケージ22は第2孔42に圧入固定されるとして説明したが、第2パッケージ22は第2孔42に圧入固定されず、第2孔42のサイズが第2パッケージ22のサイズよりも十分に大きく構成することも可能である。
上記第1の実施形態及び第2の実施形態では、第1パッケージ側部51が第1孔41の内周面に当接しているとして説明したが、第1パッケージ側部51は第1孔41の内周面と離間して設けることも可能である。
上記第1の実施形態及び第2の実施形態では、第1孔41は、内周面に溝部43を有し、第1パッケージ側部51が溝部43に挿通されるとして説明したが、第1孔41が溝部43を備えずに構成することも可能である。
上記第1の実施形態及び第2の実施形態では、リード23は互いに平行に複数備えられ、複数のリード23におけるリード23の並列方向の両外側のリード23は、平面視において並列方向の外側のみランド25が両外側のリード23から突出するように配置されるとして説明したが、複数のリード23は、互いに平行でなくても良いし、複数のリード23におけるリード23の並列方向の両外側のリード23が、平面視において並列方向の外側にランド25が両外側のリード23から突出しないように構成することも可能である。
上記第1の実施形態及び第2の実施形態では、複数のリード23は、使用されていない未使用リードを含む4本からなるとして説明したが、複数のリード23は5本以上であっても良いし、3本以下であっても良い。また、未使用リードを有さずに構成することも可能である。係る場合、複数のリードは、互いに半田で接続されないように構成すると良い。
上記第1の実施形態及び第2の実施形態では、リード23は、第1パッケージ21と第2パッケージ22との間において屈曲された屈曲部60を有し、電極部38は、屈曲部60に設けられているとして説明したが、電極部38は屈曲部60に設けずに構成することも可能である。
本発明は、基板に実装される電子部品に用いることが可能である。
1:電子部品
21:第1パッケージ
22:第2パッケージ
23:リード
23C:未使用リード
24:基板
25:ランド
35:素子
38:電極部
43:溝部
60:屈曲部

Claims (5)

  1. 素子が封入された第1パッケージと、
    前記第1パッケージと離間して設けられる第2パッケージと、
    前記第1パッケージ内において前記素子と電気的に接続され、前記第1パッケージから前記第2パッケージまで延出するリードと、を備え、
    前記リードは、基板に形成されたランドと半田付けが行われる電極部を有する電子部品。
  2. 前記リードは互いに平行に複数備えられ、前記複数のリードにおける前記リードの並列方向の両外側のリードは、平面視において前記並列方向の外側のみ前記ランドが前記両外側のリードから突出するように配置される請求項1に記載の電子部品。
  3. 前記複数のリードは、使用されていない未使用リードを含む少なくとも4本からなり、
    前記未使用リードは、前記両外側のリード以外の中央部のリードに構成され、
    前記未使用リードの前記電極部は、隣接する中央部の他のリードと半田で接続される請求項2に記載の電子部品。
  4. 前記リードは、前記第1パッケージと前記第2パッケージとの間において屈曲された屈曲部を有し、
    前記電極部は、前記屈曲部に設けられている請求項1から3のいずれか一項に記載の電子部品。
  5. 前記屈曲部に設けられる電極部は、前記基板に形成された溝部に挿通された状態で半田付けが行われる請求項4に記載の電子部品。
JP2016216375A 2016-11-04 2016-11-04 電子部品 Active JP6740864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016216375A JP6740864B2 (ja) 2016-11-04 2016-11-04 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016216375A JP6740864B2 (ja) 2016-11-04 2016-11-04 電子部品

Publications (2)

Publication Number Publication Date
JP2018074108A JP2018074108A (ja) 2018-05-10
JP6740864B2 true JP6740864B2 (ja) 2020-08-19

Family

ID=62115825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016216375A Active JP6740864B2 (ja) 2016-11-04 2016-11-04 電子部品

Country Status (1)

Country Link
JP (1) JP6740864B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0754332B2 (ja) * 1989-01-25 1995-06-07 株式会社村田製作所 電流検知ユニット
JP2002243767A (ja) * 2001-02-21 2002-08-28 Stanley Electric Co Ltd 電流検出装置
JP2013008565A (ja) * 2011-06-24 2013-01-10 Tokai Rika Co Ltd センサ
US9666788B2 (en) * 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
JP6379451B2 (ja) * 2012-12-20 2018-08-29 アイシン精機株式会社 電流センサの製造方法
US9411025B2 (en) * 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
JP6268799B2 (ja) * 2013-08-07 2018-01-31 アイシン精機株式会社 電流センサ

Also Published As

Publication number Publication date
JP2018074108A (ja) 2018-05-10

Similar Documents

Publication Publication Date Title
JP6268799B2 (ja) 電流センサ
US6545456B1 (en) Hall effect current sensor package for sensing electrical current in an electrical conductor
JP2011053061A (ja) 電流センサ及びそれに用いられるセンサモジュールの製造方法
JP6064254B2 (ja) 電流検出用抵抗器
JP5067574B2 (ja) 電流センサ
CN112542439A (zh) 具有传感器芯片和汇流排的传感器装置
JP2015132534A (ja) 電流検出装置
JP6932173B2 (ja) 電子部品の固定構造および電流検出装置
US11061054B2 (en) Current measuring device
JP7175632B2 (ja) シャント抵抗器およびシャント抵抗器の実装構造
JP2018072295A (ja) 電子部品
JP6740864B2 (ja) 電子部品
JP6740863B2 (ja) 電子部品
JP2010236980A (ja) シャント抵抗装置
JP2014085245A (ja) シャント抵抗式電流センサ
CN112272853A (zh) 分流电阻器以及分流电阻器的安装结构
EP3499249A1 (en) Electronic component
JP2013008565A (ja) センサ
JP2018048840A (ja) 電流測定装置
JP5762856B2 (ja) 電流センサ
WO2016017334A1 (ja) 電流検出装置
JP6925871B2 (ja) 電流センサ付きバッテリーターミナル
CN112305295A (zh) 一种复合电流传感器
JP2019054017A (ja) 電子部品
JP2019109080A (ja) 電流センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200706

R151 Written notification of patent or utility model registration

Ref document number: 6740864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151