JPH036740A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH036740A JPH036740A JP1142516A JP14251689A JPH036740A JP H036740 A JPH036740 A JP H036740A JP 1142516 A JP1142516 A JP 1142516A JP 14251689 A JP14251689 A JP 14251689A JP H036740 A JPH036740 A JP H036740A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- microcomputer
- arithmetic
- chip
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000013500 data storage Methods 0.000 claims description 7
- 230000002950 deficient Effects 0.000 abstract description 8
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は複数の演算ユニットを有する半導体チップのマ
イクロコンピュータに関すム 従来の技術 従来のマイクロコンピュータにおいて、半導体チップ上
に複数の演算ユニットを搭載する場合、半導体チップの
動作テストを行った結果１つでも動作しないユニットが
あると、その半導体チップを不良とみなし パッケージ
ングしなかつ九 例えば １つの半導体チップに整数演
算ユニットと浮動小数点演算ユニットを搭載したマイク
ロコンピュータがあるとする。このマイクロコンピュー
タの製造過程で、整数演算ユニットと浮動小数点ユニッ
トの各ユニットについて動作テストを行う力叉 整数演
算ユニットを使用する命令の動作テストは正常であり、
浮動小数点ユニットを使用する命令の動作テストで異常
が発見された場合、たとえ整数演算ユニットだけは正常
であってｋ 半導体チップ全体を不良としてい九 ある
いはその逆の場合でその半導体チップは不良とな本発明
が解決しようとする課題 このように 複数の演算ユニットを搭載する半導体チッ
プにおいてζよ 各演算ユニットが独立に動作できる力
交 いずれか１つでも動作しない演算ユニットがあると
、その半導体チップ全体を不良としていた このた八
チップの歩留り率が悪化する傾向にあった 本発明の目的（よ チップに搭載した複数のユニットの
うち動作不良のユニットがある場合 その不良ユニット
以外のユニットだけの機能をもつ半導体チップとしてパ
ッケージングすることにより半導体チップの生産性を向
上することであも課題を解決するための手段 本発明ζ友 命令を解読して半導体チップ上の複数の演
算ユニットおよび１つあるいは複数のデータ記憶ユニッ
トを制御し かつ解読した命令により使用されるユニッ
トを指定する解読制御手段と、チップ外部から設定した
このチップの動作状態と前記解読制御手段が指定する使
用ユニットとを比較し 前記解読制御手段により解読さ
れた命令がこのチップ上に存在する動作不良ユニットを
使用するか否かを判定する状態制御手段と、前記状態制
御手段の判定結果により、割込を発生し このチップ上
の少なくとも１つの演算ユニットを使って割込処理を行
う割込制御手段とを備え このチップ上に動作不良のユ
ニットが存在する場合に（よそれ以外の動作が正常なユ
ニットの機能を使うことにより、全ての命令を実行する
ことを特徴とするマイクロコンピュータであも 作 用 本発明Ｅ友 一部の演算ユニットが動作不良であるチ
ップにおいて、動作不良のユニットの機能を実現するプ
ログラムを用意し 上記手段により割込を発生させ、前
記プログラムを割込処理として実行することにより、複
数の演算ユニットがすべて正常に動作するチップと同じ
プログラムを、実行可能とすム 実施例 第１図は本発明の一実施例のマイクロコンピュータの構
成を示すブロック図であム 図において、１００はマイ
クロコンピュータの命令を解読し各演算ユニットまたは
データ記憶ユニットを制御する解読制御部て １０１お
よび１０２ζよ おのおの独立に動作可能な演算ユニッ
ト、 １０３および１０４はそれぞれ独立に動作可能な
データ記憶ユニットであ＆ １０５は半導体チップ１
０８に搭載されたユニット１０１および１０４の動作状
態を管理する状態制御部であり、半導体チップ１０８の
外部から状態設定信号１１６により設定された動作不良
ユニットの名前と、解読制御部１００が解読する命令に
より使用されるユニットを識別するユニット名信号１１
０とを比較し 実行しようとする命令が動作不良ユニッ
トを使用するか否かを判定して判定結果１１７を出力す
モ１０６は判定結果１１７を人力し 動作不良ユニット
を使用する場合に１友 動作正常な演算ユニットに対し
て割込を発生させる割込制御訊 １１８は割込信号であ
ａ １０７は半導体チップ１０８の内部共通バス１１９
と外部バス１２０を制御するバス制御部であａ １０９
は半導体チップ１０８が実行する命令、 １１１および
１１４は演算ユニット１０１および１０２とデータ記憶
ユニット１０３および１０４の動作を制御する制御信号
であも１１５！；ｔ、 半導体チップ１０８の外部か
ら内部の各ユニットおよ沃 制御部の動作テストを行う
テスト制御信号であも 第２図番上 本発明により、半導体チップ上に整数演
算ユニット２０１および浮動小数点ユニット２０２とを
搭載した場合のマイクロコンピュータの構成図であも
他の制御部および内部バス等は第１図と同じであり、説
明を省略すも 第３図１上 第２図のマイクロコンピュータにおいて浮
動小数点ユニット２０２の動作が不良である半導体チッ
プの動作を説明するためのプログラムフロー図であも
以下図を参照しながら動作を説明すも ま哄 半導体チップ製造時のテストについて説明すも
製造した半導体チップｌ Ｏ８１；Ｌ テスト制御信
号１１５により、チップ内部の各制御部および各演算ユ
ニットの動作テストを行う。今、浮動小数点ユニット２
０２の動作が不良であるとすも 従来であれば１箇所で
も不良を発見した時点でその半導体チップを不良として
扱１．Ｘ、パッケージングしなかつ九 本発明のマイク
ロコンピュータでは 浮動小数点ユニットだけが動作せ
ず、その他の制御部及び整数演算ユニットの動作が正常
であれば 浮動小数点ユニットの機能を持たないマイク
ロコンピュータとしてバッケージングナムしたがって、
１つのマイクロコンピュータチップが整数演算ユニッ
トと浮動小数点ユニットとの両方を持つ品種と、整数演
算ユニットしか持たない品種になりうム 次艮 本発明におけるマイクロコンピュータを使用する
場合について説明すも 浮動小数点ユニットを持つ品種
か否かにより、状態設定信号１１６により動作を指定す
ａ 状態設定（表 半導体チップの外部から行う力交
外部端子の状態を変化させる方法や、あるいは状態制御
部１０５の内部にヒユーズを持ち外部からプログラムす
る方法などが考えられも 浮動小数点演算ユニットの動作が不良であるマイクロコ
ンピュータにおいて浮動小数点演算命令を実行する場合
の動作を第３図により説明すもメインプログラム中の整
数演算命令１および２は整数演算ユニット２０１により
実行され４ 次に浮動小数点演算命令が解読制御部１０
０により解読されると、解読制御部１００は浮動小数点
演算ユニット２０２に制御信号１１２を送ると同時ζへ
浮動小数点演算ユニットを使用することを信号線１１０
により状態制御部１１５に通知すム 状態制御部（１５
は現在の半導体チップの動作状態か技 制御信号線１１
２による浮動小数点ユニットの制御ができないことを信
号線１１７に出力すム割込制御部１０６ ｆｔ 信号
線１１７により、浮動小数点演算命令の実行ができない
ことを通知されると、割込制御信号１１８により正常に
動作する整数演算ユニット２０１に割込を発生ずム プ
ログラムの流れはメインプログラムから割込処理プログ
ラムへ移り、割込処理プログラムにより、メインプログ
ラムで実行しようとした浮動小数点演算命令のエミュレ
ーションを行う。このエミュレーションは正常に動作す
る整数演算命令だけを使用して行われも エミュレーシ
ョンの抵 割込処理プログラムから再びメインプログラ
ムへ戻り、整数演算命令３を実行すム 本発明は以上説明したよう区 複数の演算ユニットを搭
載する半導体チップにおいて、動作不良の演算ユニット
が発見されても他の正常動作する演算ユニットでエミュ
レーションすることにより、動作不良の演算ユニットを
持つ半導体チップでも使用が可能にすることを目的とし
ていも 従って、半導体チップの生産性向上が図れも
そのためＩ、−。
イクロコンピュータに関すム 従来の技術 従来のマイクロコンピュータにおいて、半導体チップ上
に複数の演算ユニットを搭載する場合、半導体チップの
動作テストを行った結果１つでも動作しないユニットが
あると、その半導体チップを不良とみなし パッケージ
ングしなかつ九 例えば １つの半導体チップに整数演
算ユニットと浮動小数点演算ユニットを搭載したマイク
ロコンピュータがあるとする。このマイクロコンピュー
タの製造過程で、整数演算ユニットと浮動小数点ユニッ
トの各ユニットについて動作テストを行う力叉 整数演
算ユニットを使用する命令の動作テストは正常であり、
浮動小数点ユニットを使用する命令の動作テストで異常
が発見された場合、たとえ整数演算ユニットだけは正常
であってｋ 半導体チップ全体を不良としてい九 ある
いはその逆の場合でその半導体チップは不良とな本発明
が解決しようとする課題 このように 複数の演算ユニットを搭載する半導体チッ
プにおいてζよ 各演算ユニットが独立に動作できる力
交 いずれか１つでも動作しない演算ユニットがあると
、その半導体チップ全体を不良としていた このた八
チップの歩留り率が悪化する傾向にあった 本発明の目的（よ チップに搭載した複数のユニットの
うち動作不良のユニットがある場合 その不良ユニット
以外のユニットだけの機能をもつ半導体チップとしてパ
ッケージングすることにより半導体チップの生産性を向
上することであも課題を解決するための手段 本発明ζ友 命令を解読して半導体チップ上の複数の演
算ユニットおよび１つあるいは複数のデータ記憶ユニッ
トを制御し かつ解読した命令により使用されるユニッ
トを指定する解読制御手段と、チップ外部から設定した
このチップの動作状態と前記解読制御手段が指定する使
用ユニットとを比較し 前記解読制御手段により解読さ
れた命令がこのチップ上に存在する動作不良ユニットを
使用するか否かを判定する状態制御手段と、前記状態制
御手段の判定結果により、割込を発生し このチップ上
の少なくとも１つの演算ユニットを使って割込処理を行
う割込制御手段とを備え このチップ上に動作不良のユ
ニットが存在する場合に（よそれ以外の動作が正常なユ
ニットの機能を使うことにより、全ての命令を実行する
ことを特徴とするマイクロコンピュータであも 作 用 本発明Ｅ友 一部の演算ユニットが動作不良であるチ
ップにおいて、動作不良のユニットの機能を実現するプ
ログラムを用意し 上記手段により割込を発生させ、前
記プログラムを割込処理として実行することにより、複
数の演算ユニットがすべて正常に動作するチップと同じ
プログラムを、実行可能とすム 実施例 第１図は本発明の一実施例のマイクロコンピュータの構
成を示すブロック図であム 図において、１００はマイ
クロコンピュータの命令を解読し各演算ユニットまたは
データ記憶ユニットを制御する解読制御部て １０１お
よび１０２ζよ おのおの独立に動作可能な演算ユニッ
ト、 １０３および１０４はそれぞれ独立に動作可能な
データ記憶ユニットであ＆ １０５は半導体チップ１
０８に搭載されたユニット１０１および１０４の動作状
態を管理する状態制御部であり、半導体チップ１０８の
外部から状態設定信号１１６により設定された動作不良
ユニットの名前と、解読制御部１００が解読する命令に
より使用されるユニットを識別するユニット名信号１１
０とを比較し 実行しようとする命令が動作不良ユニッ
トを使用するか否かを判定して判定結果１１７を出力す
モ１０６は判定結果１１７を人力し 動作不良ユニット
を使用する場合に１友 動作正常な演算ユニットに対し
て割込を発生させる割込制御訊 １１８は割込信号であ
ａ １０７は半導体チップ１０８の内部共通バス１１９
と外部バス１２０を制御するバス制御部であａ １０９
は半導体チップ１０８が実行する命令、 １１１および
１１４は演算ユニット１０１および１０２とデータ記憶
ユニット１０３および１０４の動作を制御する制御信号
であも１１５！；ｔ、 半導体チップ１０８の外部か
ら内部の各ユニットおよ沃 制御部の動作テストを行う
テスト制御信号であも 第２図番上 本発明により、半導体チップ上に整数演
算ユニット２０１および浮動小数点ユニット２０２とを
搭載した場合のマイクロコンピュータの構成図であも
他の制御部および内部バス等は第１図と同じであり、説
明を省略すも 第３図１上 第２図のマイクロコンピュータにおいて浮
動小数点ユニット２０２の動作が不良である半導体チッ
プの動作を説明するためのプログラムフロー図であも
以下図を参照しながら動作を説明すも ま哄 半導体チップ製造時のテストについて説明すも
製造した半導体チップｌ Ｏ８１；Ｌ テスト制御信
号１１５により、チップ内部の各制御部および各演算ユ
ニットの動作テストを行う。今、浮動小数点ユニット２
０２の動作が不良であるとすも 従来であれば１箇所で
も不良を発見した時点でその半導体チップを不良として
扱１．Ｘ、パッケージングしなかつ九 本発明のマイク
ロコンピュータでは 浮動小数点ユニットだけが動作せ
ず、その他の制御部及び整数演算ユニットの動作が正常
であれば 浮動小数点ユニットの機能を持たないマイク
ロコンピュータとしてバッケージングナムしたがって、
１つのマイクロコンピュータチップが整数演算ユニッ
トと浮動小数点ユニットとの両方を持つ品種と、整数演
算ユニットしか持たない品種になりうム 次艮 本発明におけるマイクロコンピュータを使用する
場合について説明すも 浮動小数点ユニットを持つ品種
か否かにより、状態設定信号１１６により動作を指定す
ａ 状態設定（表 半導体チップの外部から行う力交
外部端子の状態を変化させる方法や、あるいは状態制御
部１０５の内部にヒユーズを持ち外部からプログラムす
る方法などが考えられも 浮動小数点演算ユニットの動作が不良であるマイクロコ
ンピュータにおいて浮動小数点演算命令を実行する場合
の動作を第３図により説明すもメインプログラム中の整
数演算命令１および２は整数演算ユニット２０１により
実行され４ 次に浮動小数点演算命令が解読制御部１０
０により解読されると、解読制御部１００は浮動小数点
演算ユニット２０２に制御信号１１２を送ると同時ζへ
浮動小数点演算ユニットを使用することを信号線１１０
により状態制御部１１５に通知すム 状態制御部（１５
は現在の半導体チップの動作状態か技 制御信号線１１
２による浮動小数点ユニットの制御ができないことを信
号線１１７に出力すム割込制御部１０６ ｆｔ 信号
線１１７により、浮動小数点演算命令の実行ができない
ことを通知されると、割込制御信号１１８により正常に
動作する整数演算ユニット２０１に割込を発生ずム プ
ログラムの流れはメインプログラムから割込処理プログ
ラムへ移り、割込処理プログラムにより、メインプログ
ラムで実行しようとした浮動小数点演算命令のエミュレ
ーションを行う。このエミュレーションは正常に動作す
る整数演算命令だけを使用して行われも エミュレーシ
ョンの抵 割込処理プログラムから再びメインプログラ
ムへ戻り、整数演算命令３を実行すム 本発明は以上説明したよう区 複数の演算ユニットを搭
載する半導体チップにおいて、動作不良の演算ユニット
が発見されても他の正常動作する演算ユニットでエミュ
レーションすることにより、動作不良の演算ユニットを
持つ半導体チップでも使用が可能にすることを目的とし
ていも 従って、半導体チップの生産性向上が図れも
そのためＩ、−。
命令を解読して半導体チップ上の複数の演算ユニットお
よび１つあるいは複数のデータ記憶ユニットを制′ａＬ
かつ解読した命令により使用されるユニット名を出力
する解読制御手段と、半導体チップ外部から設定した半
導体チップの動作状態と前記解読制御手段が出力する使
用ユニット名とを比較し 前記解読制御手段により命令
が半導体チップ上に存在する動作不良ユニットを使用す
るか否かを判定する状態制御手段と、前記状態制御手段
の判定結果により割込を発生し 半導体チップ上の少な
くとも１つの演算ユニットを使って割込処理を行う割込
制御手段とを備えることにより、動作不良の演算ユニッ
トを持つ半導体チップの使用を可能とし 生産性向上を
図も 発明の効果 以上述べたよう置 本発明によれば マイクロコンピュ
ータの動作状態設定制御手段と割込制御手段を設けて、
動作不良の演算ユニットを使用する命令を実行しようと
することを検出して正常に動作する演算ユニットに割込
を発生させることにより、動作不良の演算ユニットを持
つマイクロコンピュータの使用を可能にし 半導体チッ
プの生産性を向上できム さらく 動作不良の演算ユニ
ットの命令をエミュレートする割込プログラムを設ける
ことにより、全ての演算ユニットの動作が正常なマイク
ロコンピュータのプログラムを修正することなく実行す
ることが可能であム
よび１つあるいは複数のデータ記憶ユニットを制′ａＬ
かつ解読した命令により使用されるユニット名を出力
する解読制御手段と、半導体チップ外部から設定した半
導体チップの動作状態と前記解読制御手段が出力する使
用ユニット名とを比較し 前記解読制御手段により命令
が半導体チップ上に存在する動作不良ユニットを使用す
るか否かを判定する状態制御手段と、前記状態制御手段
の判定結果により割込を発生し 半導体チップ上の少な
くとも１つの演算ユニットを使って割込処理を行う割込
制御手段とを備えることにより、動作不良の演算ユニッ
トを持つ半導体チップの使用を可能とし 生産性向上を
図も 発明の効果 以上述べたよう置 本発明によれば マイクロコンピュ
ータの動作状態設定制御手段と割込制御手段を設けて、
動作不良の演算ユニットを使用する命令を実行しようと
することを検出して正常に動作する演算ユニットに割込
を発生させることにより、動作不良の演算ユニットを持
つマイクロコンピュータの使用を可能にし 半導体チッ
プの生産性を向上できム さらく 動作不良の演算ユニ
ットの命令をエミュレートする割込プログラムを設ける
ことにより、全ての演算ユニットの動作が正常なマイク
ロコンピュータのプログラムを修正することなく実行す
ることが可能であム
第１図は本発明の一実施例におけるマイクロコンピュー
タの構成医 第２図は本発明のマイクロコンピュータが
整数演算ユニットと浮動小数点演算ユニットとを持つ場
合の実施例の構成は 第３図は第２図のマイクロコンピ
ュータの動作を説明するためのプログラムフロー図であ
ム １００・・・解読制御訊 １０１、１０２・・・演算ユ
ニット、 １０３、１０４・・・データ記憶ユニット、
１０５・・・状態制御訊 １０６・・・割込制御紙 】
０７・・・バス制御Ｋ １０８・・・半導体チップ、
２０１・・・整数演算ユニット、 ２０２・・・浮動
小数点演算ユニット。
タの構成医 第２図は本発明のマイクロコンピュータが
整数演算ユニットと浮動小数点演算ユニットとを持つ場
合の実施例の構成は 第３図は第２図のマイクロコンピ
ュータの動作を説明するためのプログラムフロー図であ
ム １００・・・解読制御訊 １０１、１０２・・・演算ユ
ニット、 １０３、１０４・・・データ記憶ユニット、
１０５・・・状態制御訊 １０６・・・割込制御紙 】
０７・・・バス制御Ｋ １０８・・・半導体チップ、
２０１・・・整数演算ユニット、 ２０２・・・浮動
小数点演算ユニット。
Claims (1)
- 命令を解読して半導体チップ上の複数の演算ユニットお
よび１つあるいは複数のデータ記憶ユニットを制御し、
かつ解読した命令により使用されるユニットを指定する
解読制御手段と、チップ外部から設定したこのチップの
動作状態と前記解読制御手段が指定する使用ユニットと
を比較し、前記解読制御手段により解読された命令がこ
のチップ上に存在する動作不良ユニットを使用するか否
かを判定する状態制御手段と、前記状態制御手段の判定
結果により、割込を発生し、このチップ上の少なくとも
１つの演算ユニットを使って割込処理を行う割込制御手
段とを備え、このチップ上に動作不良のユニットが存在
する場合には、それ以外の動作が正常なユニットの機能
を使うことにより、全ての命令を実行することを特徴と
するマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142516A JPH036740A (ja) | 1989-06-05 | 1989-06-05 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1142516A JPH036740A (ja) | 1989-06-05 | 1989-06-05 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036740A true JPH036740A (ja) | 1991-01-14 |
Family
ID=15317175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1142516A Pending JPH036740A (ja) | 1989-06-05 | 1989-06-05 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036740A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6021511A (en) * | 1996-02-29 | 2000-02-01 | Matsushita Electric Industrial Co., Ltd. | Processor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS534442A (en) * | 1976-07-02 | 1978-01-17 | Hitachi Ltd | Information processing unit |
-
1989
- 1989-06-05 JP JP1142516A patent/JPH036740A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS534442A (en) * | 1976-07-02 | 1978-01-17 | Hitachi Ltd | Information processing unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6021511A (en) * | 1996-02-29 | 2000-02-01 | Matsushita Electric Industrial Co., Ltd. | Processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187802A (en) | Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention | |
| EP0056060B1 (en) | Data processing system | |
| JPS63279328A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH036740A (ja) | マイクロコンピュータ | |
| JPH0675819A (ja) | マイクロプロセッサ | |
| JPS6031653A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPS6120900B2 (ja) | ||
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPS58225441A (ja) | 割込み制御方式 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPS62103738A (ja) | プログラマブルコントロ−ラ | |
| JPS6116338A (ja) | 仮想計算機システムにおける割込み処理方式 | |
| JPH07319694A (ja) | プロセッサ制御装置 | |
| JPS60112150A (ja) | プログラムデイバツク装置 | |
| JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
| JPS6015749A (ja) | インラインｔｍｐ方式 | |
| JPS61267137A (ja) | 割込み動作制御方式 | |
| JPH03134742A (ja) | デバッグ装置 | |
| JPS61235955A (ja) | プログラムのデバツグ方式 | |
| JPH01120634A (ja) | 割込み制御装置 | |
| JPS6322339B2 (ja) | ||
| JPS61143847A (ja) | 中央処理装置 | |
| JPH01142951A (ja) | パイプライン演算器 | |
| JPS62214445A (ja) | 情報処理装置 | |
| JPS6083149A (ja) | コンピユ−タ |