JPH0365705A - プログラマブルコントローラのリンクシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は親局と子局との間でインターフェースモジュ
ールを介してデータの授受を行うプログラマブルコント
ローラのリンクシステム、特にその入出力データの割付
けに関する。

（従来の技術及び発明が解決しようとする課題）従来こ
の種のプログラマブルコントローラのリンクシステムに
おいて、入出力データの割付けは入力点数、出力点数等
によりなされており、局の若い順に従って隙間なく自動
的に入出力のデータのアドレスが決められていた。

このため、入出力データの点数を変更する場合には、変
更データ以降のアドレスを全て変更しなければならなか
った。ヵこのため、ユーザ側では線番変更、プログラム
変更等の変更作業のために長時間の作業を必要としてい
た。

この発明は、かかる問題点を解決するためになされたも
のであり、入出力点数等のシステムデータの変更の際に
その変更作業の軽減化を可能にしたプログラマブルコン
トローラのリンクシステムを得ることを目的とする。

（課題を解決するための手段） この発明に係るプログラマブルコントローラのリンクシ
ステムにおいては、親局側のインターフェースモジュー
ルのシステムデータ格納手段に、各子局に対する入力デ
ータの先頭アドレス及びその点数、並びに出力データの
先頭アドレス及びその点数を設定し、これらのシステム
データを子局に伝送する。

（作用） この発明においては、先頭アドレスと点数を設定するの
で、例えば入力点数と出力点数とが変更になることを予
め見越して、入力データの先頭アドレスと出力データの
先頭アドレスとの間に余裕をもたせ、また、子局毎の入
出力データの先頭アドレスに余裕を持たせておくことで
、入出力データの点数が変更しても、その変更データの
みを訂正すればよい。

（実施例） 第１図はこの発明の一実施例の親局と子局との関係を示
すブロック図で、第２図はプログラマブルコントローラ
のリンクシステム全体のＩａ図、第３図は第１図のイン
ターフェースモジュールの動作を示したフローチャート
、第４図は入出力データのテーブルを示す説明図である
。

第１図において、（／Ｏ）は親局プログラマブルコント
ローラ（／Ｏ０）のＣＰＵモジュールで、（２０）はそ
のインターフェースモジュール（以下ＩＦモジュールと
いう）である。ＣＰＵモジュール（１Ｇ）は、ＣＰ　Ｕ
　（１１）、ＲＡ　Ｍ　（１２）、ＲＯＭ　（１３）等
から構成されている。ＩＦモジュール（２０〉は、共有
ＲＡＭ（２１）、ＣＰＵ等から構成される信号処理回路
（２２）及びシリアルボート（２３）から構成されてい
る。

（７０）はＩ／Ｏシステムのインターフェースモジュー
ル（以下ＩＦモジュールという）である。ｌＦモジュー
ル（７０）は、ＲＡ　Ｍ　（７１）、ＣＰＵ等から構成
される信号処理回路（７２）、シリアルボート〈７３）
及びＩ／Ｏモジュールコントロールインターフェース（
７４）から構成されている。

プログラマブルコントローラのリンクシステムの全体構
成は、第２図に示すように、親局のプログラマブルコン
トローラ（／Ｏ０）に対して複数の子局のＩ／Ｏシステ
ム（２００）がバスを介して接続されている。

ここで、再び第１図に戻って親局のＩＦモジュール（２
０）の動作を第３図のフローチャートに基づいて説明す
る。

親局のＩＦモジュール（２０）の信号処理回路（２２）
は、電源がオンになった後自己のシステムについて自己
診断する（８１）。この自己診断では、演算回路内のＲ
ＯＭ、ＲＡＭ、伝送ボート、伝送用電源等が正常がどう
かをチエツクする。正常であれば、次のステップに進ん
で、ＣＰＵモジュール（／Ｏ）のシステムデータの設定
が完了しているかどうかをチエツクする（Ｓ２）。

ここで、ＣＰＵモジュール（ｌＯ）のシステムデータの
設定が完了したときには、その完了と同時に共有ＲＡ　
Ｍ　（２１）に設定完了フラグ（ＳＦ）が設定される構
成になっており、従って、信号処理回路（２２）がその
フラグ（ＳＰ）がセットされているどうかをチエツクす
ることで、ＣＰＵモジュール（／Ｏ）のシステムデータ
の設定が完了したかどうかを判別する。

このシステムデータは、第４図の説明図に示すように、
子局ごとの入力先頭アドレス、入力点数、出力先頭アド
レス、出力点数から構成されている。

ＣＰＵモジュール（／Ｏ）のシステムデータの設定が完
了していると、次に、ＣＰＵモジュール（ｌＯ）のＲＡ
　Ｍ　（１３）からその内容を読み込んで共有ＲＡＭ　
（２１）に格納する（Ｓ３）。

次に自局設定をチエツクする（Ｓ４）。この自局設定の
チエツク内容は、親局／子局の局番チエツク、伝送点数
の照合、先頭アドレス等のチエツクである。異常である
と判断されると、ステップ（Ｓ２〉に戻って新たにシス
テムデータを設定し直す。

次に、自局設定が正常であると判断されると、次にリン
ク確認シーケンスが正常であるどうかを判別する（Ｓ５
〉。ここではその詳細は省略するが、無通信異常、パリ
ティ異常、設定異常等がチエツクされて異常があると、
ステップ（Ｓ２）に戻って新たにシステムデータを設定
し直す。リンク確認シ−ケンスが完了すると（Ｓ６）、
リンク確認完了フラグ（ＣＦ）をセットする（Ｓ７）。

その後ＣＰＵモジュール（／Ｏ）から送信データを共有
ＲＡ　Ｍ　（２１）を介して書き込み（Ｓ９）、通信シ
ーケンスによりデータの送受信を行う（ｌＯ）。ここで
は、各子局に対して該当するデータを順次送信し、次に
子局から受信してその受信データを共有ＲＡＭ　（２１
）に書き込む。共有ＲＡ　Ｍ　（２１）に書き込まれた
受信データはＣＰＵモジュール（ｌＯ）のＲＡ　Ｍ　（
１３）に書き込まれる（８１１）。

次に、再スタートフラグ（ＲＰ）がセットされているか
どうかをチエツクする（８１２）。この再スタートフラ
グ（ＲＰ）はシステムデータ等を変更する際にセットさ
れるものであり、ＣＰＵモジュール（／Ｏ）から指示さ
れる。

再スタートフラグ（ＲＦ）がセットされていない場合に
は、ステップ（Ｓ８〉に戻ってＣＰＵモジュール（ｌＯ
）から送信データを読み込んで、送受信を繰返す。

再スタートフラグがセットされている場合には、リンク
確認完了フラグ（ＣＦ）をリセットしてステップ（Ｓ２
）に戻って再び設定完了フラグ（ＳＦ）がセットされて
いるかどうかをチエツクして、セットされていたなら新
たに設定され直したシステムデータを読み込む（Ｓ３）
。以下同様な動作を繰返して行く。

一方、子局のＩＦモジュール（７０）もその動作は第３
図のフローチャートと基本的には同様であるが、システ
ムデータの設定はＣＰＵモジュールから共有ＲＡＭを介
して行なわれず、ステップ（Ｓ２）、（８３）に代り、
何等かの設定手段により設定し、また、ステップ（Ｓ９
）においては”ＣＰＵモジュールからの送信データをリ
ードする”代わりに、Ｉ／Ｏモジュールのデータをリー
ドする。同様に、ステップ（Ｓｉｔ）においては”受信
データをＣＰＵモジュールヘライトする“代りに、出力
モジュールへ出力データをライトする。

また、ステップ（Ｓ９）で親局からの送信データにリン
ク確認シーケンスが含まれていると（この場合は親局の
設定が変更されている）、リンク確認完了フラグ（ｃｐ
）をリセットしてステップ（Ｓ２）に戻り、上記と同様
な動作を繰返していく。

以上のようにして親局及び子局でそれぞれシステムを変
更する際には、再度スタートフラグ（Ｒ８）をセットし
てＣＰＵモジュールのシステムデータを読み込むように
している。また、親局と子局の同期を図る場合には、親
局でシステム変更した場合には、リンク確認シーケンス
を子局に送信してそのタイミングで子局のシステムデー
タを変更するようにしている。

ところで、親局のＩＦモジュール（２０）の共有ＲＡ　
Ｍ　＜２１）に格納される入出力のデータの割付けは、
第４図に示すように、入力先頭アドレス、入力点数、出
力先頭アドレス及び出力点数によって行っている。そし
て、入力点数及び出力点数の増減を予測して、入力アド
レス及び出力アドレスには余裕を持たせている。このた
め、子局＃０の入力点数が「１６」から「２４」に増加
する場合でも、人力点数「１６」を「２４」に訂正する
だけ、システムデータの変更作業は終了する。この変更
作業はＣＰＵモジュール（／Ｏ）で行われ、ＩＦモジュ
ール（２０〉の共有ＲＡ　Ｍ　（２１）に格納される（
第３図のステップ（Ｓ３）参照）。

（発明の効果） 以上のようにこの発明によれば、システムデータの変更
をする際にその変更対象となるデータのみを変更すれば
よいようにしたので、変更作業が極めて容易なものとな
っている。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す親局及び子局のプロ
グラマブルコントローラのブロック図、第２図はプログ
ラマブルコントローラのリンクシステムの全体構成図、
第３図は第１図の装置の動作を示すフローチャートで、
第４図はシステムデータの内容を示した説明図である。

Claims (1)

【特許請求の範囲】
1. （１）親局としてのプログラマブルコントローラ及び子
   局としてのＩ／Ｏシステムを有し、親局のプログラマブ
   ルコントローラにはＣＰＵモジュール及びインターフェ
   ースモジュールを備え、Ｉ／Ｏシステムにはインターフ
   ェースモジュール及びＩ／Ｏモジュールを備え、親局と
   子局との間でインターフェースモジュールを介してデー
   タの授受を行うプログラマブルコントローラのリンクシ
   ステムにおいて、 親局側のインターフェースモジュールのシステムデータ
   格納手段に、各子局に対する入力先頭アドレス及び入力
   点数、並びに出力先頭アドレス及び出力点数を設定し、
   これらのシステムデータを子局に伝送することを特徴と
   するプログラマブルコントローラのリンクシステム。