JPH0364294A - 周波数検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は周波数検出回路に関する。

〔従来の技術〕

近年、公衆回線網を使用した種々のサービスが盛んにな
ってきた。特にブツシュホン信号を用いたサービスはモ
デム等の特殊な装置を必要とせず、ブツシュホン信号が
発生できる電話機であれば簡単に利用できる。また、多
機能電話機のリモート操作にもブツシュホン信号が使用
されている。

このように様々な用途にブツシュホン信号を使用してい
る。従って、ブツシュホン信号受信回路も低コスト化の
ためＬＳＩ化が進んでいる。さらに高機能、低価格、省
スペースを実現するため、マイクロフンピユータ等と共
にｌチップ化しようとする要求も高い。

このようなＬＳＩにおけるブツシュホン信号受信回路に
は周波数検出回路は不可欠なものである。

しかし、本来ブツシュホン信号受信回路はアナログ回路
で構成される部分が多く、ディジタル素子を多く含むマ
イクロコンピュータ等との混在は非常に難しい、特に高
集積化のために周波数検出回路にディジタル回路の手法
を用いた場合には、アナログからディジタルへ信号を変
換する過程におけるノイズの対策は非常に重要な問題で
ある。

従来の周波数検出回路について図面を用いて説明する。

第５図は従来の周波数検出回路のプルツク図である。

この回路は、ゼロクロス検出回路１０１．カウンタ１０
２１判定回路１０３から構成されている。

ゼロクロス検出回路１０１は入力信号■。のゼロクロス
点を検出してゼロクロスパルスＰ２を出力する。カウン
タ１０２は検出すべき周波数よりモ十分に高い周波数の
クロックでゼロクロスパルスＰ、の間隔をカウントする
。判定回路１０３はゼロクロスのタイミングでカウンタ
１０２のカウント値から入力信号ｖＩが検出しようとし
ている周波数かどうかを判定する。

次に、この回路の動作について説明する。

第６図は入力信号Ｖ、及びゼロクロスパルスの波形図で
ある。

入力信号Ｖ工はゼロクロス検出回路１０１へ入力される
。ゼロクロス検出回路１０１は入力信号■、のゼロクロ
ス点を検出してゼロクロスパルスＰ２を出力する。

ゼロクロス検出回路１０１が出力するゼロクロスパルス
Ｐ、はカウンタ１０２をリセ、トシ、カウンタ１０２は
リセットされると同時にカラントラ再開ｔ、、、かつリ
セットされる前のカウンタ値を判定回路１０３へ出力し
て判定回路１０３が判定するタイミングを与える。

判定回路１０３は、カウンタ値が検出すべき周波数の周
期を示すカウント範囲に入っているかいなかを判定して
その結果（Ｒ１）を出力する。以上がこの回路の基本動
作である。

以上の基本動作の説明では入力信号Ｖ、にノイズがのっ
ていないことを前提に説明したが、次に入力信号ｖｌに
ノイズがのった場合について説明する。

第７図は入力信号ｖＸにノイズｖ８がのったときの入力
信号ｖ！、ゼロクロスパルス検出回路１０１の出力パル
スの波形図である。

この入力信号ｖｌがゼロクロス検出回路１０１に入力さ
れるとゼロクロス検出回路１０１はノイズＰＮが混入し
たゼロクロスパルスＰ、を出カスる。

このゼロクロスパルスＰ２には、ノイズＰＮにより、真
の入力信号Ｖ工の周波数情報以外のゼロクロス点が生じ
ている。

カウンタ１０２２判定回路１０３はゼロクロス検出回路
１０１の出力パルスに従って動作するわけだから、カウ
ンタ１０２は入力信号■。の真の周期をカウントできず
、判定回路１０３は入力信号Ｖ！の真のゼロクロス点以
外で判定をしてしまい、その結果、正しく周波数を検出
できない。

〔発明が解決しようとする課題〕

上述した従来の周波数検出回路は、入力信号ｖＸにのっ
たノイズｖＮによるゼロクロス点も周波数の検出判定の
情報となるので、周波数検出が正しく行なわれないとい
う欠点があった。

本発明の目的は、ノイズがのっても周波数検出を正しく
行うことができる周波数検出回路を提供することにある
。

〔課題を解決するための手段〕

本発明の周波数検出回路は、入力信号のゼロクロスを検
出してゼロクロスパルスを出力するゼロクロス検出回路
と、前記ゼロクロス検出回路の出力パルス間隔を測定す
るカウンタと、このカウンタのカウント値をデコードす
るデコーダと、周波数検出中であることを示す第１のフ
リップフロップと、周波数検出結果を示す第２のフリッ
プフロップと、組合せ論理回路及び順序論理回路とを備
え、前記カウンタは前記第１のフリップフロップの出力
がインアクティブでかつゼロクロスが検出された時、及
び前記デコーダの出力がアクティブでかつゼロクロスが
検出された時の何れかでリセットされ、検出する周波数
より十分高い周波数のクロックで入力されるパルス間隔
をカウントし、前記デコーダは前記カウンタの出力値が
検出周波数の周期分の値の前後の所定値間アクティブと
なり、それ以外はインアクティブとなる信号を出力し、
前記第１のフリップフロップは自身の値がインアクティ
ブでかつゼロクロスが検出された時アクティブにセット
され、前記デコーダの出力がアクティブである期間にゼ
ロクロスが検出されなかった時にインアクティブにリセ
ットされ、前記第２のフリップフロップは前記第１のフ
リップフＩｆｆツブの出力がアクティブでかつ前記デコ
ーダの出力がアクティブでかつゼロクロスが検出された
時にアクティブにセットされ、前記デコーダの出力がア
クティブである期間にゼロクロスが検出されなかった時
にインアクティブにリセットされるように動作する構成
を有している。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図である。

この実施例は、ゼロクロス検出回路１、カウンタ２、デ
コーダ３、フリップフロップ４，５、組合せ論理回路６
、順序論理回路７から構成される。

ゼロクロス検出回路１は入力信号■、のゼロクロス点を
検出してゼロクロスパルスＰ、を出カスる。カウンタ２
は検出すべき周波数よりも十分に大きい周波数のクロッ
クで組合せ論理回路６の出力パルスの間隔をカウントす
る。デコーダ３はカウンタ２のカウント値をデコードし
て所定の値の時１′を出力する。フリップフロップ４は
周波数検出中を示すＲＳフリ、プフロップ、フリップフ
ロップ５は周波数検出結果を示すＲＳフリップフロップ
、組合せ論理回路６はカウンタ２のリセットタイミング
、フリ、プフロップ４，５のセットタイミングを決定す
る信号を発生し、順序回路７はフリップフロップ４，５
のリセットタイミングを決定する信号を発生する。

ここで、それぞれのブロックの動作についてさらに詳細
に説明する。

ゼロクロス検出回路１は従来例で示したものと同一の動
作をする。

カウンタ２は組合せ論理回路６の出力０１により、フリ
ップフロップ４の出力が“０”でかつゼロクロス検出回
路１でゼロクロスが検出された時、またはデコーダ３の
出力が“１”でかつゼロクロスが検出された時にリセッ
トされる。

デコーダ３は、カウンタ２のカウント値が所定の値の間
“１″を出力する。この所定の値は、カウンタ２のカウ
ント用のクロ、りＣＫ、検出周波数、検出周波数誤差範
囲によって決定する。

ここでその数値の一例を示す。クロ、り（、Ｋを２００
ＫＨｚ、検出周波数を１０００Ｈｚ、検出周波数誤差範
囲を５％とすると、１０００Ｈｚの信号のゼロクロスは
２００ＫＨｚのクロックＧＫでカウントするとちょうど
１００である。誤差範囲５％であるから、９５０Ｈｚ　
〜１０５０Ｈｚの信号を検出するわけで、カウント値は
、９５０Ｈｚの信号のときは１０５．１０５０Ｈｚの信
号のときは９５となる。従って、デコーダ３はカウンタ
値が９５〜１０５の時“１″を出力する。

フリップフロップ４は組合せ論理回路６の出力０□によ
り自身の値が“０″でかつゼロクロスが検出された時に
“１”にセットされ、順序論理回路７の出力デコーダ３
の出力が“１″である期間にゼロクロスが検出されなか
った時にＯ″にすセットされる。初期値は“０”である
。

フリップフロップ５は、組合せ論理回路６の出力Ｏ８に
より、フリップフロップ４の出力が１″でかつデコーダ
３の出力が“１″でかつゼロクロスが検出された時に“
１″にセットされ順序論理回路７の出力によりデコーダ
３の出力が”１”である期間にゼロクロスが検出されな
かった時に′″０″にリセットされる。初期値は０”で
ある。

組合せ論理回路６は、フリップフロップ４の出力が“０
”でかつゼロクロス検出回路工でゼロクロスが検出され
た時、またはデコーダ３の出力が１″でかつゼロクロス
が検出された時に出力０１を“１”にして出力し、フリ
ップフロップ４の出力が“Ｏ″でかつゼロクロスが検出
された時に出力Ｏｔを４１”にして出力し、フリップフ
ロップ４の出力が“１ｎでかつデコーダ３の出力が“１
″でかつゼロクロスが検出された時に出力Ｏ！を“１”
にして出力する。

順序論理回路７は、デコーダ３の出力が“１″である期
間にゼロクロスが検出されなかった時に“０”を出力す
る。

次に、この実施例の動作について説明する。

第２図はこの実施例の動作を説明するための、ノイズ■
、がのったときの入力信号Ｖ、及びゼロ、クロス検出回
路１の出力パルスの波形図である。

ゼロクロス検出回路１は従来例と同一であるから、その
出力パルスも従来例と同様に第２図で示されるように、
真のゼロクロスパルスＰ２とノイズＰ８とが混入した波
形となる。

フリップフロップ４の値が“０″の時の最初のゼロクロ
スパルスとして第２図の（ａ）の真のゼロクロスパルス
Ｐ２をとった時は組合せ論理回路６は出力Ｏｓ、Ｏｔを
“ｌ”にして出力し、フリッププロップ４がセットされ
、カウンタ２がリセットされ周波数検出動作が開始され
る。

カウンタ２はカウント動作を続け、カウント値が所定の
値になったらデコーダ３は“１″を出力する。カウンタ
２をリセットしたゼロクロスパルスが正しい情報、真の
ゼロクロスパルスＰ２であるから、当然、デコーダ３が
“１”を出力する範囲Ｔ１には真のゼロクロスパルスＰ
、（第２図の（ｂ））が存在し、組合せ論理回路６は出
力０１及び出力Ｏｌを１”にして出力し、順序論理回路
７は“０″を出力する。その結果、フリ、プフロップ４
は“１″を保持し、フリップフロップ５は“１”にセッ
トされ周波数が検出されたことになる。また、カウンタ
２もリセットされ周波数検出動作が続く。

しかし、フリップフロップ４の値が“０”の時の最初の
ゼロクロスパルスとして第２図の（Ｃ）（ノイズＰＭ）
をとった時にはカウンタ２をリセットして周波数検出動
作が開始されるまでは同一であるが、デコーダ３が“１
″を出力する範囲Ｔ、にはゼロクロスパルスは存在せず
、組合せ論理回路６の出力はすべて“０”となり、順序
論理回路７は“１”を出力する。その結果、フリ、プフ
ロップ４はリセットされ周波数検出動作は中止、フリッ
プフロップ５は“０″のままであり周波数が検出されな
かったことになる。

次に、この実施例の各部の具体例について説明する。

第３図はこの実施例における組合せ論理回路６の具体例
を示す回路図、第４図は順序論理回路７の具体例を示す
回路図である。

組合せ論理回路６は、入力が３個、出力が４個でその真
理値は第１表に示されるとおりである。

第１表 順序論理回路７は、入力が３個、出力が１個で、ＲＳフ
リップフロップ１１．Ｄフリップフロップ１２、パルス
化回路１３から構成されている。

ＲＳフリップフロップ１１はデコーダ３の出力が′″１
”でかつゼロクロスが検出された時セットされる。もし
ゼロクロスが検出されなければこのＲＳフリップフロッ
プ１１の状態は“Ｏ″のままである。

Ｄフリ、ブフロップ１２はデコーダ３の出力が１″から
“０”へ変化した時にＲＳフリップフロップ１１の出力
をラッチする。これはデコーダ３の出力が１”の期間に
ゼロクロスが発生したかどうかを検出するものである。

Ｄフリッププロップ１２はあらかじめ“１”にセットさ
れており、ＲＳフリップフロップ１１の出力が“１″な
らば“１″をラッチするため、状態は変化せず、’ＲＳ
フリップフロップ１１の出力が“０′″ならば“Ｏ″を
ラッチするため、状態は“１″から“０”へ変化する。

パルス化回路１３は入力データの“１″から“０″への
変化を検出してパルスを出力する。同時にＲＳＳフリッ
プフルツブ１は“０”にリセット、Ｄフリップフロップ
１２は“１″にセットされる。

〔発明の効果〕

以上説明したように本発明は、入力信号中にノイズかの
っていても、その影響を受けることなく、ゼロクロス点
から正確な周波数情報のみをひろって周波数検出を行な
うため、ノイズｔト強く正確な周波数検出を行うことが
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示された実施例の動作を説明するための信号波
形図、第３図は第１図に示された実施例の組合せ論理回
路の具体例を示す回路図、第４図は第１図に示された実
施例の順序論理回路の具体例を示す回路図、第５図は従
来の周波数検出回路の一例を示す図、第６図及び第７図
は第５図に示された周波数検出回路の動作を説明するた
めの信号波形図である。 １・・・・・・ゼロクロス検出回路、２・・・・・・カ
ウンタ、３・・・・・・デコーダ、４，５・・・・・・
フリップフロップ、６・・・・・・組合せ論理回路、７
・・・・・・順序論理回路、１１・・・・・・ＲＳフリ
ップフロップ、１２・・・・・・Ｄフリップフロップ、
１３・・・・・・パルス化回路、１０１・・・・・・ゼ
ロクロス検出回路、１０２・・・・・・カウンタ、１０
３・・・・・・判定回路。

Claims (1)

【特許請求の範囲】
1. 入力信号のゼロクロスを検出してゼロクロスパルスを出
   力するゼロクロス検出回路と、前記ゼロクロス検出回路
   の出力パルス間隔を測定するカウンタと、このカウンタ
   のカウント値をデコードするデコーダと、周波数検出中
   であることを示す第１のフリップフロップと、周波数検
   出結果を示す第２のフリップフロップと、組合せ論理回
   路及び順序論理回路とを備え、前記カウンタは前記第１
   のフリップフロップの出力がインアクティブでかつゼロ
   クロスが検出された時、及び前記デコーダの出力がアク
   ティブでかつゼロクロスが検出された時の何れかでリセ
   ットされ、検出する周波数より十分高い周波数のクロッ
   クで入力されるパルス間隔をカウントし、前記デコーダ
   は前記カウンタの出力値が検出周波数の周期分の値の前
   後の所定値間アクティブとなり、それ以外はインアクテ
   ィブとなる信号を出力し、前記第１のフリップフロップ
   は自身の値がインアクティブでかつゼロクロスが検出さ
   れた時アクティブにセットされ、前記デコーダの出力が
   アクティブである期間にゼロクロスが検出されなかった
   時にインアクティブにリセットされ、前記第２のフリッ
   プフロップは前記第１のフリップフロップの出力がアク
   ティブでかつ前記デコーダの出力がアクティブでかつゼ
   ロクロスが検出された時にアクティブにセットされ、前
   記デコーダの出力がアクティブである期間にゼロクロス
   が検出されなかった時にインアクティブにリセットされ
   るように動作することを特徴とする周波数検出回路。