JPH036027A - ポリシリコンから形成される構造を形成し、かつ選択的に除去する方法 - Google Patents

ポリシリコンから形成される構造を形成し、かつ選択的に除去する方法

Info

Publication number
JPH036027A
JPH036027A JP2132411A JP13241190A JPH036027A JP H036027 A JPH036027 A JP H036027A JP 2132411 A JP2132411 A JP 2132411A JP 13241190 A JP13241190 A JP 13241190A JP H036027 A JPH036027 A JP H036027A
Authority
JP
Japan
Prior art keywords
polysilicon
layer
silicon oxide
providing
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2132411A
Other languages
English (en)
Inventor
Lewis N Shen
ルイス・エヌ・シェン
Zahra Hadjizadeh-Amini
ザーラ・ハジザデー・アミーニ
James Juen Hsu
ジェームズ・ジューン・シュー
Hsingya A Wang
シャーンヤ・アーサー・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH036027A publication Critical patent/JPH036027A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)
  • Silicon Compounds (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明は、一般的には、軽くドープされたドレイン（
Ｌ　Ｄ　Ｄ）領域を有する電界効果トランジスタ（ＦＥ
Ｔｓ）の製作に関するものであり、より特定的には、Ｌ
ＤＤスペーサの形成および除去に関するものである。
関連技術の説明 軽くドープされたドレイン（ＬＤＤ）領域は、通常ＦＥ
Ｔにおけるチャネル領域の長さを減することにおいて使
用され、それによってトランジスタの大きさを減じる。
チャネル領域の長さにおける減少は、チャネル領域から
ソースおよびドレイン領域を分離するＬＤＤ領域により
可能にされ、かつ従って、ソースおよびドレインピンチ
オフ領域において、電界を減少させることにより、チャ
ネル破壊電圧を増加させ、かつ電子衝撃イオン化（熱電
子効果）を減じる。
ＬＤＤ領域を有するＦＥＴは、典型的には、サブストレ
ートの活性領域において製作される。活性領域は、ＦＥ
Ｔを同一のサブストレートにおいて形成される他の装置
から電気的に分離するフィールド酸化物（Ｆ　ＯＸ）領
域により、境界をなされる。従来の処理技術は、ゲート
をマスクとして使用するＮ／Ｐ形のドーパントの軽い添
加量により、ゲートの双方の端部に領域を注入するため
に利用される。注入により形成される２つのＮ−／Ｐ−
領域は、ゲートの下に横たわるチャネルを規定する。（
Ｎ形かまたはＰ形のドーパントが利用されてもよく、か
つ以下の議論は、ただ便宜上のためだけに、ただＮ形ド
ーパントだけを参照する。
Ｎ形かまたはＰ形のドーパントが使用されてもよい、あ
る場合には、ドーパントの形はＮ／Ｐとして注目される
であろう。）全体の構造の上に、スペーサ材料層が形成
され、ゲートの端部にスペーサが残存するようにエツチ
ングされる。これらのスペーサは、ゲート構造に隣接し
たＮ−／Ｐ−領域の部分の上に横たわる。その後は、Ｎ
”　／Ｐ”ソースおよびドレイン領域を形成するように
、ＮＺＰ形ドーパントのより重い添加量により、第２の
注入が行なわれる。第２の注入の間、スペーサは、下に
横たわるＮ−／Ｐ−領域をマスクする。
第２の注入を受けないＮ−／Ｐ−領域は、Ｉ、ＤＤ領領
域なる。こうして、スペーサの幅は、注入されたＬＤＤ
領域の幅を規定する。
スペーサを形成する従来の方法は、スペーサ材料層の全
体のエツチングを行なうことである。スペーサ材料層の
厚さにおいて不均一性があるので、かつ全体のウェーフ
ァー区域にわたるエツチング速度の不均一性のために、
オーバ・エツチングが生じるウェーファーの区域および
スペーサ材料層の不完全な除去がある他の区域がある。
従来は、スペーサ材料層は、酸化物（通常は、ＣＶＤ酸
化物）であり、かつ酸化物層がゲートの上部からおよび
ソースおよびドレイン領域の上に横たわる活性領域の部
分から、完全に除去されることは、臨界である。しかし
ながら、ゲートおよびＳ／Ｄ領域からの酸化物の完全な
除去を確実にするために、エッチ液の強度およびエツチ
ング時間が調整されるとき、エッチ液は、しばしばフィ
ールド酸化物領域から材料を除去する。典型的には、フ
ィールド酸化物の１０００ないし２０００オングストロ
ームは、除去される。酸化物損失と呼ばれるフィールド
酸化物の除去は、金属化層およびサブストレートの間の
しきい値破壊電圧を、減少させる。
さらに、酸化物損失は、装置分離の劣化の結果をもたら
す。
さらに、スペーサ材料層の完全な除去にエツチング時間
の基礎をおくよりは、むしろスペーサの適正な幅を与え
る、エツチング時間を選択することが、望ましい。ＬＤ
Ｄ　　ＦＥＴのチャネル破壊電圧および熱電子効果に抵
抗するためのそれの能力を、ＬＤＤ領域の幅を増加させ
ることにより、増加させることができるが、ＬＤＤ領域
は、トランジスタチャネルの直列抵抗を増加させ、かつ
ＦＥＴの電流駆動可能出力を劣化させることができる。
結果として、最適なＬＤＤ幅が達成されるように、製作
プロセスを制御することが、重要である。
酸化物損失を減少する、１つの提案された方法は、熱酸
化物、たとえば５ｔ０２の薄い層から（サブストレート
を保護するために）および熱酸化物の上に横たわるポリ
シリコンのより厚い層から、スペーサ材料層を形成する
ことである。次いで、ポリシリコン層は、シリコン酸化
物に対するよりは、ポリシリコンに対するずっと高いエ
ツチング速度を有するエッチ液により、エツチングされ
、ゲートの端部に、スペーサを形成する。エッチ液はポ
リシリコンを選択的にエツチングするため、酸化物層は
下に横たわるＦＯＸ領域をエツチングから保護し、それ
によって酸化物損失を減少させる。
もしスペーサが酸化物から形成されれば、スペーサは装
置において残されてもよい−一なぜならば、酸化物は絶
縁物であり、酸化物は装置の電気的特性を妨げないから
である。ポリシリコンは、導電性であり、装置が完了さ
れる前に除去されねばならない。しかしながら　Ｎｌ″
／Ｐ”注入の後で、ポリシリコンスペーサを除去するこ
とは、非常に困難である、なぜならば、注入プロセスは
、ポリシリコンの表面上に、表皮を形成するからであり
、Ｐ形ドーパント硼素の場合には、表皮は硼素表皮であ
る。次いで装置は、エッチ液がポリシリコンスペーサの
上の表皮を貫通するために十分長い期間、通常は、エッ
チ液がソースおよびドレイン領域を保護する酸化物層を
貫通し、かつＦＯＸ領域から重大な量の酸化物を除去す
ることを許容する期間、エッチ液に露出されねばならな
い。
保護酸化物層を貫通した後で、エッチ液は、ソースおよ
びドレイン領域におけるサブストレートをアタックし、
それによって、製作されている装置を破壊する。
発明の概要 したがって、この発明の目的は、酸化物損失を減少する
ＬＤＤスペーサを形成し、かつ除去する方法を提供する
ことである。
この発明のさらに他の目的は、ソースおよびドレイン領
域を保護する酸化物層を除去することなしに、ポリシリ
コンスペーサを除去する、高度に選択的なエツチングを
形成する方法を提供することである。
この発明のこれらおよび他の目的は、ポリシリコンスペ
ーサを除去するために、ポリシリコンスペーサの高度に
選択的な等方性エツチングを行なうことができることを
確実にするために、酸化物層およびポリシリコン層を処
理することにより、達成される。エツチングの高度の選
択性は、エッチ液がポリシリコンスペーサを、酸化物層
の下のサブストレートを損傷することまたは酸化物損失
を引起こすことなしに、除去するであろうことを、確実
にする。
ポリシリコン層の処理は、それのエツチング速度を増加
するためにポリシリコンをドープすることを含み、この
ドーピングは、好ましくは、ポリシリコンの増加させら
れたエツチング速度により与えられる、向上させられた
選択性がスペーサの形成および除去の間利用されてもよ
いように、スペーサを形成するために使用されるブラン
ケットエツチングの前に行なわれる。酸化物層の処理は
、酸化物層を介して、ソースおよびドレイン（Ｎ”／Ｐ
＋）領域を注入する後での、酸化物層の迅速な熱焼きな
ましくＲＴ　Ａ）を含む。この注入は、酸化物層のエツ
チング速度を増加させ、かつ酸化物層が不均一にエツチ
ングされることを引起こして、酸化物を損傷する。ＲＴ
Ａプロセスは、ポリシリコンスペーサの上にただ極めて
薄い酸化物表皮を形成し、また酸化物層への損傷を治癒
し、それによって酸化物層のエツチング速度を減少させ
、かつ酸化物層より迅速にスペーサをエツチングするた
めの能力を、維持する。
この発明に従って、ポリシリコンから形成される構造を
形成し、かつ選択的に除去する方法は、（ａ）サブスト
レートを準備するステップと、（ｂ）サブストレートの
上にシリコン酸化物層を設けるステップと、（Ｃ）シリ
コン酸化物より速くポリシリコンをエツチングするエッ
チ液のために、ポリシリコン層のエツチング速度を増加
するようにドープされたポリシリコン層を、酸化物層の
上に設けるステップと、（ｄ）ポリシリコン構造を形成
するようにポリシリコン層の部分を除去す、るステップ
と、（ｅ）シリコン酸化物より速くポリシリコンをエツ
チングするエッチ液により、ポリシリコン構造を除去す
るステップとを含む。
この発明に従った軽くドープされたドレイン領域を有す
る半導体装置を製作する方法は、サブストレートの上に
ゲートを準備するステップと、ゲートをマスクとして使
用して軽くドーピングされた領域を注入するステップと
、ゲートおよびサブストレートの上に横たわる酸化物層
を設けるステップと、酸化物層の上に横たわるポリシリ
コン層を設けるステップと、ゲートの端部にスペーサを
形成するようにポリシリコン層をエツチングするステッ
プと、軽くドープされた領域の部分をマスクするように
スペーサを使用してソースおよびドレイン領域を注入す
るステップと、スペーサをエツチングにより除去するス
テップとを含み、この方法は、ポリシリコン層をエツチ
ングするより前にポリシリコン層をドープするステップ
と、ソースおよびドレイン領域が注入される後でかつス
ペーサが除去される前に、装置を迅速な熱焼きなましに
より処理するステップとを含むことを、特徴とする。
好ましい実施例の説明 この発明の方法は、ＦＥＴの形成に関して述べられるで
あろう。しかしながら、この方法は、シリコン酸化物に
関してポリシリコンの選択的なエツチングを必要とする
他の方法、たとえば、バイポーラ装置を含む他の型の半
導体装置を形成するために使用される方法、他のシリコ
ンを基礎とした構造を形成する方法およびシリコンを基
礎とした構成要素から小形モータおよび／またはロボッ
トを形成するために使用される方法に、適用できる。
Ｎ形不純物（たとえば、リン）の背景によりド−プされ
た、サブストレート（ウェーファー）１０が、第１図に
おいて示される。以下に論じられたように、選択された
ドーパントは、便宜上で、かつこの発明の方法は、エン
ハンスメントモードおよびデイブレーションモードの双
方の装置に適用される。従来の製作技術を使用して、活
性領域１３を規定するようにフィールド酸化物領域１２
がウェーファー上に形成され、かつゲート構造１４が活
性領域１３において形成される。
軽くドープされた領域１６　Ｌ−２を形成するように、
Ｐ形ドーパントが注入される。注入添加量は、軽くドー
プされた領域１６１−２がＰ−電気的特性を有するよう
に、選択される。ＬＤＤ軽くドープされた領域１６１−
２を注入するために使用されるＰ形ドーパントは、たと
えば、ＢＦ２でもよく、注入添加量は、たとえば６Ｘ１
０”ｃｍ−’でもよい。軽くドープされた領域１６１−
２の部分は、活性領域１３において形成される、ＦＥＴ
のＬＤＤ領域となるであろう。
第２図において示されるように、薄いエツチングストッ
プ層１８（約１００ないし５００オングストローム）が
、サブストレー）１０の活性領域１３の上およびゲート
構造１４の上に形成される。
エツチングストップ層は、好ましい実施例においては従
来の酸化技術を使用して形成される熱酸化物である、シ
リコン酸化物層でもよい。酸化プロセスは、フィールド
酸化物領域１２の上に酸化物層を形成せず、むしろ少量
の酸化物が、フィールド酸化物領域１２およびサブスト
レート１０の中間層において、成長される。
スペーサ材料層２０が、酸化物層１８の上に形成される
。スペーサ材料層２０はポリシリコンから形成され、か
つ５００ないし８０００オングストロームの厚さを有す
る。配置される後で、ポリシリコン層２０は、平方当り
約２０ないし１０００オームの抵抗率を達成するように
、Ｎ形ドーパントによりドープされる。ドーピングの方
法は、イオン注入または気相拡散でもよい。好ましい実
施例において、ポリシリコン層２０は、約３０分間、約
８７５℃の温度で、ＰＯＣｌ３ガスの大気において、ド
ープされる。代替的には、スペーサ材料層２０は、ＣＶ
Ｄによりリンドープされたポリシリコン層を形成するよ
うに、ＰＨ３およびシラン（ＳｉＨａ）を含むガスを使
用することにより、ドープされた層として生成されても
よい。
次いで、第３図に示されるように、ポリシリコン層２０
が、ゲート構造１４の端部にただスペーサ２４１−２だ
けが残るまでエツチングされる。無効イオンエツチング
（ＲＩ　Ｅ）は、スペーサ材料層２０をエツチングする
ために使用されてもよいエツチングプロセスの、１つの
例である。スペーサ２４の幅を検出し、かつこうして制
御する１つの方法は、それを引用することによりここに
援用される、米国特許出願連続番号第３１３，９８４号
において、開示される。
第４図において示されるように、スペーサ２４１−２の
形成の後で　Ｎ　＋　ソースおよびドレイン領域２６１
−２を形成するように、イオン注入が行なわれる。当該
技術分野において公知のように、ソース／ドレイン（Ｓ
／Ｄ）注入は、従来の技術に従って行なわれ、注入され
たイオンの拡散（または活性化）を含んでもよい。Ｓ／
Ｄ注入の間、スペーサ２４．２は、スペーサ２４１−２
の下に横たわる軽くドープされた領域１６１−２の部分
において、イオン注入を妨げるように、マスクとして働
く。
Ｓ／Ｄ注入の後で、残余のポリシリコン材料すなわちス
ペーサ２４１−２のすべてを除去することが、重要であ
る。残る如何なるポリシリコンも、装置の動作を減じる
漏れ電流をつくってもよい。
スペーサ２４を除去するために、酸化物層１８を介して
エツチングすることなしにスペーサ２４１２のポリシリ
コン部分を除去する、高選択性エツチングプロセスを行
なうことが、望ましい。さらに、エツチングプロセスは
等方性であることが、望ましい。しかしながら、酸化物
層１８は、酸化物層を貫通するＳ／Ｄ注入の間に損傷さ
れる。酸化物層への損傷は、酸化物層のエツチング速度
を増加し、ポリシリコンを選択的にエツチングし、かつ
シリコン酸化物をエツチングしないエッチングプロセス
が、シリコンの損傷された酸化物に関して、同一の選択
性を有することを確実にすることを、困難にする。
酸化物１８を治癒する（または、酸化物層１８への損傷
を回復する）ために、酸化物層１８は、焼きなましされ
る。焼きなましプロセスの間の酸化を妨げるために、焼
きなましは、約１００秒より少ない時間（好ましい実施
例においては、２０秒）の問、約６００℃から約１２０
０℃におよぶ温度（好ましい実施例においては、９００
℃）で、不活性（非酸化）大気（好ましい実施例におい
ては、窒素（Ｎ２）またはアルゴン（Ａｒ））において
行なわれる、ＲＴＡプロセスである。ＲＴＡプロセスの
時間および温度は、釣り合されねばならない一一低い温
度はより長い処理時間を必要とする、ところがより高い
温度はより短い処理時間を必要とする。ＲＴＡプロセス
は、ソースおよびドレイン領域２６１−２を形成するよ
うにＳ／Ｄ注入において注入されるイオンを活性化し、
別個の活性化ステップのための必要を解消してもよい。
ＲＴＡプロセスの後で、スペーサ２４□−２を除去する
ために、エツチングプロセスが行なわれる。
エッチ液は、シリコン酸化物よりずっと速い速度でポリ
シリコンを選択的にエツチングするためのそれの能力の
ために、選択される。そのようなエッチ液の１つの例は
、硝酸、酢酸、フッ化水素酸およびヨウ素の結合である
。エッチ液の濃度は、制御目的のために約３０秒のエツ
チング時間を生ずるために最適化される。特に、より短
いエツチング時間、すなわち、エッチ液が、酸化物層１
８を貫通する前にエッチ液から構造を除去することをよ
り困難にする、より速いエツチング速度を有することは
、より少なく有利である。
発明者は、硼素をＰ形ドーパントとして使用するＳ／Ｄ
注入は、スペーサ２４のポリシリコン部分の上に「表皮
」を形成することを、決定している。この表皮は、エッ
チ液がポリシリコンを除去できる前に貫通されねばなら
ない、硼素の豊富な膜である。Ｎ形ドーパントによりド
ープされたポ“リシリコンを使用してスペーサ２４＋−
２を形成することは、硼素Ｓ／Ｄ注入の間スペーサ２４
１−２のポリシリコン部分の上での表皮形成の効果を大
いに減少させることになる。ＰＯｃ、、ドーピングの利
益を達成するために、ポリシリコンは・Ｓ／Ｄ注入より
前にＰＯＣｌ３によりドープされねばならない。
ポリシリコンをドープすることのおよびＲＴＡプロセス
の利益は、実験的に示されており、第５図ないし第８図
に関して論じられるであろう。論じられた実験的な結果
のすべてのために、１３００ｃｃの硝酸、１００ｃｃの
フッ化水素酸、５６００ｃｃの酢酸および２グラムのヨ
ウ素を含むエッチ液、シリコン酸化物の上のポリシリコ
ンのために高い選択性を有するエッチ液を使用して、エ
ツチングが行なわれた。
第５図は、曲線工ないしＶを有するグラフである。第５
図は、本件発明のＲＴＡプロセスの利益を示す。曲線Ｉ
（ロ）は、形成の後で、処理されない、すなわちドーピ
ング、焼きなまし、またはＲＴＡ処理のない、ポリシリ
コンの制御試料のためのエツチング速度を示す。４０秒
間ポリシリコンのエツチングが生じないという事実は、
ポリシリコンの上に酸化物層が存在していたことを示す
。
曲線ｎ　（０）は、ソースおよびドレイン領域２６１−
２を形成するために使用されるＳ／Ｄ注入のようなりＦ
２によるイオン注入を受けさせられるポリシリコン試料
のための、エツチング速度を示す。曲線■は、イオン注
入がポリシリコン層の上に表皮を形成することおよびエ
ッチ液が約９０秒の間この表皮を貫通しないことを、示
す。
曲線ｍ　（ｘ）は、Ｓ／Ｄ注入を受けさせられ、かつ次
いで電気炉管において焼きなましされるポリシリコン層
のためのエツチング速度を示す。焼きなましの間にポリ
シリコン層上に酸化物層が形成され、かつ従ってエッチ
液は約６５秒間酸化物層を貫通しなかった。
曲線■（Δ）およびＶ（）は、Ｓ／Ｄ注入および次いで
ＲＴＡを窒素周囲において９００℃で、２０秒問および
６０秒間、それぞれに受けさせられる、ポリシリコン層
のための、エツチング速度を示す。曲線■、■およびＶ
は、焼きなましが、ポリシリコンの制御試料に関してお
よびそれを介して注入が行なわれなかった焼きなましさ
れていないポリシリコンに関して、ポリシリコンのエツ
チング速度を改良することを、示す。さらに、曲線■お
よびＶは、ＲＴＡプロセスがポリシリコン層の上に非常
に薄い表皮を形成し、かつ従ってポリシリコンのエツチ
ングが、エッチ液への露出の２０秒以内に開始すること
を、示す。
第６図は、ポリシリコン層２０のＰＯＣｌ、ドーピング
の利益を、例示する。曲線■（ロ）は、それを介してソ
ースまたはドレイン注入が行なわれたが、焼きなましま
たはＲＴＡプロセスにより処理されていない、ＰＯＣｌ
３　ドープされたポリシリコン層のためのエツチング速
度を示す。曲線■により示されるエツチング速度は、毎
分４６００オングストロームより大きい。
曲線■（）および■（Δ）は、ドープされておらず、そ
れを介して注入が行なわれておらず、ＲＴＡプロセスを
２０秒問および６０秒間それぞれに受けさせられる、ポ
リシリコン膜のためのエツチング速度を、示す。曲線■
および■のためのエツチング速度は、毎分約１３００オ
ングストロームである。
曲線ＩＸ　（０）は、それを介して注入が行なわれ、か
つ電気炉管において、アルゴン大気において、９００℃
の温度で、３０分間焼きなましされる、ドープされてい
ないポリシリコン膜のためのエツチング速度を、示す。
曲線■のためのエツチング速度は、毎分約１５００オン
グストロームで、焼きなましプロセスは、ポリシリコン
のエツチングを約９０秒間妨げたポリシリコンの上の酸
化物表皮を、形成した。
曲線Ｘ　（ｘ）は、ドープされておらず、注入または焼
きなましプロセスを受けさせられないポリシリコン層の
ためのエツチング速度は、毎分約８００オングストロー
ムであることを、示す。Ｐ。
ｃ、，ドープされたポリシリコンのエツチング速度は、
ドープされていないポリシリコンより、３゜５＠以上大
きい。
第７図は、４つのドープされたポリシリコン膜のための
エツチング速度を、示す。曲線ＸＴ（ロ）は、ＰＯｃ、
、ドープされた制御試料に関するものである。曲線Ｘｎ
（０）は、Ｓ／Ｄ注入を受けさせられる、ｐｏｃｔ、　
　ドープされたポリシリコン膜に関するものである。曲
線ＸＩ［Ｉ（Δ）およびＸＩＶ（）は、注入およびＲＴ
Ａプロセスを、２０秒問および６０秒間それぞれに受け
させられた、ＰＯＣｌ３　ドープされたポリシリコン膜
に関するものである。
第８図は、Ｓ／Ｄ注入により損傷される酸化物層を治癒
するための、ＲＴＡプロセスの利益を示す。曲線ＸＶ（
ロ）は、平坦な酸化物の制御試料のための、エツチング
速度を示す。曲線ＸＶＩ　（０）は、Ｓ／Ｄ注入を受け
させられる酸化物のためのエツチング速度は、制御試料
のそれよりずっと高いことを、示す。Ｓ／Ｄ注入を受け
させられ、次いで焼きなましされる酸化物のためのエツ
チング速度は、曲線Ｘ■（ｘ）により示され、ソース／
ドレイン注入および次いでＲＴＡプロセスを、２０秒問
および６０秒間それぞれに受けさせられる、酸化物試料
のためのエツチング速度は、曲線Ｘ■（Δ）およびＸＩ
Ｘ（）により示される。明らかにＲＴＡ処理され、注入
された酸化物のためのエツチング速度は、治癒されない
（ＲＴＡ処理されない）注入された酸化物のためのエツ
チング速度より低く、したがって、酸化物に対するポリ
シリコンのためのエツチング選択性は、ＲＴＡ処理によ
り向上させられる。
以下の表は、実験的な結果がこの発明の利益をどのよう
に示すかを理解するために有用であろう。
曲線　　　　　　　　　ＰＯＣＬｓ　　　　注入　　　
　焼きなまし　ＲＴＡｌ、　Ｘ　　　　　なし　　なし
　　なし　　なし■　　　　　　なし　　あり　　なし
　　なし■、■　　　　　なし　　あり　　あり　　な
し■、■　　　　なし　　あり　　なし　　ありＶ、■
　　　　なし　　あり　　なし　　ありｖｒ、ｘｎ　　
　　あり　　あり　　なし　　なしＸＩ　　　　　　あ
り　　なし　　なし　　なしｘｍ、　ｘｒｖ　　　あり
　　あり　　なし　　あり曲線■対画線■の比較および
曲線Ｉ対油線ＸＩの比較は、ＰＯＣｌ、　ドーピングの
利益を示す。
ＰＯＣｌ３　ドープされたポリシリコンのエツチングは
、ドーピングされていないポリシリコンのエツチングよ
りずっと早く始まり、ポリシリコン上の硼素表皮がＰＯ
Ｃｌ、ドープされたポリシリコンのためには、ずっと薄
いことを示す。さらに、ドープされたポリシリコンのエ
ツチング速度は、ドープされていないポリシリコンのエ
ツチング速度より、ずっと大きい。
曲線■およびＶ対面線Ｘ■およびＸｒＶは、ＰＯＣｌ３
　ドーピングがポリシリコンのエツチング速度を増加さ
せることを、示す。
この発明の方法の多くの特徴および利点は、明細書から
、当業者には明らかであろう。以下の請求の範囲は、こ
の発明の方法の範囲内に属する、すべての修正および均
等物を包含するように意図される。
【図面の簡単な説明】
第１図ないし第４図は、本件発明の方法を述べるために
有用な、部分断面図である。 第５図ないし第８図は、本件発明の方法の有益な効果を
述べるために有用なグラフである。 図において、１０はサブストレート、１２はフィールド
酸化物領域、１３は活性領域、１４はゲート構造、１６
１−２は軽くドープされた領域、１８は酸化物層、２０
はスペーサ材料層、２４＋−２はスペーサ、２６＋−２
はＮ＋ソースおよびドレイン領域である。

Claims (13)

    【特許請求の範囲】
  1. （１）ポリシリコンから形成される構造を形成し、かつ
    選択的に除去する方法であって、ａ、サブストレートを
    準備するステップと、ｂ、サブストレートの上に、シリ
    コン酸化物層を設けるステップと、 ｃ、酸化物層の上に、シリコン酸化物より速くポリシリ
    コンをエッチングするエッチ液のために、ポリシリコン
    層のエッチング速度を増加させるようにドープされるポ
    リシリコン層を設けるステップと、 ｄ、ポリシリコン構造を形成するように、ポリシリコン
    層の部分を除去するステップと、 ｅ、シリコン酸化物より速くポリシリコンをエッチング
    するエッチ液により、ポリシリコン構造を除去するステ
    ップとを含む方法。
  2. （２） ｆ、前記ステップｄの後で、酸化物層を介してサブスト
    レートの領域を注入するステップと、ｇ、前記ステップ
    ｆの後でかつ前記ステップｅの前に、装置を迅速に熱に
    より焼きなましするステップとをさらに含む、請求項１
    に記載の方法。
  3. （３）前記ステップｄは、ＰＯＣｌ＿３ガスを使用する
    ポリシリコン層をドープすることを含む、請求項１に記
    載の方法。
  4. （４）サブストレートの上にゲートを設けて、ゲートを
    マスクとして使用して軽くドープされた領域を注入し、
    ゲートおよびサブストレートの上に横たわる酸化物層を
    設けて、酸化物層の上に横たわるポリシリコン層を設け
    て、ゲートの端部にスペーサを形成するようにポリシリ
    コン層をエッチングし、軽くドープされた領域の部分を
    マスクするようにスペーサを使用して酸化物層を介して
    ソースおよびドレイン領域を注入し、エッチングにより
    スペーサを除去することにより、軽くドーピングされた
    ドレイン領域を有する半導体装置を製作する方法であっ
    て、この方法は、 ａ、スペーサを形成するようにポリシリコン層をエッチ
    ングする前にポリシリコン層をドープするステップと、 ｂ、ソースおよびドレイン領域が注入される後で、スペ
    ーサが除去される前に、迅速な熱焼きなましにより、装
    置を処理するステップとを含むことを特徴とする、方法
    。
  5. （５）ステップａは、ＰＯＣｌ＿３ガスを使用してポリ
    シリコン層をドープすることを含むことを、さらに特徴
    とする、請求項４に記載の方法。
  6. （６）ステップｂは、不活性大気において、約６００な
    いし１２００℃の温度で、約１０ないし１００秒間焼き
    なましすることを含むことを、さらに特徴とする、請求
    項４に記載の方法。
  7. （７）軽くドープされたドレイン領域を有する半導体装
    置を形成する方法であって、 ａ、活性領域を有するサブストレートを準備するステッ
    プと、 ｂ、活性領域の部分の上に、ゲートを設けるステップと
    、 ｃ、活性領域およびゲートの上に、シリコン酸化物の層
    を設けるステップと、 ｄ、シリコン酸化物層の上に、シリコン酸化物より速く
    ポリシリコンをエッチングするエッチ液のために、ポリ
    シリコン層のエッチング速度を増加させるようにドープ
    されたポリシリコン層を設けるステップと、 ｅ、シリコン酸化物より速くポリシリコン層をエッチン
    グするエッチ液を利用して、スペーサを形成するように
    ポリシリコン層をエッチングするステップと、 ｆ、シリコン酸化物より速くポリシリコンをエッチング
    するエッチ液により、スペーサを除去するステップとを
    含む、方法。
  8. （８）前記ステップｄは、（ｉ）ポリシリコン層を設け
    るサブステップと、（ｉｉ）ＰＯＣｌ＿３ガスを使用し
    て、ポリシリコン層をドーピングするサブステップとを
    含む、請求項７に記載の方法。
  9. （９）軽くドープされたドレイン領域を有する半導体装
    置を形成する方法であって、 ａ、活性領域を有するサブストレートを準備するステッ
    プと、 ｂ、活性領域の部分の上に、ゲートを設けるステップと
    、 ｃ、活性領域およびゲートの上に、シリコン酸化物の層
    を設けるステップと、 ｄ、シリコン酸化物層の上に、ポリシリコン層を設ける
    ステップと、 ｅ、シリコン酸化物より速くポリシリコン層をエッチン
    グするエッチ液を利用して、スペーサを形成するように
    、ポリシリコン層をエッチングするステップと、 ｆ、酸化物層を介して、ソースおよびドレイン領域を注
    入するステップと、 ｇ、前記ステップｆの後で、装置を迅速に熱により焼き
    なましするステップと、 ｈ、シリコン酸化物より速くポリシリコンをエッチング
    するエッチ液により、スペーサを除去するステップとを
    含む、方法。
  10. （１０）軽くドープされたドレイン領域を有する半導体
    装置を形成する方法であって、 ａ、活性領域を有するサブストレートを準備するステッ
    プと、 ｂ、活性領域の部分の上に、ゲートを設けるステップと
    、 ｃ、活性領域およびゲートの上に、シリコン酸化物の層
    を設けるステップと、 ｄ、シリコン酸化物層の上に、ポリシリコン層を設ける
    ステップと、 ｅ、シリコン酸化物より速くポリシリコンをエッチング
    するエッチ液のために、ポリシリコン層のエッチング速
    度を増加させるように、ポリシリコン層をドープするス
    テップと、 ｆ、シリコン酸化物より速くポリシリコン層をエッチン
    グするエッチ液を利用して、スペーサを形成するように
    、ポリシリコン層をエッチングするステップと、 ｇ、酸化物層を介して、ソースおよびドレイン領域を注
    入するステップと、 ｈ、前記ステップｇの後で、装置を迅速に熱により焼き
    なましするステップと、 ｉ、シリコン酸化物より速くポリシリコンをエッチング
    するエッチ液により、スペーサを除去するステップとを
    含む、方法。
  11. （１１）前記ステップｅは、ＰＯＣｌ＿３ガスを使用し
    てポリシリコン層をドープすることを含む、請求項１０
    に記載の方法。
  12. （１２）前記ステップｈは、不活性大気において、約６
    ００ないし１２００℃の温度で、約１０ないし１００秒
    間の焼きなましを含む、請求項１０に記載の方法。
  13. （１３）軽くドープされたドレイン領域を有する、電界
    効果トランジスタ（ＦＥＴ）を製作する方法であって、
    順次に、 ａ、フィールド酸化物領域により規定される活性領域を
    有する、サブスレートを準備するステップと、 ｂ、活性領域の第１の部分の上に、ゲートを設けるステ
    ップと、 ｃ、ゲートをマスクとして使用して、活性領域に、軽く
    ドープされた領域を注入するステップと、ｄ、活性領域
    の上におよびゲートの上に、シリコン酸化物層を設ける
    ステップと、 ｅ、酸化物層の上に、ポリシリコン層を設けるステップ
    と、 ｆ、シリコン酸化物より速くポリシリコンをエッチング
    するエッチ液のために、ポリシリコンのエッチング速度
    を増加するように、ＰＯＣｌ＿３ガスを使用して、ポリ
    シリコン層をドープするステップと、 ｇ、シリコン酸化物より速くポリシリコンをエッチング
    するエッチ液を使用して、ゲートの端部にスペーサを形
    成するように、ポリシリコン層をエッチングするステッ
    プと、 ｈ、スペーサをマスクとして使用して、軽くドープされ
    たドレイン領域のそれぞれに、ソースおよびドレイン領
    域を注入するステップと、 ｉ、酸化物層のエッチング速度を減少させるように、非
    酸化大気において、ＦＥＴを迅速に熱により焼きなまし
    するステップと、 ｊ、硝酸、フッ化水素酸、酢酸およびヨウ素を含むエッ
    チ液を使用して、スペーサを除去するステップとを含む
    、方法。
JP2132411A 1989-05-23 1990-05-22 ポリシリコンから形成される構造を形成し、かつ選択的に除去する方法 Pending JPH036027A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/355,634 US5013675A (en) 1989-05-23 1989-05-23 Method of forming and removing polysilicon lightly doped drain spacers
US355,634 1989-05-23

Publications (1)

Publication Number Publication Date
JPH036027A true JPH036027A (ja) 1991-01-11

Family

ID=23398199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2132411A Pending JPH036027A (ja) 1989-05-23 1990-05-22 ポリシリコンから形成される構造を形成し、かつ選択的に除去する方法

Country Status (5)

Country Link
US (1) US5013675A (ja)
EP (1) EP0399664B1 (ja)
JP (1) JPH036027A (ja)
AT (1) ATE154725T1 (ja)
DE (1) DE69030934T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221632A (en) * 1990-10-31 1993-06-22 Matsushita Electric Industrial Co., Ltd. Method of proudcing a MIS transistor
US5225378A (en) * 1990-11-16 1993-07-06 Tokyo Electron Limited Method of forming a phosphorus doped silicon film
KR940005293B1 (ko) * 1991-05-23 1994-06-15 삼성전자 주식회사 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
US6081010A (en) 1992-10-13 2000-06-27 Intel Corporation MOS semiconductor device with self-aligned punchthrough stops and method of fabrication
CN1881620B (zh) * 1993-10-01 2010-06-23 株式会社半导体能源研究所 半导体器件及其制造方法
KR950019922A (ko) * 1993-12-28 1995-07-24 김주용 다결정실리콘 습식식각용액
JP3325992B2 (ja) * 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5686329A (en) * 1995-12-29 1997-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a metal oxide semiconductor field effect transistor (MOSFET) having improved hot carrier immunity
US5756381A (en) * 1996-10-09 1998-05-26 Advanced Micro Devices, Inc. Method providing, an enriched source side extension and a lightly doped extension
US5904528A (en) * 1997-01-17 1999-05-18 Advanced Micro Devices, Inc. Method of forming asymmetrically doped source/drain regions
US5824584A (en) * 1997-06-16 1998-10-20 Motorola, Inc. Method of making and accessing split gate memory device
IT1305829B1 (it) * 1998-06-05 2001-05-16 St Microelectronics Srl Recupero del danneggiamento dell'ossido di campo causato da processidi impiantazione ionica ad alta energia e procedimenti di
US6093610A (en) * 1998-06-16 2000-07-25 Texas Instruments Incorporated Self-aligned pocket process for deep sub-0.1 μm CMOS devices and the device
US6274479B1 (en) * 1998-08-21 2001-08-14 Micron Technology, Inc Flowable germanium doped silicate glass for use as a spacer oxide
US6833084B2 (en) * 1999-04-05 2004-12-21 Micron Technology, Inc. Etching compositions
US6358866B1 (en) 1999-05-14 2002-03-19 Imec Vzw Method for post-oxidation heating of a structure comprising SiO2
US6506653B1 (en) 2000-03-13 2003-01-14 International Business Machines Corporation Method using disposable and permanent films for diffusion and implant doping
US6391732B1 (en) 2000-06-16 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned, L-shaped sidewall spacers
JP3970682B2 (ja) * 2002-05-17 2007-09-05 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100965213B1 (ko) 2002-12-30 2010-06-22 동부일렉트로닉스 주식회사 반도체 장치의 트렌지스터 형성 방법
DE10355575B4 (de) 2003-11-28 2010-01-07 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE102009035438B4 (de) * 2009-07-31 2013-02-07 Globalfoundries Dresden Module One Llc & Co. Kg Verwendung von Dielektrika mit großem ε als sehr selektive Ätzstoppmaterialien in Halbleiterbauelementen, sowie Halbleiterbauelemente
CN117410169A (zh) * 2023-12-15 2024-01-16 粤芯半导体技术股份有限公司 多晶硅片的清洗方法及半导体器件的回收方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4383885A (en) * 1980-02-06 1983-05-17 Bell Telephone Laboratories, Incorporated Reactive sputter etching of polysilicon utilizing a chlorine etch gas
JPS58158972A (ja) * 1982-03-16 1983-09-21 Toshiba Corp 半導体装置の製造方法
JPS59138379A (ja) * 1983-01-27 1984-08-08 Toshiba Corp 半導体装置の製造方法
JPS60241267A (ja) * 1984-05-16 1985-11-30 Hitachi Ltd 半導体装置の製造方法
US4727038A (en) * 1984-08-22 1988-02-23 Mitsubishi Denki Kabushiki Kaisha Method of fabricating semiconductor device
EP0173953B1 (en) * 1984-08-28 1991-07-17 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device having a gate electrode
US4859620A (en) * 1985-04-12 1989-08-22 General Electric Company Graded extended drain concept for reduced hot electron effect
FR2601817B1 (fr) * 1986-07-18 1988-09-16 Bois Daniel Procede de fabrication d'un circuit integre comportant un transistor a effet de champ a doubles jonctions et un condensateur
US4728617A (en) * 1986-11-04 1988-03-01 Intel Corporation Method of fabricating a MOSFET with graded source and drain regions
US4789426A (en) * 1987-01-06 1988-12-06 Harris Corp. Process for performing variable selectivity polysilicon etch
US4753898A (en) * 1987-07-09 1988-06-28 Motorola, Inc. LDD CMOS process
US4818714A (en) * 1987-12-02 1989-04-04 Advanced Micro Devices, Inc. Method of making a high performance MOS device having LDD regions with graded junctions
US4855247A (en) * 1988-01-19 1989-08-08 Standard Microsystems Corporation Process for fabricating self-aligned silicide lightly doped drain MOS devices

Also Published As

Publication number Publication date
DE69030934T2 (de) 1998-02-05
EP0399664B1 (en) 1997-06-18
DE69030934D1 (de) 1997-07-24
EP0399664A1 (en) 1990-11-28
ATE154725T1 (de) 1997-07-15
US5013675A (en) 1991-05-07

Similar Documents

Publication Publication Date Title
JPH036027A (ja) ポリシリコンから形成される構造を形成し、かつ選択的に除去する方法
US5372957A (en) Multiple tilted angle ion implantation MOSFET method
US5766969A (en) Multiple spacer formation/removal technique for forming a graded junction
JP3007437B2 (ja) Ｃｍｏｓデバイスの製造方法
US4753898A (en) LDD CMOS process
JP3977013B2 (ja) 個別に最適化されたｎチャネルおよびｐチャネルトランジスタ性能のための除去可能なサイドウォールスペーサを用いるｃｍｏｓプロセス
US5200351A (en) Method of fabricating field effect transistors having lightly doped drain regions
US6344396B1 (en) Removable spacer technology using ion implantation for forming asymmetric MOS transistors
JPS6336147B2 (ja)
US6197647B1 (en) Method of forming ultra-thin oxides with low temperature oxidation
US5821172A (en) Oxynitride GTE dielectrics using NH3 gas
US5851888A (en) Controlled oxide growth and highly selective etchback technique for forming ultra-thin oxide
US5296386A (en) Method of providing lower contact resistance in MOS transistor structures
KR950027916A (ko) 반도체장치의 제조방법
JPS6136975A (ja) 半導体装置
JPH09172176A (ja) Ｍｏｓデバイス製造方法
JP3185386B2 (ja) 半導体装置の製造方法
JP2528660B2 (ja) 化合物半導体導電層の形成方法
KR100268865B1 (ko) 반도체 소자의 제조방법
JP3263956B2 (ja) 半導体装置の製造方法
CN104835786B (zh) 一种制作半导体器件的方法
KR100209229B1 (ko) 반도체 장치의 전계효과트랜지스터 제조방법
JPS63117459A (ja) 絶縁ゲート電界効果トランジスタの製造方法
KR100233831B1 (ko) 모스페트 중첩 소자 제조 방법
KR960006702B1 (ko) 반도체 소자의 콘택 저항 감소방법