JPH0358294A - シングルチップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は読み出し専用メモリ（以下、ＲＯＭという）を
内蔵するシングルチップマイクロコンピュータに関し、
特に、内蔵のＲＯＭのデータを読み出さない場合に動作
を停止させることのできるセンスアンプに関する。

［従来の技術］ ＲＯＭを内蔵するシングルチップマイクロコンピュータ
では、Ｒ．ＯＭのデータを読み出し判別するためにセン
スアンプを使っているものが多く、このセンスアンプに
は回路構成上、定常的に電流電流が流れる箇所がある。

従来、かかるセンスアンプの動作を停止し、電流が流れ
ないようにするのはマイクロコンピュータの動作を止め
るときだけであって、内蔵ＲＯＭを使用しない場合でも
、センスアンプは常に動作状態に留まり定常的な電流が
流れるようになっていた。

［発明が解決しようとする問題点コ 上述した従来のＲＯ’Ｍを内蔵するシングルチップマイ
クロコンピュータではセンスアンプがマイクロコンピュ
ータの動作を停止するときのみ停止状態になるので、′
内装Ｒ　Ｏ　Ｍを使用せずセンスアンブを動作させる必
要のない場合でも、センスアンプが動作したままになっ
ており、消費電流が多いという欠点がある。

［発明の従来技術に対する相違点コ 上述した従来のＲＯＭを内蔵するシングルチップマイク
ロコンピュータに対し、本発明はマイクロコンピュータ
の動作停止時以外に内Ｒ　Ｒ　Ｏ　Ｍを使用しない場合
にもセンスアンプの動作を止めるという相違点を有する
。

［問題点を解決するための手段］ 本発明の要旨は、中央処理部と、データコードを保持す
る読み出し専用メモリ部と、該読み出し専用メモリ部か
らデータコードを読み出すセンスアンプとを有するシン
グルチップマイクロコンピュータにおいて、読み出し専
用メモリ部からデータコードを読み出さないときには制
御信号に応答して上記センスアンプを動作停止状態にす
る制御回路を含むことである。

［発明の作用コ 本発明に１系るマイクロコンピュータでは、読み出し専
用メモリからデータコートを読み出さない間は、制御回
路がセンスアンプの動作を停止させる。

［実施例］ 次に、本発明の実施例について図面を参！ｌｇシて説明
する。

第１図は本発明の第１実施例を示すプロ・ンク図である
。ＲＯＭＩに保持されたデータは、センスアンブ２によ
って読み出され、ＣＰＵ３へ供給ざれる。センスアンブ
２には、制御信号ＣＬＴが人力しており、ＲＯＭＩを使
用しない場合には、センスアンブ２の動作を停止できる
ように構成されている。

次に、第１図のセンスアンプの具体的な回路例を第２図
に示し、その動作について説明をする。

Ｐ型電界効果トランジスタ（以下、Ｐ型ＦＥＴという）
１は、ソース端子を電源電圧＋ＶＣＣに、ドレイン端子
をＰ型ＦＥＴ２と４のゲート人力に、ゲート入力はイン
パータ７の出力に接続し、Ｐ型ＦＥＴ２と４のソース端
子は電凋電圧＋■ＣＣに、ゲート入力をＰ型ＦＥＴ４の
ドレイン端子に接続している。

Ｎ型電界効果トランジスタ（以下、Ｎ型ＦＥＴという）
３は、ソース端子をＧＮ，Ｄに、ゲート入力は比較基準
電圧ＶＲＥＦに接続し、ドレイン端子をＰ型ＦＥＴ２の
ドレイン端子と接続してインバータ８の人力としている
。Ｎ型ＦＥＴ５はソース端子をＲＯＭに接続し、トレイ
ン端子はＰ型ＦＥＴ４のトレイン端子と接続してＰ型Ｆ
ＥＴ２と４のゲート入力としており、ゲート人力はＮＯ
Ｒゲート９の出力に接続している。

ＮＯＲゲート９は人力の１つをＲＯＭに、もう１つの人
力をＯＲゲート６の出力に接続している。

ＯＲゲート６の出力はインバータ７とＮＯＲゲート９へ
入力しており、入力の１つはマイクロコンピュータの動
作停止信号ＳＴＢ、もう１つの入力は内ＲＲＯＭを使用
しない場合に出力される信号ＲＬに接続している。Ｐ型
ＦＥＴ２と４，　　Ｎ型ＦＥＴ３と５，インバータ８に
よってセンスアンプ２００が構成されている。Ｐ型ＦＥ
Ｔ　１とインハータ７、ＯＲゲート６とＮＯＲゲート９
はセンスアンプの動作を停止するために設けた制御回路
３００てある。

Ｐ型ＦＥＴ２と４，　　Ｎ型ＦＥＴ５のゲート人力信号
と比較基準電圧ＶＲＥＦの電圧は、いずれも電源電圧十
ＶＣＣとＧＮＤの間の中間電位となるため、Ｐ型ＦＥＴ
２と４，　　Ｎ型ＦＥＴ３と５はすべてオン状態となる
。このためＰ型ＦＥＴ２からＮ型ＦＥＴ３を通して定常
的に電流が流れている。

またＲＯＭの電位がＧＮＤてあればＰ型ＦＥＴ４とＮ型
ＦＥＴ５の間にも同様に電流が流れてしまう。消費電流
を少なくするためにマイクロコンピュータの動作を停止
させるときには、ＳＴＢという信号に論理値１（電源電
圧）を出力して、センスアンプの動作も停止している。

ＳＴＢ信号が論理値ｌとなると、ＯＲゲート６の出力が
論理値１となり、インバータ７の出力が論理１直Ｏとな
って、Ｐ型ＦＥＴＩがオン状態となる。これにより、Ｐ
型ＦＥＴ２と４０ゲー２１人力が電源電圧＋Ｖ　Ｃ　Ｃ
となる。いずれもオフ状態となる。またＮＯＲゲート９
は人力の１つが論理値１になったので、論理値０を出力
し、Ｎ型ＦＥＴ５もオフ状態となる。以上の動作により
、定常的な電流の流れる経路がなくなるため、センスア
ンプでの消費電流をほとんどＯにすることができる。

内蔵のＲＯＭを使用しない場合に、外部から信号ＲＬに
論理値１を人力すれば、同様の動作によりセンスアンプ
の動作を停止させることができる。

第３図は本発明の第２実施例を示すブロック図である。

３０ＣＰＵから出力されるＲＯＭのアドレス信号を４の
アドレスラッチに一時記憶し、１のＲＯＭのアドレスを
指定する。ｌのＲＯＭのデータは２のセンスアンプで読
み出され、３のＣＰＵへ人力される。２のセンスアンプ
の制御信号として４のアドレスラッチからの信号を用い
ている。

ＣＰＵからのＲＯＭのアドレス指定信号を、アドレスラ
ッチて内Ｒ　Ｒ　Ｏ　Ｍのアドレス範囲内か、それ以外
かを判定し・、内７ＦＡ　Ｒ　Ｏ　ｆｖＩのアトレス範
囲以外であった場合にセンスアンプの動作を止める制御
信号を出力する。この構成にすれは、外部からの制御信
号の人力なしに、内ＭＲＯＭのデータを読み出さないと
きにセンスアンプの動作を止めることができる。

［発明の効果コ 以上説明したように本発明は、マイクロコンピュータの
動作を停止するとき以外に、内蔵のＲＯＭのデータを読
み出さないときにも動作を停止することのできるセンス
アンプを有しているので内蔵のＲＯＭを使用しない場合
に消費電流を少なくすることができる効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例を示すブロック図である。 １・・・・・・・・・ＲＯＭ， ２・・・・・・・・・センスアンプ、 ３・・・・・・・・・ｃ　ｐ　ｕ． 第２図は第１図のセンスアンプの具体的な回路例を示す
回路図である。 １＋　　２＋　　４・・・・・Ｐ型電界効果トランジス
タ、３，５・・・・・・・Ｎ型電界効果トランジスタ、
６　・　・　・　・　・　・　・　・　・　ＯＲゲート
、７，８・・・・・・・インバータ、 ９　・　・　・　◆　◆　●　●　◆　・　ＮＯＲゲー
ト。 第３図は本発明の第２実施例を示すブロック図である。 １・・・・・・・・・ＲＯＭ， ２・・・・・・・・・センスアンプ、 ３・・・・●◆◆・●ＣＰＵ、 ４・・・・・・・・・アドレスラッチ。

Claims (1)

【特許請求の範囲】
1. 中央処理部と、データコードを保持する読み出し専用メ
   モリ部と、該読み出し専用メモリ部からデータコードを
   読み出すセンスアンプとを有するシングルチップマイク
   ロコンピュータにおいて、読み出し専用メモリ部からデ
   ータコードを読み出さないときには制御信号に応答して
   上記センスアンプを動作停止状態にする制御回路を含む
   ことを特徴とするシングルチップマイクロコンピュータ
   。