JPH0355931A - ベースバンド信号切替器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ベースバンド信号切替器に関し、特にデジタ
ル処理されたベースバンド信号の出力をビットの欠落な
しに現用側から予備側に切替えるベースバンド信号切替
器に関する。

〔従来の技術〕

従来のベースバンド信号切替器は第３図のブロックに示
すように、現用・予備の各デジタル信号処理部３Ａ，４
Ａが遅延量選択信号１６．１７の制御操作により、入力
信号の遅延量を変化させる遅延回路８Ａ，９Ａと、遅延
回路８Ａ，９Ａの出力信号をユニボーラからバイボーラ
に変換するコンバータであるＵ／Ｂ　　ＣＯＮＶＩ０，
１１を有する。切替部５は現用・予備の各デジタル信号
処理部３，４の出力に結合され、現用・予備のバイボー
ラ信号の位相差を検出し、モニタ電圧を出力する位相比
較器１３と、バイボーラ信号の位相差がある値（例えば
１／４ビット）より少ない場合には、制御部６の切替信
号によりビットの欠落なしに現用・予備の切替えを行う
高速スイッチ１２を有する。

例えば、高速スイッチ１２が現用側を選択していて、現
用・予備の各々のバイポーラ出力信号の位相差が１／４
ビット以上である場合には、現在運用されていない予備
側のデジタル信号処理部４Ａを遅延量選択信号１７によ
り位相比較器１３のモニタ電圧を計測しなから１／−４
ビット以下の位相差になるように調整する。その後に高
速スイッチ１２を現用側から予備側に切替でもビットは
欠落しない。高速スイ，チ１２が予備側を選択している
場合には、前述と同様の趣旨でデジタル信号処理部３Ａ
の方を調整することにより予備側から現用側に切替でも
ビットは欠落しない。

なお、バイポーラ信号の位相差が１／４ビット以下の時
ビットの欠落なしで切替え可能としたが、実際にはデー
タとクロックのタイミングの条件により調整条件が設定
される。

〔発明が解決しようとする課題〕

上述した従来のベースバンド信号切替器では、デジタル
信号処理部の出力信号の位相差がある値以下となるよう
に、位相比較器のモニタ電圧な計測しながら予備側ある
いは現用側のデジタル信号処理部のデジタルスイッチを
調整しなければならないので、調整に時間がかかり、又
、パネル交換などのメンテナンスのたびに再調整しなけ
ればならないという欠点がある。

〔課題を解決するための手段〕

本発明のベースバンド信号切替器は、外部から入力され
る現用側ディジタル信号の遅延量をビット単位で補正す
る現用側ディジタル信号処理手段と、外部から入力され
る予備側ディジタル信号の遅延量をビット単位で補正す
る予備側ディジタル信号処理手段と、前記現用側および
予備側ディジタル信号処理手段の出力信号を入力し、こ
の２つの出力信号の位相差を比較し、あらかじめ定めら
れたビット以上の位相差があるかないかの判定信号を出
力する位相比較手段と、前記判定信号を現在運用されて
いない前記現用側または予備側ディジタル信号処理手段
のいずれかの側に接続する切替制御手段とを有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

現用・予備のデジタル信号処理部３゛，４は各々現用側
，予備側の入力３１，３２の信号を制御部６からの位相
誤差制御信号により、遅延回路８または９の遅延量を変
化させる。Ｕ／Ｂ　　ＣＯＮＶＩＯ，ｌ１は従来例と同
様にユニポーラ信号をバイボーラ信号に変換する。切替
部５の位相比較器２は現用・予備の各デジタル信号処理
部３，４の出力信号の位相差を検出し、その位相差が１
／４ビット以下であれば“Ｌ”論理レベルを出力し、１
／４ビット以上であれば“Ｈ″論理レベルを制御信号切
替器１に出力する。又、高速スイッチ１２は半導体スイ
ッチであり、現用・予備の各バイポーラ出力信号の位相
差が１／４ビット以下である場合にビットの欠落なしに
出力を切替えることが可能なスイッチである。制御部６
の切替制御器１４は、外部からの情報で装置アラームの
ありなし、および現在現用側あるいは予備側のどちらの
信号を出力しているかの情報を受けて、現在運用されて
いない方のデジタル信号処理部の遅延量を変化させるよ
うに制御信号切替器１を制御する。

次に、遅延回路８，９について第２図の回路図により説
明する。１ビットシフトレジスタ２２及び１／８ビット
シフトレジスタ２３は、カウンタ２６からの信号により
データを各々１ビット，１７８ビットづつ遅延させる。

カウンタ２６は位相誤差制御信号２７が“Ｈ”論理レベ
ルの場合にカウントし、データを１／８ビットづつ遅ら
せ、位相誤差制御信号２７が“Ｌ”論理レベルの場合に
は、カウントなせずそのまま保持し、現在の遅延量を保
持する。８てい倍器２４は、データを１／８ビットづつ
シフトさせるためのクロックを形或するためのものであ
り、分局器２５は位相比較器ｌ３の検出結果が、カウン
タ２６に期間されるまで、現在の遅延量を保持させるた
めの分周器である。

例えば高速スイッチ１２が切替制御器１４の出力信号に
より、現用側を選択していて、現用・予備のバイボーラ
出力信号の位相差が１／４ビット以上である場合、位相
比較器１３は“Ｈ”レベルの位相誤差制御信号を制御信
号切替器１５に出力する。また、制御信号切替器ｌ５は
切替制御器１４の出力信号により予備側を選択し、位相
比較器ｌ３の出力を予備側のデジタル信号処理部４の遅
延回路９に送出する。遅延回路９は予備側のデータを自
動的に１／８ビットづつ遅らせ、位相誤差制御信号が“
Ｌ″レベルになると、その時の遅延量を保持する。この
状態の時には高速スイ，チ１２を現用側から予備側に切
替えてもビットは欠落しない。同様に高速スイッチｌ２
が予備側を選択していて、予備側から現用側へ切替えて
もビットが欠落しないことは明白である。

〔発明の効果〕

以上説明したように本発明は、ベースバンド出力信号の
位相差を検出し、その位相差がビットの欠落なしに切替
可能なまでに小さくするように、自動的に現用側あるい
は予備側の遅延量を変化させることにより、調整用測定
器が不要となり、調整時間も短縮できる効果がある。

【図面の簡単な説明】

第ｌ図は本発明の一実施例のブロック図、第２図は本実
施例の中の遅延回路の回路図、第３図は従来のベースバ
ンド信号切替器のブロック図である。 １・・・・・・制御信号切替器、２，ｌ３・・・・・・
位相比較器、３，４，３Ａ，４Ａ・・・・・・デジタル
信号処理部、５・・・・・・切替部、６・・・・・・制
御部、７・・・・・・出力端子、８，９，８Ａ，９Ａ・
・・・・・遅延回路、１０．１１・・・・・・Ｕ／Ｂ　
　ＣＯＮＶ、１２・・・・・・高速スイッチ、１４・・
・・・・切替制御器、１６．１７・・・・・・遅延量選
択信号、１８・・・・・・調整用測定器、１９・・・・
・・データ入力端子、２０・・・・・・データ出力端子
、２ｌ・・・・・・クロック入力端子、２２・・・・・
・１ビットシフトレジスタ、２３・・・・・・１／８ビ
ットシフトレジスタ、２４・・・・・・８てい倍器、２
５・・・・・・分周器、２６・・・・・・カウンタ、２
７・・・・・・崇 ２ 図

Claims (1)

【特許請求の範囲】
1. 　外部から入力される現用側ディジタル信号の遅延量を
   ビット単位で補正する現用側ディジタル信号処理手段と
   、外部から入力される予備側ディジタル信号の遅延量を
   ビット単位で補正する予備側ディジタル信号処理手段と
   、前記現用側および予備側ディジタル信号処理手段の出
   力信号を入力し、この２つの出力信号の位相差を比較し
   、あらかじめ定められたビット以上の位相差があるかな
   いかの判定信号を出力する位相比較手段と、前記判定信
   号を現在運用されていない前記現用側または予備側ディ
   ジタル信号処理手段のいずれかの側に接続する切替制御
   手段とを有することを特徴とするベースバンド信号切替
   器。